JPH07248978A - Nonvolatile memory - Google Patents

Nonvolatile memory

Info

Publication number
JPH07248978A
JPH07248978A JP4131194A JP4131194A JPH07248978A JP H07248978 A JPH07248978 A JP H07248978A JP 4131194 A JP4131194 A JP 4131194A JP 4131194 A JP4131194 A JP 4131194A JP H07248978 A JPH07248978 A JP H07248978A
Authority
JP
Japan
Prior art keywords
memory
data
write signal
stored
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4131194A
Other languages
Japanese (ja)
Inventor
Toshiharu Ueda
敏晴 上田
Original Assignee
Fuji Film Micro Device Kk
Fuji Photo Film Co Ltd
富士フイルムマイクロデバイス株式会社
富士写真フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Film Micro Device Kk, Fuji Photo Film Co Ltd, 富士フイルムマイクロデバイス株式会社, 富士写真フイルム株式会社 filed Critical Fuji Film Micro Device Kk
Priority to JP4131194A priority Critical patent/JPH07248978A/en
Publication of JPH07248978A publication Critical patent/JPH07248978A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE:To provide a nonvolatile memory which can protect the stored data when a power supply is suddenly cut off. CONSTITUTION:The nonvolatile memory is provided with the 1st and 2nd memories 5 and 6 which store data, a means 1 which produces a 1st latest write signal after the data are written in the memory 5, a means 1 which writes the data same as those written in the memory 5 into the memory 6 and produces a 2nd latest write signal, a memory 8 which stores the produced 1st latest write signal when the 1st latest write signal is produced and then stores the produced 2nd latest write signal in place of the 1st latest write signal when the 2nd latest write signal is produced, a memory 9 which produces and stores a check code to show whether those latest write signals are normally stored in the memory 8, and a reader means 1 which reads the data out of the memory 5 or 6 in accordance with the latest write signal stored in the memory 9 when the check code stored in the memory 9 is decided normal.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は不揮発性メモリに関し、 The present invention relates to relates to a non-volatile memory,
特に記憶するデータを保護する不揮発性メモリに関する。 Particularly to non-volatile memory to protect the data to be stored.

【0002】 [0002]

【従来の技術】メモリカードは、不揮発性の半導体メモリを有し、画像データ等を記憶する。 BACKGROUND ART memory card has a non-volatile semiconductor memory stores image data or the like. 不揮発性メモリは、画像データ等のデータを記憶する領域の他に、論理アドレスと物理アドレスの変換を行うための論理/物理アドレス変換テーブルを記憶する領域を有する。 Nonvolatile memory, in addition to the area for storing data such as image data, having an area for storing the logical / physical address conversion table for converting the logical address and the physical address.

【0003】メモリカードには、外部から論理アドレスと記憶させるデータが供給される。 [0003] the memory card, the data to be stored from the external logical address is supplied. 供給される論理アドレスは、論理/物理アドレス変換テーブルにより物理アドレスに変換される。 Logical address supplied is converted into a physical address by a logical / physical address conversion table. 外部から供給されるデータは、物理アドレスにより特定されるメモリ素子に記憶される。 Data supplied from the outside is stored in the memory device specified by the physical address.

【0004】論理/物理アドレス変換テーブルは、以下の場合に書換えが行われる。 [0004] logical / physical address conversion table is rewritten is performed in the following cases. 書き込み制御部が不揮発性メモリにデータを書き込む際に、書き込みが指定された物理アドレスのメモリ素子が不良で、書き込み不可能である場合には、物理アドレスを変えて別のメモリ素子にデータを書き込む。 When writing the write control unit writes data to the non-volatile memory, writing is a memory device of the specified physical address is defective, if it is not writable, writing data to another memory device by changing the physical address . その際、論理/物理アドレス変換テーブルは、不良メモリの物理アドレスから、実際に書込みが行われた物理アドレスに書き換えられる。 In that case, the logical / physical address conversion table, a physical address of the defective memory is rewritten actually a physical address has been written.

【0005】また、不揮発性メモリにデータを上書きする場合には、旧データが記憶されているメモリ領域とは異なる物理アドレスのメモリ領域に新データを記憶させた後に旧データを消去する場合がある。 Further, in the case of overwriting data in the nonvolatile memory may be erased old data after storing the new data in the memory area of ​​the different physical addresses to the memory area where old data is stored . その際、論理/ At that time, the logical /
物理アドレス変換テーブルは、旧データの物理アドレスから新データの物理アドレスに書き換えられる。 Physical address conversion table is rewritten to the physical address of the new data from the physical address of the old data.

【0006】不揮発性メモリに画像データを記憶させるには、まずメモリカードを電子カメラに差し込む。 [0006] To store the image data in the nonvolatile memory, first insert the memory card into the electronic camera. 電子カメラは、レンズを通して写しだされる被写体を画像データに変換し、不揮発性メモリに記憶させる。 Electronic camera, an object to be Dasa copy through the lens into image data, is stored in nonvolatile memory. 画像データを不揮発性メモリに記憶させた後は、メモリカードを電子カメラから引き抜いてもよい。 After storing the image data in the nonvolatile memory may be withdrawn memory card from the electronic camera. メモリカードは電子カメラに差し込んだり、または引き抜いたりする操作が頻繁に行われることもある。 Memory card is sometimes plugging in an electronic camera, or pulled out or the operation is performed frequently.

【0007】しかし、論理/物理アドレス変換テーブルを書き換えている最中に、操作ミスでメモリカードを引き抜いてしまうと、テーブルに記憶されている論理アドレスと物理アドレスの対応関係が破壊されてしまう。 However, in the middle of rewriting the logical / physical address translation table, the thus pulled out memory card in operation mistake, the relationship between the logical address and the physical address stored in the table is destroyed. テーブルへの書き込みが終了した後であれば、正常なアドレスがテーブルに書き込まれるが、書き込みの最中にメモリカードが引き抜かれると正常なアドレスが書き込まれない。 If after a write to table has been completed, but a normal address is written to the table, the normal address is not written when the memory card is pulled out during the writing.

【0008】論理/物理アドレス変換テーブルが破壊されると、論理アドレスと物理アドレスの対応関係が正常でなくなり、不揮発性メモリからデータを読み出すことができなくなったり、必要なデータを消去してしまうなどの誤動作を引き起こすことになりうる。 [0008] logical / physical address conversion table is destroyed, the relationship between the logical address and the physical address is not normally, or can not be read out data from the nonvolatile memory, such as accidentally erasing the required data could be that the cause of the malfunction. 論理/物理アドレス変換テーブルの破壊は、致命的なエラーにつながる。 Destruction of the logical / physical address conversion table will lead to a fatal error.

【0009】 [0009]

【発明が解決しようとする課題】メモリカード等に備えられている不揮発性メモリに書込みが行われている最中に、メモリカードが引き抜かれる等により電源の供給が止まってしまうと、メモリに記憶されているデータの信頼性を保証することができない。 [SUMMARY OF THE INVENTION] while the writing in the nonvolatile memory provided in the memory card or the like is being performed, when the power supply by such a memory card is pulled out would stop, stored in memory it is not possible to guarantee the reliability of the data that has been.

【0010】本発明の目的は、不意に電源の供給が断たれた際に記憶されているデータを保護することができる不揮発性メモリを提供することである。 An object of the present invention is to provide a nonvolatile memory which can protect the data stored in the power supply is interrupted abruptly.

【0011】 [0011]

【課題を解決するための手段】本発明の不揮発性メモリは、外部から供給されるデータを記憶する第1のメモリと第2のメモリと、第1のメモリにデータの書き込みを行う第1の書き込み手段と、第1の書き込み手段が第1 Means for Solving the Problems] nonvolatile memory of the present invention includes a first memory and a second memory for storing data supplied from the outside, a first writing data into the first memory writing means, first writing means first
のメモリへのデータ書き込みを終了した後に第1の最新書き込み信号を生成する第1の最新書き込み信号生成手段と、第1の最新書き込み信号生成手段が第1の最新書き込み信号を生成した後に第1の書き込み手段が第1のメモリに書き込みを行ったデータと同一のデータを第2 A first latest write signal generating means for generating a first date write signal after completion of the data writing into the memory, first after the first date write signal generating means generates the first latest write signal the same is the writing means writes to the first memory data of the data second
のメモリに書き込みを行う第2の書き込み手段と、第2 A second writing means for writing into the memory, the second
の書き込み手段が第2のメモリへのデータ書き込みを終了した後に第2の最新書き込み信号を生成する第2の最新書き込み信号生成手段と、第1の最新書き込み信号が生成されると古い情報に代えて第1の最新書き込み信号を記憶し、第2の最新書き込み信号が生成されると第1 Instead of writing means to the second and the latest write signal generating means, old information when the first most recent write signal is generated for generating a second latest write signal after finishing the data writing to the second memory first storing the latest write signal Te, the second most recent write signal is generated first
の最新書き込み信号に代えて第2の最新書き込み信号を記憶する最新書き込み信号メモリと、最新書き込み信号メモリに記憶されている第1または第2の最新書き込み信号が正常に記憶されたか否かを示すチェックコードを生成するチェックコード生成手段と、チェックコードが生成するチェックコードを記憶するチェックコードメモリと、チェックコードメモリに記憶されているチェックコードが正常であるか否かを調べるチェック手段と、チェック手段が正常であると判断したとき、最新書き込み信号メモリに第1の最新書き込み信号が記憶されていれば第1のメモリからデータの読み出しを行い、最新書き込み信号メモリに第2の最新書き込み信号が記憶されていれば第2のメモリからデータの読み出しを行う読み出し手段とを有する It shows the latest write signal memory for storing the second latest write signal instead of the latest write signal, whether the first or second most recent write signals stored in the latest write signal memory is normally stored in a check code generation means for generating a check code, and the check code memory for storing a check code check code is generated, a check means for checking code stored in the check code memory is checked whether it is normal, check when means is judged to be normal, performed first from the memory of the data read if the first latest write signal is stored in the latest write signal memory, the second most recent write signal to the latest write signal memory and a reading means for reading data from the second memory if it is stored

【0012】 [0012]

【作用】同一のデータを第1のメモリと第2のメモリに時間をずらして書き込むことにより、データを書き込んでいる最中に電源遮断等が生じ不意に書き込みが中断され、一方のメモリに記憶されているデータが壊れても他方のメモリのデータは生きている。 By writing [acting] the same data by shifting the first memory and time in a second memory, such as power-off in the middle of writing data is unexpectedly writing occurs is interrupted, one of the memory in the memory even if corrupt data that is has the other data in the memory is alive. チェックコードメモリに記憶されているチェックコードが正常であれば、最新書き込み信号メモリに最新書き込み信号が正常に記憶されていることを示すので、読み出し手段は最新書き込み信号に応じて第1のメモリまたは第2のメモリのいずれかからデータ読み出しを行えばよい。 If the check code is normal, which is stored in the check code memory, it indicates that the latest write signal is normally stored in the latest write signal memory, reading means first memory or in accordance with the latest write signal it may perform data read from one of the second memory. 第1のメモリへの書き込みが中断されたときには、第2の最新書き込み信号が最新書き込み信号メモリに記憶されているので、 When the writing to the first memory is interrupted, the second most recent write signal is stored in the latest write signal memory,
読み出し手段は第2のメモリからデータ読み出しを行う。 Reading means reading data from the second memory. 第2のメモリへの書き込みが中断されたときには、 When the writing to the second memory is interrupted,
第1の最新書き込み信号が最新書き込み信号メモリに記憶されているので、読み出し手段は第1のメモリからデータ読み出しを行う。 Since the first latest write signal is stored in the latest write signal memory, reading means reading data from the first memory.

【0013】 [0013]

【実施例】図1は、本発明の実施例による不揮発性メモリとその制御部を示す。 DETAILED DESCRIPTION FIG. 1 shows a nonvolatile memory and its control unit according to an embodiment of the present invention. 不揮発性メモリ2は、制御部1 Nonvolatile memory 2, the control unit 1
によりデータの読み出しまたは書き込みが行われる。 Read or write data is carried out by. 不揮発性メモリ2は、フラッシュメモリやEEPROM等の書き換え可能なメモリである。 Nonvolatile memory 2 is a rewritable memory such as a flash memory or EEPROM.

【0014】不揮発性メモリ2は、重要データメモリ3 [0014] The non-volatile memory 2, important data memory 3
と非重要データメモリ4を有する。 To have a non-significant data memory 4. 重要データメモリ3 Important data memory 3
には、論理/物理アドレス変換テーブル等の破壊されては困る重要なデータが記憶される。 In is destroyed, such as logical / physical address conversion table is critical data is stored troubled. 非重要データメモリ4には、それほど重要でないデータが記憶される。 The non-critical data memory 4, less important data is stored.

【0015】重要データメモリ3は、A面5、B面6を有する。 [0015] Important data memory 3 has a surface A 5, B surface 6. 制御部1は、重要データメモリ3にデータを書き込む際にA面5とB面6の両方に同一のデータを書き込む。 Control unit 1 writes the same data to both the A side 5 and B surface 6 when writing data in the key data memory 3. したがって、通常A面5とB面6には全く同じデータが記憶されている。 Therefore, exactly the same data is stored in the normal A surface 5 and B surface 6.

【0016】また、重要データメモリ3は、A面5とB [0016] In addition, important data memory 3, A surface 5 and B
面6の他にポインタ7を有する。 Having in addition to the pointer 7 of the surface 6. ポインタ7は、最新重要データ面レジスタ(ACT)8とチェックコードレジスタ(C)9を有する。 Pointer 7 has the latest key data plane register (ACT) 8 and the check code register (C) 9. 最新重要データ面レジスタ8 The latest important data surface register 8
は、重要データが最新に書き込まれた面(A面5またはB面6)を格納するレジスタである。 Is a register for storing important data is written in the latest face (A surface 5 or B surface 6). 換言すると、より信頼性のある重要データが記憶されているのはA面5であるのかあるいはB面6であるのかを格納する。 In other words, stores or more of the important reliable data are stored is or B surface 6 or in the non-A plane 5.

【0017】チェックコードレジスタ9は、ポインタ7 [0017] The check code register 9, pointer 7
の値が正常であるか否かを示すチェックコードCを格納するレジスタである。 Value is a register for storing a check code C indicating whether or not normal. 図2は、重要データメモリのデータを更新する際のシーケンスである。 Figure 2 is a sequence for updating the data of the key data memory. 制御部が重要データメモリに記憶されている重要データを更新する際の一連の処理手順を次に示す。 It shows a series of processing procedures for updating the important data controller is stored in the key data memory then.

【0018】初期時には、最新重要データ面(ACT [0018] The initial stage in the latest important data surface (ACT
面)がB面であるとする。 Surface) is assumed to be B surface. 時刻T0から重要データの更新が開始する。 Important An update of the data is started from the time T0. 制御部は、ACT面でない方の面(以下、非ACT面と呼ぶ)であるA面において重要データの更新を行う(時刻T1)。 Control unit, the surface of the person is not the ACT face to update the important data in the A plane (hereinafter, the non-ACT surface hereinafter) (time T1). A面のデータ更新が終了した後に、ポインタ中のACT面をB面からA面に変更してチェックコードCの計算を行い、ポインタを更新する(時刻T2)。 After data updating of the A plane ends, it performs a calculation of the check code C an ACT surface in pointer from the B side to change the surface A, and updates the pointer (time T2). ポインタの更新により、ACT面とチェックコードCは同時に各レジスタに書き込まれる。 By updating the pointer, ACT surface and the check code C are written in the registers at the same time.

【0019】チェックコードCは、最新重要データレジスタの値(ACT)を基にして、偶数/奇数パリティやチェックサムや巡回冗長符号(CRC)等の計算を行うことにより生成される。 The check code C is to the value of the most recent critical data register (ACT) based on, it is generated by performing calculations, such as even / odd parity or checksum or cyclic redundancy code (CRC). 例えば、制御部が1ページ(3 For example, the control unit is one page (3
2バイト)単位でデータの書込みを行う場合には、チェックコードCはチェックコードレジスタの1バイトを除く31バイトのメモリ素子に記憶されている値に対して偶数/奇数パリティ等を計算して求められ、チェックコードCを含む32バイトが同時に書き込まれる。 When writing of data is 2 bytes), check code C is determined by calculating the even / odd parity or the like to the values ​​stored in 31 bytes of memory devices except the 1-byte check code register is, 32 bytes including the check code C are written simultaneously.

【0020】最新重要データレジスタ(ACT)のみに対してチェックコードを算出するよりも、最新重要データレジスタ(ACT)を含む31バイトを用いてチェックコードCを算出した方が、チェック機能は強力となる。 [0020] Recently than calculating a check code for only important data register (ACT), who was calculated check code C with 31 bytes containing the most recent critical data register (ACT) is checking the powerful Become. ACT面が変更されたときには、必ずチェックコードCを計算し直して、ポインタの更新を行う。 When the ACT surface has been changed, be sure to re-calculate the check code C, to update the pointer.

【0021】ACT面はA面であるとしてポインタを更新した後に、先程A面において更新した重要データと同一のデータを非ACT面であるB面においても更新を行う(時刻T3)。 [0021] ACT surface after updating the pointer as an A plane, also to update the B face which is a non ACT surface the same data as critical data updated in just A plane (time T3). B面のデータ更新が終了した後に、ポインタ中のACT面をA面からB面に変更してチェックコードCの計算を行い、ポインタを更新する(時刻T After data updating of B plane ends, the ACT surface in the pointer performs the calculation of the check code C changed from surface A to surface B, and updates the pointer (time T
4)。 4). ポインタの更新により、ACT面とチェックコードCは同時に各レジスタに書き込まれ、時刻T5において、制御部は重要データの更新を終了する。 By updating the pointer, ACT surface and the check code C are written in the registers at the same time, at time T5, the control unit ends the updating of important data.

【0022】次に、重要データ更新中に電源が遮断される場合を考える。 Next, consider the case where power during critical data update is blocked. 電源が遮断されるタイミングは、時刻T1、時刻T2、時刻T3、時刻4における4つの場合が考えられる。 Timing power is turned off, the time T1, the time T2, time T3, if four conceivable at time 4.

【0023】時刻T1において、電源が遮断されると、 [0023] At time T1, when the power is cut off,
A面に記憶されているデータは破壊されるが、B面のデータとポインタの値は破壊されない。 Although data is destroyed, which is stored in the A plane, the value of the data and pointers B surface are not destroyed. この時、ポインタ中のACT面レジスタにはB面が格納されている。 At this time, the ACT side register in a pointer is stored is B surface.

【0024】時刻T2において、電源が遮断されると、 [0024] At time T2, when the power supply is cut off,
ポインタ中のACTとチェックコードCは破壊されるが、A面のデータとB面のデータは破壊されない。 Although ACT and check code C in the pointer is destroyed, the data of the data and B-side of the A-side is not destroyed. 時刻T3において、電源が遮断されると、B面に記憶されているデータは破壊されるが、A面のデータとポインタの値は破壊されない。 At time T3, when the power is turned off, the data is destroyed, which is stored in the B face, the value of the data and pointers A surface is not destroyed. この時、ポインタ中のACT面レジスタにはA面が格納されている。 At this time, it is stored A surface on the ACT side registers in the pointer.

【0025】時刻T4において、電源が遮断されると、 [0025] In time T4, when the power supply is cut off,
ポインタ中のACTとチェックコードCは破壊されるが、A面とB面のデータは破壊されない。 Although ACT and check code C in the pointer is destroyed, the data of the A side and the B side are not destroyed. 電源が遮断されたときには、再び電源を投入することにより、初期設定が行われる。 When the power supply is interrupted by power on again, the initial setting is performed.

【0026】図3は、電源を投入時に制御部が行う初期設定の手順を示すフローチャートである。 [0026] FIG. 3 is a flowchart showing a procedure of an initial setting of the control unit power when turned is performed. 電源が投入されると、ステップV1から処理がスタートする。 When the power is turned on, the process from step V1 is started. ステップV2では、ポインタを読み出して、チェックコードC At step V2, it reads the pointer, check code C
の計算を行う。 Perform the calculations. チェックコードCは、読み出したポインタ内のACTの値を基にして偶数/奇数パリティ等の計算を行うことにより得られる。 Check code C is obtained by performing a calculation, such as even / odd parity based on the value of the ACT read the pointer.

【0027】ステップV3では、算出されたチェックコードCと、レジスタに記憶されているチェックコードC [0027] At step V3, a check code C that is calculated check code C stored in the register
が一致するか否かを判断する。 It is equal to or matches. チェックコードCが一致すれば、ポインタの値を信用することができるので、ステップV4へ進む。 If the check code C agrees, it is possible to trust the value of the pointer, the process proceeds to step V4.

【0028】ステップV4では、ポインタ内のACTの値を信用することができるので、ACTが示す面を最新データの面であると決定し、ステップV7にて初期設定を終了する。 [0028] At step V4, it is possible to trust the value of the ACT in the pointer, the surface indicated ACT is determined to be the plane of the latest data, and ends the initial setting at step V7. 以後、制御部はACTが示す面から重要データの読み出しを行う。 Thereafter, the control unit performs the reading of critical data from the plane indicated by the ACT.

【0029】ステップV3において、算出によるチェックコードCと、レジスタに記憶されているチェックコードCが一致しない場合には、ポインタの値を信用することができないので、ステップV5へ進む。 [0029] In step V3, if the check code C by calculating a check code C stored in the register do not match, it is not possible to trust the value of the pointer, the process proceeds to step V5.

【0030】ステップV5では、ポインタ内のACTの値を信用することができずA面とB面のどちらが最新に書込みが行われた面であるのか不明であるので、デフォルト面を最新データの面であると決定し、ステップV6 [0030] At step V5, since both the A side can not trust the value of the ACT and B face of the pointer is a not yet determined whether a face is writing the latest took place, the face of the most recent data default surface determined to be in, step V6
へ進む。 To advance. デフォルト面は、予めA面またはB面のどちらかが設定されている。 The default plane is set either beforehand A plane or B plane.

【0031】チェックコードCが一致せずポインタの値を信用できない場合には、電源投入前に図2の時刻T2 [0031] If the check code C can not trust the value of the pointer does not coincide, the time shown in FIG. 2 before the power is turned on T2
あるいは時刻T4のどちらかで電源が遮断されたことになる。 Or so that the power supply is interrupted in either time T4. したがって、ポインタは破壊されているが、A面とB面のデータは破壊されていない。 Thus, the pointer is being destroyed, the data of the A side and the B side are not destroyed.

【0032】時刻T4において電源が遮断されたときには、A面とB面には同一のデータが書き込まれているので、デフォルト面がA面であってもB面であっても必ず最新に書き込まれたデータと同一のデータが読み出される。 [0032] When the power supply at the time T4 is cut off, since the A side and B-side are the same data is written, the default plane is written always the latest even B surface even A surface and the same data is read and data. 一方、時刻T2において電源が遮断されたときには、時刻T1にて既に書込みが終了している面が最新のデータを記憶しており、他面は1つ前に書込みが行われた旧データを記憶している。 On the other hand, when the power is cut off at time T2, it stores the already writing surface on which the finished latest data at time T1, the other face stores old data has been written before one doing. したがって、デフォルト面が示す面により、最新のデータまたは1つ前のデータのどちらかが読み出し面に決定される。 Therefore, the surface indicated by the default plane, either the latest data or the previous data is determined to be the read surface. 最新のデータも1 The latest of data 1
つ前のデータも、データは破壊されていないので、重要データは保護されている。 One even before the data, the data because they are not destroyed, are important data is protected. データが破壊されていなければ、誤動作は起こらない。 If the data has not been destroyed, malfunction does not occur.

【0033】続いてステップV6では、デフォルト面をACT面として、チェックコードCを計算し、ポインタを更新する。 [0033] Subsequently, in step V6, as ACT face the default surface, it calculates the check code C, and updates the pointer. その後、ステップV7へ進み初期設定を終了する。 Then, to end the initial setting process proceeds to step V7. 以後、制御部はデフォルト面から重要データの読み出しを行う。 Thereafter, the control unit performs the reading of critical data from the default plane.

【0034】図4は、電源投入により設定される重要データの読み出し面を示す。 [0034] Figure 4 shows the reading surface of the important data which is set by the power-on. 図2における時刻T1、時刻T2、時刻T3、時刻T4のそれぞれの時刻において電源が遮断された場合に、その後の電源投入により重要データの読み出しをA面またはB面のどちらから行うのかが設定される。 Time T1, time T2, time T3 in FIG. 2, when the power is interrupted at each time in time T4, is set or read the subsequent critical data with power supply do from either side A or side B that.

【0035】時刻T1において電源が遮断されると、A [0035] When the power at time T1 is blocked, A
面の書込みが中断されデータが破壊されてしまう。 Surface of the writing will be destroyed is interrupted data. 電源遮断時、ACT面はB面である。 Power-off, ACT surface is B surface. ポインタの値は正常であるので、初期設定によりACT面であるB面が読み出し面として設定される。 Since the value of the pointer is normal, B plane is ACT surface by default is set as the read surface.

【0036】時刻T3において電源が遮断されると、B [0036] When the power at the time T3 is cut off, B
面の書込みが中断されデータが破壊されてしまう。 Surface of the writing will be destroyed is interrupted data. 電源遮断時、ACT面はA面であるので、初期設定によりA Power-off, since ACT surface is A-plane, A by default
CT面であるA面が読み出し面として設定される。 A surface is a CT plane is set as the read surface.

【0037】時刻T2または時刻T4において電源が遮断されると、ポインタの書込みが中断され値が破壊されてしまう。 [0037] When the power at the time T2, or time T4 is interrupted, the writing of the pointer will be destroyed are suspended value. ポインタの値が破壊されていれば、初期設定によりデフォルト面が読み出し面として設定される。 If the value of the pointer is destroyed, the default plane by default is set as the read surface. デフォルト面が例えばB面であるとすれば、B面が読み出し面となる。 If the default plane is, for example, B-side, B side is read surface.

【0038】図5は、本発明の他の実施例による不揮発性メモリとその制御部を示す。 [0038] Figure 5 illustrates a non-volatile memory according to another embodiment and its control unit of the present invention. 不揮発性メモリ2は、制御部1によりデータの読み出しまたは書き込みが行われる。 Nonvolatile memory 2, the read or write of data is performed by the control unit 1. 図1と同様に不揮発性メモリ2は、重要データメモリ3と非重要データメモリ4を有し、重要データメモリ3は、A面5、B面6およびポインタ7を有する。 Figure 1 in the same manner as in the non-volatile memory 2 includes a key data memory 3 unimportant data memory 4, key data memory 3 has a surface A 5, B surfaces 6 and pointers 7.

【0039】ポインタ7は、最新重要データ面レジスタ(ACT)8とチェックコードレジスタ(C)9に加えてビジーフラグ(B)10を有する。 The pointer 7 has a busy flag (B) 10 in addition to the latest key data plane register (ACT) 8 and the check code register (C) 9. ビジーフラグ10 Busy Flag 10
は、制御部1が重要データメモリ3にデータを書き込んでいる最中にのみオンとなる。 It is turned on only while the control unit 1 is writing data to the key data memory 3.

【0040】図6は、重要データメモリのデータを更新する際のシーケンスである。 [0040] FIG. 6 is a sequence for updating the data of the key data memory. 制御部が重要データメモリに記憶されている重要データを更新する際の一連の処理手順を次に示す。 It shows a series of processing procedures for updating the important data controller is stored in the key data memory then.

【0041】初期時には、ACT面がB面であり、ビジーフラグBがオフであり、チェックコードCは正常値である。 [0041] The initial stage, ACT surface is B surface is off busy flag B, the check code C is normal. 時刻T0から重要データの更新が開始し、制御部は、ビジーフラグBをオンに変更してチェックコードC To begin the update critical data from time T0, the control unit may check code C is changed to turn on the busy flag B
の計算を行い、ポインタを更新する(時刻T1)。 Carried out of the calculation, to update the pointer (time T1).

【0042】ビジーフラグをオンにした後に、制御部は、非ACT面であるA面において重要データの更新を行う(時刻T2)。 [0042] After turning on the busy flag, the control unit updates the key data in the A face is a non-ACT surface (time T2). A面のデータ更新が終了した後に、 After the data update of the A plane ends,
ポインタ中のACT面をB面からA面に変更してチェックコードCの計算を行い、ポインタを更新する(時刻T Perform the calculation of the check code C an ACT surface in pointer from the B side to change the surface A, and updates the pointer (time T
3)。 3).

【0043】ACT面をA面に変更した後に、先程A面において更新した重要データと同一のデータをB面において更新を行う(時刻T4)。 [0043] The ACT surface after changing the A side, and updates the same data as critical data updated in the previous A surface at side B (time T4). B面のデータ更新が終了した後に、ACT面をA面からB面に変更しビジーフラグBをオフに変更してチェックコードCの計算を行い、 After data updating of B plane ends, it performs a calculation of the check code C an ACT surface vary off the modified busy flag B from A side to B side,
ポインタを更新する(時刻T5)。 To update the pointer (time T5). ポインタの更新が終了すると同時に、制御部は重要データの更新処理を終了する(時刻T6)。 At the same time the update of the pointer is completed, the control unit terminates the process of updating the key data (time T6).

【0044】ビジーフラグBは、重要データメモリのデータ更新の開始と共にオンとなり、データ更新の終了と共にオフとなり、重要データ更新中はオン状態を保持しつづける。 The busy flag B is turned on along with the start of the data update of important data memory, it turned off at the end of the data update, in important data update continues to hold the ON state.

【0045】重要データ更新中に電源が遮断されるタイミングは、時刻T1、時刻T2、時刻T3、時刻4、時刻T5における5つの場合が考えられる。 The timing of the power supply in critical data update is interrupted, the time T1, the time T2, time T3, time 4, five cases at time T5 is conceivable. 電源が遮断されたときには、再び電源を投入することにより、初期設定が行われる。 When the power supply is interrupted by power on again, the initial setting is performed.

【0046】図7は、電源投入時に制御部が行う初期設定の手順を示すフローチャートである。 [0046] Figure 7 is a flowchart showing a procedure of an initial setting of the control unit when the power is turned performed. 電源が投入されると、ステップW1から処理がスタートする。 When the power is turned on, the process from step W1 is started. ステップW2では、ポインタを読み出して、チェックコードCの計算を行う。 In step W2, it reads the pointer, the calculation of check code C. チェックコードCは、ポインタから読み出されたACTとビジーフラグBの値を基にして偶数/奇数パリティ等の計算を行うことにより得られる。 Check code C is obtained by performing a calculation, such as even / odd parity based on the value of the ACT and Busy Flag B read from the pointer.

【0047】ステップW3では、算出されたチェックコードCと、ポインタに記憶されているチェックコードC [0047] In step W3, a check code C that is calculated check code C stored in the pointer
が一致するか否かを判断する。 It is equal to or matches. チェックコードCが一致すれば、ポインタの値を信用することができるので、ステップW5へ進む。 If the check code C agrees, it is possible to trust the value of the pointer, the process proceeds to step W5. チェックコードCが一致しなければ、ポインタの値を信用することができないのでステップW4へ進む。 If the check code C matches, the process proceeds to step W4 can not be trust the value of the pointer.

【0048】ステップW5では、ポインタ内のビジーフラグBを信用することができるので、ビジーフラグBがオンかオフかを調べる。 [0048] In step W5, it is possible to trust the busy flag B in the pointer, the busy flag B is checked on or off. ビジーフラグがオフであれば、 If the busy flag is off,
重要データ更新中に電源が遮断されなかったことを示すので、ステップW8にてACTが示す面を最新データの面であると決定し、ステップW9にて初期設定を終了する。 It indicates that the power supply has not been cut off in the critical data update, the surface indicated by the ACT in step W8 determined to be the plane of the latest data, and ends the initial setting at step W9. 以後、制御部はACTが示す面から重要データの読み出しを行う。 Thereafter, the control unit performs the reading of critical data from the plane indicated by the ACT.

【0049】ステップW5においてビジーフラグBがオンであると判断されれば、重要データ更新中に電源が遮断されたことを示す。 [0049] If it is determined that the busy flag B is ON in Step W5, indicating that the power supply is interrupted during the critical data update. チェックコードCは一致しており、ポインタの値は信用することができるので、非AC Check code C are consistent, the value of the pointer can be trusted, non AC
T面のデータ更新中に電源が遮断されデータが破壊されたことが推測される。 Power while data updating T plane data is interrupted is presumed to have been destroyed.

【0050】ステップW6では、データが破壊されている非ACT面に、破壊されていないACT面のデータをコピーする。 [0050] At step W6, the non-ACT surface data is corrupted, copies the data of ACT surface not destroyed. これにより、非ACT面に記憶さている破壊データを修復することができる。 Thus, it is possible to repair the breakdown data stored in the non-ACT surface.

【0051】ステップW7では、ACT面は変更せずビジーフラグBをオフにして、チェックフラグCの計算を行い、ポインタを更新する。 In Step W7, ACT surface turns off the busy flag B without changing, performs calculation of check flag C, and updates the pointer. その後、ステップW8にてACTが示す面を最新データの面であると決定し、ステップW9にて初期設定を終了する。 Thereafter, a surface indicated by the ACT in step W8 determined to be the plane of the latest data, and ends the initial setting at step W9. 以後、制御部はAC Thereafter, the control unit is AC
Tが示す面から重要データの読み出しを行う。 T is read out key data from the surface indicated.

【0052】ステップW4では、チェックコードCが一致せず、ポインタ内のACTの値を信用することができない。 In step W4, the check code C do not match, it is impossible to trust the value of the ACT in the pointer. すなわちポインタ更新中に電源が遮断されたことを表す。 That indicates that the power supply is interrupted during the pointer update. ただし、A面、B面の重要データ自身は正常である。 However, A plane, important data itself B surface is normal. そこで、デフォルト面を最新データの面であると強制的に決定し、ビジーフラグBをオフにしてチェックフラグCを計算し、ポインタを更新する。 Therefore, the default plane forcibly determined to be the plane of the latest data, calculates the check flag C to clear the busy flag B, and updates the pointer. その後、ステップW6にてACT面から非ACT面へデータをコピーし、ステップW7にてポインタを更新する。 Thereafter, copy the data from the ACT surface to the non-ACT surface at step W6, the pointer is updated at step W7. ステップW Step W
8では、ACTが示す面を最新データの面であると決定し、ステップW9にて初期設定を終了する。 In 8, a surface indicated ACT is determined to be the plane of the latest data, and ends the initial setting at step W9. 以後、制御部はACTが示す面から重要データの読み出しを行う。 Thereafter, the control unit performs the reading of critical data from the plane indicated by the ACT.

【0053】図8は、電源投入により設定される重要データの読み出し面を示す。 [0053] Figure 8 shows a reading surface of the important data which is set by the power-on. 図6における時刻T1、時刻T2、時刻T3、時刻T4、時刻T5のそれぞれの時刻において電源が遮断された場合に、その後の電源投入により重要データの読み出しをA面またはB面のどちらから行うのかが設定される。 Time T1 in FIG. 6, the time T2, time T3, when the time T4, the power at each time of the time T5 is cut off, or the reading of the subsequent critical data with power supply do from either the A side or B side There is set.

【0054】時刻T2において電源が遮断されると、A [0054] When the power supply at the time T2 is cut off, A
面の書込みが中断されデータが破壊されてしまう。 Surface of the writing will be destroyed is interrupted data. 電源遮断時、ACT面はB面である。 Power-off, ACT surface is B surface. ポインタの値は正常であるので、初期設定によりACT面であるB面から非A Since the value of the pointer is normal, non-A from B side is ACT surface by default
CT面であるA面にデータコピーが行われ、B面が読み出し面として設定される。 Data copying is performed on the A plane is a CT plane, B plane is set as the read surface.

【0055】時刻T3において電源が遮断されると、B [0055] When the power at the time T3 is cut off, B
面の書込みが中断されデータが破壊されてしまう。 Surface of the writing will be destroyed is interrupted data. 電源遮断時、ACT面はA面であるので、初期設定によりA Power-off, since ACT surface is A-plane, A by default
CT面であるA面から非ACT面であるB面へのデータコピーが行われ、A面が読み出し面として設定される。 Copying data from the A plane is a CT surface to surface B which is a non ACT surface is performed, the A plane is set as the read surface.

【0056】時刻T1、時刻T3または時刻T5において電源が遮断されると、ポインタの書込みが中断されポインタが破壊されてしまう。 [0056] time T1, when the power at the time T3 or time T5 is cut off, writing of the pointer will be destroyed pointer is interrupted. ポインタの値が破壊されれば、初期設定によりデフォルト面が読み出し面として設定される。 If it is destroyed the pointer value, the default plane by default is set as the read surface. デフォルト面が例えばB面であるとすれば、 If the default plane is, for example, B side,
B面が読み出し面となる。 B surface is reading surface.

【0057】初期設定においてACT面から非ACT面へ行うデータコピーは、以下に示す電源遮断が2回連続して起きる場合に有効な機能である。 [0057] Data copying performed from ACT surface in the initial setting to the non-ACT surface is an effective if occurring continuously power interruption twice below features. 図9は、電源投入後の重要データ更新中に電源が遮断されてしまった場合のシーケンスである。 Figure 9 is a sequence when the power supply in critical data update after power had been shut off.

【0058】まず、1回目の電源の投入が行われる(時刻T10)。 [0058] First of all, on of the first power supply is carried out (time T10). 電源の投入により、制御部は図7のフローチャートに示す初期設定を行う。 By turning on the power, the control unit performs the initial setting shown in the flowchart of FIG. 重要データのA面、B A surface of the important data, B
面およびポインタに異常がないときには、チェックコードCは正常であり、かつビジーフラグBはオフであると判断される。 When there is no abnormality in the face and pointers, check code C is normal, and the busy flag B is determined to be off. ポインタは更新されずに、ACT面はB面のままである。 Pointer without being updated, ACT surface remains B surface. ACT面から非ACT面へのデータコピーは行われない。 Data copy from the ACT surface to the non-ACT-surface is not performed. したがって、データコピー機能があってもなくても、電源が遮断されるまでのシーケンスは同じであり、以下のようになる。 Therefore, with or without data copy function, sequence until the power is shut off are the same, as follows.

【0059】制御部は、時刻T11において重要データの更新を開始する。 [0059] The control unit is configured to start the update of important data at the time T11. 重要データ更新のシーケンスは、前述の図6のシーケンスと同様である。 Sequence of critical data update is the same as the sequence of Figure 6 above. まず、ビジーフラグBをオンにしてポインタを更新し(時刻T11)、非ACT面であるA面のデータを更新する(時刻T1 First, update the pointer to select the busy flag B (time T11), and updates the data of the A side is a non-ACT surface (time T1
2)。 2). その後、ACT面をA面に変更してポインタを更新し(時刻T13)、非ACT面であるB面のデータを更新する(時刻T14)。 Then, to update the pointer by changing the ACT side surface A (time T13), and updates the data of the B side is a non-ACT surface (time T14). ここで、B面のデータ更新中に電源が遮断され(時刻T15)、B面のデータが破壊されてしまったとする。 Here, the power supply is interrupted during the data updating B surface (time T15), the data of the B side is to had been destroyed. この時点でのACT面はA面である。 ACT surface at this point is A-plane.

【0060】再び電源を投入すると、初期設定が行われる。 [0060] When the power on again, initial setting is performed. ここで、データコピー機能がない初期設定とデータコピー機能がある初期設定の場合の2つに分けて、以後のシーケンスを説明する。 Here, in two cases the initial settings that data copy function is not initialized and data copy function will be described later in the sequence.

【0061】図10は、データコピー機能がない初期設定によるシーケンスである。 [0061] FIG. 10 is a sequence according to initial setting no data copy function. 図10(A)は、図9のシーケンスに続く2回目の電源投入後のシーケンスである。 Figure 10 (A) is a second sequence after power-on subsequent to the sequence of FIG. 電源を投入すると(時刻T30)、初期設定によりビジーフラグBをオンからオフにして、ACT面を前回の電源遮断時のA面のままでポインタの更新を行い、データコピーは行わない。 On power up (time T30), the initial setting of the busy flag B and from ON to OFF, updates the pointer ACT surface while the A side of the power-off of the previous data copying is not performed. 再び、重要データの更新を行うために、ビジーフラグBをオンにしてポインタの更新を行う(時刻T31)。 Again, in order to update the important data, and updates the pointer to select the busy flag B (time T31). しかし、ポインタの更新中に電源が遮断されてしまい(時刻T32)、ポインタの値が破壊されてしまったとする。 However, it will be cut off power supply during the update of the pointer (time T32), the value of the pointer and had been destroyed.

【0062】図10(B)は、図10(A)のシーケンスに続く3回目の電源投入後のシーケンスである。 [0062] FIG. 10 (B), a sequence after power-on of the third following sequence of FIG. 10 (A). 再び電源を投入すると(時刻T33)、前回ポインタの更新中に電源が遮断されているので(時刻T32)ポインタの値が信用できず、初期設定によりデフォルト面がAC When power on again (time T33), since the power during the update of the previous pointer is blocked (time T32) the value of the pointer can not be trusted, the default plane by default is AC
T面および読み出し面として設定される。 It is set as the T plane and reading surface. デフォルト面が予めB面に設定されている場合には、以後B面から重要データの読み出しが行われる。 If the default surface is set beforehand B surface reads the key data is performed from the subsequent B surface. しかし、図9に示す1 However, 1 shown in FIG. 9
度目の電源遮断により(時刻T15)、B面のデータが壊れているので、制御部は重要データを読み出すことができなくなってしまい、読み出しは失敗する(時刻T3 Time of the power-off (time T15), the data of the B side is broken, the control unit will be unable to read the key data, the read will fail (time T3
4)。 4).

【0063】次に、初期設定においてデータコピーを行う場合を考える。 [0063] Next, consider a case in which the data copy in the initial setting. 図11は、初期設定にデータコピー機能がある場合のシーケンスである。 Figure 11 is a sequence when there is a data copy functions to the default settings. 図11(A)は、図9のシーケンスに続く2回目の電源投入後のシーケンスである。 Figure 11 (A) is a second sequence after power-on subsequent to the sequence of FIG. 図9において、B面のデータ更新中に電源が遮断されてしまったために、B面のデータは壊れてしまっている。 9, because the power had been shut off during data updating B surface, B data surface is broken.

【0064】電源投入時の初期設定において(時刻T2 [0064] In the initial setting when the power is turned on (time T2
0)、ACT面であるA面から非ACT面であるB面へのデータコピーが行われ、B面の壊れたデータが修復される。 0), the data copy from the A side is ACT surface to surface B which is a non ACT surface is performed, corrupted data of B-side is repaired. データコピーと共に初期設定において、ビジーフラグBをオンからオフにして、ACT面を前回の電源遮断時におけるA面のままでポインタの更新を行う(時刻T21)。 In the initial setting with the data copy, and from ON to OFF busy flag B, and updates the pointer ACT surface while the A side at the time of power shutdown the last (time T21). 次に、重要データの更新を行うために、ビジーフラグBをオンにしてポインタの更新を行う(時刻T Next, in order to update the important data, and updates the pointer to select the busy flag B (time T
22)。 22). しかし、ポインタの更新中に電源が遮断されてしまい(時刻T23)、ポインタの値が破壊されてしまったとする。 However, the power supply will be cut off during the update of the pointer (time T23), the value of the pointer and had been destroyed.

【0065】図11(B)は、図11(A)のシーケンスに続く3回目の電源投入後のシーケンスである。 [0065] FIG. 11 (B) is a sequence after power-on of the third following sequence of FIG. 11 (A). 再び電源を投入すると(時刻T24)、前回ポインタの更新中に電源が遮断されてしまっているので(時刻T23) When power on again (time T24), since the power supply during the update of the previous pointer they've been cut off (time T23)
ポインタの値が信用できず、初期設定によりデフォルト面が、ACT面および読み出し面として設定され、データコピーは行われない。 The value of the pointer can not trust the default surface by initialization, is set as the ACT surface and read surfaces, the data copying is not performed. デフォルト面が予めB面に設定されているので、以後B面から重要データの読み出しが行われる。 Since the default plane is set in advance B surface, reading of important data is performed from the subsequent B surface. B面には、図11(A)の電源投入後にA面の重要データがコピーされているので(時刻T20)、 The B-side, since the important data of the A side is copied after power-on in FIG. 11 (A) (time T20),
修復されたデータがB面に記憶されている。 Repaired data is stored in the B face. したがって、制御部は読み出し面であるB面から正常なデータを読み出すことができ、読み出しは成功する(時刻T2 Accordingly, the control unit can read the correct data from the B side is read surface, reading succeeds (time T2
5)。 5).

【0066】以上のように、初期設定においてデータコピー機能を設けることにより、電源遮断が2度連続起きたとしても重要データを保護することができる。 [0066] As described above, by providing the data copy function in the initial setting, also can protect critical data as power shutdown occurs continuously twice. また、 Also,
重要データメモリにA面、B面およびポインタを設けることにより、重要データの書込み中に電源が遮断されても、重要データは保護されるので、その後に電源を投入した際の動作を保証することができる。 A surface Important data memory, by B surface and providing a pointer, even when the power during the writing of important data is interrupted, the critical data is protected, to ensure the operation of when the subsequent power up can.

【0067】なお、重要データメモリに記憶されるデータとして、論理/物理アドレス変換テーブルを例に説明したが、その他起動プログラム、ディレクトリ情報(M [0067] Incidentally, as the data to be stored in the key data memory, has been described logical / physical address conversion table as an example, other activation program, the directory information (M
S−DOSのFAT等)または途中経過情報を重要データとして記憶させる場合にも本実施例は有効である。 This embodiment is also the case of storing the FAT, etc.) or progress information of S-DOS as important data is valid.

【0068】起動プログラムを重要データメモリに記憶させれば、プログラムデータ破壊により装置が起動不能となることがない。 [0068] When caused to store the boot program in the key data memory, the program data destruction device does not become a fatal. また、途中経過情報とは、電源が遮断されるまでの処理の経過であり、再び電源を投入することにより、電源遮断直前の状態から処理を再開することができる。 Further, progress information is the course of the process until the power is cut off, by re-powering, it is possible to resume processing from the state immediately before the power shutdown.

【0069】以上実施例に沿って本発明を説明したが、 [0069] While the present invention has been described with the preferred embodiments,
本発明はこれらに制限されるものではない。 The present invention is not limited thereto. 例えば、種々の変更、改良、組合わせ等が可能なことは当業者に自明であろう。 For example, various modifications, improvements, capable combinational etc. It will be apparent to those skilled in the art.

【0070】 [0070]

【発明の効果】同一のデータを第1のメモリと第2のメモリに時間をずらして記憶させることにより、メモリに供給される電源が不意に遮断されても、第1のメモリと第2のメモリの両方のデータが破壊されることはまずない。 By storing the same data according to the present invention the first memory and at different times in the second memory, be power shutoff abruptly supplied to the memory, the first memory and the second it is unlikely that both memory data is destroyed. 最新書き込み信号に応じて破壊されていない方のメモリを選択使用すれば、データを正常に読み出すことができる。 Be selected using the memory of which is not destroyed in accordance with the latest write signal, the data can be read successfully.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施例による不揮発性メモリとその制御部を示す概略図である。 1 is a schematic diagram showing a nonvolatile memory and its control unit according to an embodiment of the present invention.

【図2】重要データメモリのデータを更新する際のシーケンス図である。 2 is a sequence diagram for updating the data of the key data memory.

【図3】電源を投入時に制御部が行う初期設定の手順を示すフローチャートである。 3 is a flowchart showing a procedure of an initial setting of the control unit power when turned is performed.

【図4】電源投入により設定される重要データの読み出し面を示す図表である。 4 is a chart showing a read surface of the important data which is set by the power-on.

【図5】本発明の他の実施例による不揮発性メモリとその制御部を示す概略図である。 5 is a schematic diagram showing a nonvolatile memory and its controller according to another embodiment of the present invention.

【図6】重要データメモリのデータを更新する際のシーケンス図である。 6 is a sequence diagram for updating the data of the key data memory.

【図7】電源投入時に制御部が行う初期設定の手順を示すフローチャートである。 7 is a flowchart showing a procedure of an initial setting performed by the controller when the power is turned on.

【図8】電源投入により設定される重要データの読み出し面を示す図表である。 8 is a diagram showing a read surface of the important data which is set by the power-on.

【図9】重要データ更新中に電源が遮断され、その後電源を投入して再び重要データ更新中に電源が遮断される場合を示すシーケンス図である。 [9] the power is shut off during critical data update is a sequence diagram showing a case where power while again critical data update then Power is cut off.

【図10】初期設定でデータコピーを行わない場合の図9に続くシーケンス図である。 FIG. 10 is a sequence diagram continued from FIG. 9 in a case where the initial setting no data copies.

【図11】初期設定でデータコピーを行う場合の図9に続くシーケンス図である。 11 is a sequence diagram continued from FIG. 9 in the case of performing data copy by default.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 制御部 2 不揮発性メモリ 3 重要データメモリ 4 非重要データメモリ 5 重要データA面 6 重要データB面 7 ポインタ 8 最新重要データ面レジスタ 9 チェックコードレジスタ 10 ビジーフラグ 1 control unit 2 nonvolatile memory 3 Important data memory 4 unimportant data memory 5 critical data A surface 6 critical data B surface 7 Pointer 8 latest important data plane registers 9 check code register 10 Busy Flag

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 外部から供給されるデータを記憶する第1のメモリ(5)と第2のメモリ(6)と、 前記第1のメモリにデータの書き込みを行う第1の書き込み手段(1)と、 前記第1の書き込み手段が第1のメモリへのデータ書き込みを終了した後に第1の最新書き込み信号を生成する第1の最新書き込み信号生成手段と、 前記第1の最新書き込み信号生成手段が第1の最新書き込み信号を生成した後に前記第1の書き込み手段が第1 1. A first memory for storing data supplied from the outside (5) and the second memory (6), first writing means for writing the data in the first memory (1) When the first write means is first and the most recent write signal generating means, said first newest write signal generating means for generating a first date write signal after finishing the data writing to the first memory wherein after generating the first latest write signal first writing means first
    のメモリに書き込みを行ったデータと同一のデータを前記第2のメモリに書き込みを行う第2の書き込み手段(1)と、 前記第2の書き込み手段が第2のメモリへのデータ書き込みを終了した後に第2の最新書き込み信号を生成する第2の最新書き込み信号生成手段と、 前記第1の最新書き込み信号が生成されると古い情報に代えて第1の最新書き込み信号を記憶し、前記第2の最新書き込み信号が生成されると前記第1の最新書き込み信号に代えて第2の最新書き込み信号を記憶する最新書き込み信号メモリ(8)と、 前記最新書き込み信号メモリに記憶されている第1または第2の最新書き込み信号が正常に記憶されたか否かを示すチェックコードを生成するチェックコード生成手段と、 前記チェックコードが生成するチェックコード The second writing means for the same data as the data has been written to the memory writing to the second memory (1), said second writing means has completed the data writing to the second memory a second latest write signal generating means for generating a second latest write signal, the first latest write signal instead of the first old information when the latest write signal is generated and stored after the second the latest write signal memory for storing the second latest write signal instead of the first latest write signal and the newest write signal is generated (8), the first stored in the latest write signal memory or a check code generation means for the second most recent write signal for generating a check code that indicates whether it is normally stored, the check code which the check code is generated を記憶するチェックコードメモリ(9)と、 前記チェックコードメモリに記憶されているチェックコードが正常であるか否かを調べるチェック手段と、 前記チェック手段が正常であると判断したとき、前記最新書き込み信号メモリに第1の最新書き込み信号が記憶されていれば前記第1のメモリからデータの読み出しを行い、前記最新書き込み信号メモリに第2の最新書き込み信号が記憶されていれば前記第2のメモリからデータの読み出しを行う読み出し手段(1)とを有する不揮発性メモリ。 The check code memory for storing (9), and a check means for checking code stored in the check code memory is checked whether it is normal, when said checking means determines that the normal, the latest write if the first latest write signal is stored in the signal memory reads the data from the first memory, the said if the second latest write signal to the latest write signal memory if stored second memory nonvolatile memory and a read means (1) for reading data from.
  2. 【請求項2】 さらに、前記第1の書き込み手段がデータの書き込みを開始する前にビジー信号をオンにし、第2の書き込み手段がデータの書き込みを終了した後にビジー信号をオフにするビジー信号切換え手段と、 前記ビジー信号切換え手段が生成するビジー信号を記憶保持するビジー信号メモリ(10)と、 前記チェック手段が正常なチェックコードであると判断しかつ前記ビジー信号メモリに記憶されているビジー信号がオンであるとき、前記最新書き込み信号メモリに第1の最新書き込み信号が記憶されていれば前記第1のメモリから第2のメモリにデータコピーを行い、最新書き込み信号メモリに第2の最新書き込み信号が記憶されていれば第2のメモリから第1のメモリにデータコピーを行うデータコピー手段とを有する請求項 Wherein further, said first write means turns on the busy signal before starting the data writing, busy signal switching the second writing means turns off the busy signal after finishing the data writing means and said busy signal switching busy signal memory (10) means for storing and holding the busy signal is generated, busy signal said checking means is stored in to and the busy signal memory determined to be normal check code when There is on the performed latest data copy if the first latest write signal to the write signal memory if stored from said first memory to the second memory, the second most recent write to the latest write signal memory claim signal and a data copying means for copying data in the first memory from the second memory if it is stored 記載の不揮発性メモリ。 Non-volatile memory described.
  3. 【請求項3】 データを記憶する第1のメモリと第2のメモリと第3のメモリを有する不揮発性メモリにおいて、 外部から供給されるデータを第1のメモリに書き込む工程と、 第1のメモリにデータを書き込んだ後に第1の最新書き込み信号を生成し、第3のメモリに記憶させる工程と、 第3のメモリに第1の最新書き込み信号を記憶させた後に第1のメモリに書き込んだデータと同一のデータを第2のメモリに書き込む工程と、 第2のメモリにデータを書き込んだ後に第2の最新書き込み信号を生成し、第1の最新書き込み信号に代えて第2の最新書き込み信号を第3のメモリに記憶させる工程と、 第3のメモリへの記憶が正常に行われたか否かをチェックするチェックコードを算出し記憶する工程と、 前記記憶されたチェックコードが In the first memory and the nonvolatile memory having a second memory and a third memory for storing wherein data, and writing the data supplied from the outside to the first memory, the first memory first generate fresh write signal after writing data to, the steps to be stored in the third memory, the data written in the first memory after the third memory stored thereon first newest write signal and writing the same data to the second memory and a second generate fresh write signal after writing data to the second memory, the second most recent write signal instead of the first latest write signal a step of storing in the third memory, a step of calculating and storing the check code stored in the third memory to check whether successful, the stored check code is 正常か否かを調べる工程と、 前記チェックコードが正常であるとき、前記第3のメモリに第1の最新書き込み信号が記憶されていれば第1のメモリからデータの読み出しを行い、前記第3のメモリに第2の最新書き込み信号が記憶されていれば第2のメモリからデータの読み出しを行う工程とを含む不揮発性メモリのデータ書き込みおよび読み出し方法。 A step of examining whether normal or not, when the check code is normal, reads the data from the first memory when the first most recent write signal to the third memory is stored, the third second data writing and reading method of the nonvolatile memory including a second memory if the most recent write signal is stored and a step of reading data of the memory.
  4. 【請求項4】 さらに、第1のメモリにデータ書き込みを開始する前にビジー信号をオンにして記憶する工程と、 第2のメモリにデータの書き込みを終了した後にビジー信号をオンからオフに切り換えて記憶する工程と、 前記記憶されているチェックコードが正常でありかつ前記記憶されているビジー信号がオンであるとき、第3のメモリに第1の最新書き込み信号が記憶されていれば第1のメモリから第2のメモリにデータコピーを行い、第3のメモリに第2の最新書き込み信号が記憶されていれば第2のメモリから第1のメモリにデータコピーを行う工程とを含む請求項3記載の不揮発性メモリのデータ書き込みおよび読み出し方法。 4. Further, the step of storing turns on the busy signal before starting the data writing to the first memory, switched from on to off the busy signal after finishing the writing of data into the second memory when the step of storing, busy signal check code that is the storage is it and the storage normal is on Te, first if the first latest write signal is stored in the third memory 1 the perform data copy in the second memory from the memory, the claims and the step second latest write signal to the third memory to perform data copy in the first memory from the second memory if it is stored 3 non-volatile data writing and reading method of the memory according.
JP4131194A 1994-03-11 1994-03-11 Nonvolatile memory Pending JPH07248978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4131194A JPH07248978A (en) 1994-03-11 1994-03-11 Nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4131194A JPH07248978A (en) 1994-03-11 1994-03-11 Nonvolatile memory

Publications (1)

Publication Number Publication Date
JPH07248978A true JPH07248978A (en) 1995-09-26

Family

ID=12604964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4131194A Pending JPH07248978A (en) 1994-03-11 1994-03-11 Nonvolatile memory

Country Status (1)

Country Link
JP (1) JPH07248978A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066157A1 (en) * 2003-01-22 2004-08-05 Fujitsu Limited Memory controller
US6839568B2 (en) 2000-11-22 2005-01-04 Nec Corporation User setting information management method and management system for portable telephone
JP2006510099A (en) * 2002-12-12 2006-03-23 アエスカ エス.ア.Ask S.A. How to safely change the data recorded on the memory card
FR2982406A1 (en) * 2011-11-07 2013-05-10 St Microelectronics Rousset Secure memory that prevents degradation of data
JP2013206510A (en) * 2012-03-29 2013-10-07 Toshiba Corp Nonvolatile semiconductor storage device
US9710375B2 (en) 2014-05-29 2017-07-18 International Business Machines Corporation Writing an address conversion table for nonvolatile memory wear leveling

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839568B2 (en) 2000-11-22 2005-01-04 Nec Corporation User setting information management method and management system for portable telephone
JP2006510099A (en) * 2002-12-12 2006-03-23 アエスカ エス.ア.Ask S.A. How to safely change the data recorded on the memory card
WO2004066157A1 (en) * 2003-01-22 2004-08-05 Fujitsu Limited Memory controller
US7925843B2 (en) 2003-01-22 2011-04-12 Fujitsu Limited Memory controller having a plurality of memory regions for protection against power failure
FR2982406A1 (en) * 2011-11-07 2013-05-10 St Microelectronics Rousset Secure memory that prevents degradation of data
US8964471B2 (en) 2011-11-07 2015-02-24 Stmicroelectronics (Rousset) Sas Secure memory which reduces degradation of data
US9390801B2 (en) 2011-11-07 2016-07-12 Stmicroelectronics (Rousset) Sas Secure memory which reduces degradation of data
JP2013206510A (en) * 2012-03-29 2013-10-07 Toshiba Corp Nonvolatile semiconductor storage device
US9710375B2 (en) 2014-05-29 2017-07-18 International Business Machines Corporation Writing an address conversion table for nonvolatile memory wear leveling
US9710378B2 (en) 2014-05-29 2017-07-18 International Business Machines Corporation Writing an address conversion table for nonvolatile memory wear leveling

Similar Documents

Publication Publication Date Title
US5210854A (en) System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version
US6205548B1 (en) Methods and apparatus for updating a nonvolatile memory
KR100239585B1 (en) Method and apparatus for updating and restoring system bios functions while maintaining bios integrity
CN100380529C (en) Nonvolatile memory
JP3918195B2 (en) Write data to non-volatile memory
US5854937A (en) Method for reprogramming flash ROM in a personal computer implementing an EISA bus system
EP1797645B1 (en) Systems and methods for providing nonvolatile memory management in wireless phones
US5432927A (en) Fail-safe EEPROM based rewritable boot system
JP3072722B2 (en) Data management apparatus and a data management method and a storage medium using the flash memory using a flash memory
JP4059472B2 (en) Memory card and memory controller
US5826075A (en) Automated programmable fireware store for a personal computer system
TWI227898B (en) Method for updating firmware of optical disk system
US6154808A (en) Method and apparatus for controlling data erase operations of a non-volatile memory device
US6088262A (en) Semiconductor device and electronic equipment having a non-volatile memory with a security function
US5522076A (en) Computer system having BIOS (basic input/output system)-ROM (Read Only Memory) writing function
JP4722839B2 (en) Memory control circuit, nonvolatile memory device, and memory control method
CN1551244B (en) Non-volatile memory with error correction for page copy operation and method thereof
US5734816A (en) Nonvolatile memory with flash erase capability
KR100584338B1 (en) Method and system for updating software
CN1940878B (en) Method and system for booting and automatically updating software, and recovering from update error
JP2005190201A (en) Information processor and rom image generation device for the same
KR20100080350A (en) Recovery for non-volatile memory after power loss
DE10296986B4 (en) Method and device for programming a BIOS
KR100444537B1 (en) Data processor
US5869823A (en) Method and system for improving the integrity of data on a smartcard

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020402