JPH07235763A - Manufacture of electronic circuit - Google Patents

Manufacture of electronic circuit

Info

Publication number
JPH07235763A
JPH07235763A JP31981094A JP31981094A JPH07235763A JP H07235763 A JPH07235763 A JP H07235763A JP 31981094 A JP31981094 A JP 31981094A JP 31981094 A JP31981094 A JP 31981094A JP H07235763 A JPH07235763 A JP H07235763A
Authority
JP
Japan
Prior art keywords
solder
organic material
manufacturing
electronic
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31981094A
Other languages
Japanese (ja)
Other versions
JP3214995B2 (en
Inventor
Toru Nishikawa
徹 西川
Osamu Yamada
収 山田
Ryohei Sato
了平 佐藤
Hiroko Takehara
裕子 竹原
Yasuhiro Iwata
泰宏 岩田
Mitsunori Tamura
光範 田村
Masahito Ijuin
正仁 伊集院
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31981094A priority Critical patent/JP3214995B2/en
Publication of JPH07235763A publication Critical patent/JPH07235763A/en
Priority to US08/753,018 priority patent/US5878943A/en
Priority to US09/585,391 priority patent/US6471115B1/en
Application granted granted Critical
Publication of JP3214995B2 publication Critical patent/JP3214995B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE:To realize a production method for an electronic circuit permitting high reliability connection without residue after reflow and without deviation in part position by using no flux thereby providing the connection of high densi ty mounting parts with narrow pitches which is not possible by solder connection using solder paste. CONSTITUTION:This is a production method for an electronic circuit connected with solder by positioning the connecting terminals of an electronic part 5 without using flux on a connecting pattern 2 of a circuit substrate 1; in which solder 3 is supplied in advance at least to one of the connecting pattern 2 and the connecting terminals of the electronic parts 5; an organic matter 4 is supplied to cover the connecting portions before solder heating process; and in the solder heating process, solder is connected while each adjoining connecting portion is independently covered with this organic matter 4 supplied. The organic matter must have a boiling point higher than the melting point of solder to avoid the boiling and evaporation of the organic matter before the solder is melted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リード部品や面実装部
品等を電子回路基板にフラックスを用いないではんだ付
けすることのできる電子回路の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electronic circuit which allows lead components, surface mount components and the like to be soldered to an electronic circuit board without using flux.

【0002】[0002]

【従来の技術】フラックスを用いた場合の残渣の洗浄に
関する問題点を解決するために、無洗浄で信頼性を確保
できる、フラックスレスのはんだペーストが開発されて
いる。この従来技術に関連するものとしては、例えば特
開平2−25921号公報、特開平2−290693号
公報等が挙げられる。
2. Description of the Related Art In order to solve the problems associated with cleaning residues when flux is used, fluxless solder paste has been developed which can ensure reliability without cleaning. Examples of those related to this conventional technique include JP-A-2-25921 and JP-A-2-290693.

【0003】特開平2−25921号公報では、還元性
雰囲気中で使用されるはんだペーストに関して、はんだ
粉末とアルコールを含むバインダとを有するはんだペー
ストが示されている。このはんだペーストでは、活性
剤、樹脂等の固形分を用いないため、残渣はなくするこ
とができる。また、ここで用いるアルコールの沸点は、
はんだ粉末の状態図における固相線と液相線の境界領域
(これをペースト領域とよんでいる)に存在する。この
ため、はんだが半溶融状態であるときに、アルコールが
沸騰して蒸発するため、従来の沸点が固相線以下のアル
コールを含むはんだペーストでのはんだボールの飛散と
いう問題は解決される。
Japanese Unexamined Patent Publication No. 2-25921 discloses a solder paste used in a reducing atmosphere, which has a solder powder and a binder containing alcohol. Since this solder paste does not use solid components such as activators and resins, residues can be eliminated. The boiling point of the alcohol used here is
It exists in the boundary region between the solidus line and the liquidus line in the phase diagram of the solder powder (this is called the paste region). Therefore, when the solder is in a semi-molten state, the alcohol boils and evaporates, which solves the conventional problem of the solder ball scattering in the solder paste containing alcohol having a boiling point of the solidus or lower.

【0004】しかし、はんだが溶融して接続が行われる
時点では、液体が無くはんだ表面が露出するために、酸
化防止に還元性雰囲気を必要とする。この方法において
は、第1に、はんだペーストは、接続部に印刷等の塗布
技術で供給するため、印刷精度には限界があり、高密度
実装には、信頼性の観点から問題がある。第2に、はん
だ接続時に接続部が露出するため、はんだの酸化防止の
ために、例えば水素ガス等の還元性雰囲気とする必要が
あり、特別の雰囲気下での接続を必要とする問題があ
る。
However, when the solder is melted and a connection is made, since there is no liquid and the surface of the solder is exposed, a reducing atmosphere is required to prevent oxidation. In this method, firstly, since the solder paste is supplied to the connection portion by a coating technique such as printing, printing accuracy is limited, and high-density mounting has a problem from the viewpoint of reliability. Secondly, since the connection portion is exposed during solder connection, it is necessary to use a reducing atmosphere such as hydrogen gas in order to prevent the oxidation of the solder, and there is a problem that connection is required in a special atmosphere. .

【0005】また、不活性雰囲気中で接続可能な例とし
て、特開平2−290693号公報がある。はんだの融
点よりも高い沸点を有するアルコール類とはんだ微粒子
とで構成したはんだペーストであり、はんだ接続は、接
続部表面をアルコール類が被覆した状態で行われる。し
たがって、接続時には、雰囲気から遮断されるため、不
活性雰囲気中でも接続可能であり、上記従来技術のよう
に還元性雰囲気といった特別の雰囲気を要しない利点が
ある。しかし、電子部品のはんだ接合方法としては、は
んだペーストを使用するため、上記従来技術と同様に、
はんだを印刷技術等で塗布供給するため、供給精度には
限界があり、高密度実装には信頼性の点から問題があ
る。
Further, as an example in which connection is possible in an inert atmosphere, there is JP-A-2-290693. A solder paste composed of alcohols having a boiling point higher than the melting point of solder and solder fine particles, and solder connection is performed with the alcohols covering the surface of the connection portion. Therefore, at the time of connection, since the atmosphere is cut off, the connection can be made even in an inert atmosphere, and there is an advantage that a special atmosphere such as a reducing atmosphere is not required unlike the above-mentioned conventional technique. However, as a solder joining method for electronic components, since a solder paste is used, similar to the above-mentioned conventional technique,
Since the solder is applied and supplied by a printing technique or the like, the supply accuracy is limited, and high-density mounting has a problem in terms of reliability.

【0006】[0006]

【発明が解決しようとする課題】上記従来技術において
は、はんだペーストが用いられているため、高密度実装
における微細で狭ピッチの接続部へのはんだ供給精度に
は限界があり、接続信頼性の点から問題がある。したが
って、本発明の目的は、このような従来の問題点を解消
することにあり、高密度実装に好適な電子部品のはんだ
接合方法を実現するための改良された電子回路の製造方
法を提供することにある。
In the above-mentioned prior art, since the solder paste is used, there is a limit to the accuracy of solder supply to the fine, narrow-pitch connection portions in high-density mounting, and the connection reliability is high. There is a problem from the point. Therefore, an object of the present invention is to solve such a conventional problem, and to provide an improved electronic circuit manufacturing method for realizing a solder joining method for electronic components suitable for high-density mounting. Especially.

【0007】さらに具体的には、本発明の目的は、電子
部品、回路基板等の被接続部材間を、フラックスを用い
ないで、はんだ接合する電子回路の製造方法を提供する
ことにあり、他の目的は、フラックスを用いないで被接
続部材間を仮固定する方法を提供することにあり、さら
に他の目的は、接続後に残渣が無く、洗浄工程を省略す
ると共に、高信頼な接続を得る電子回路の製造方法を提
供することにある。
More specifically, an object of the present invention is to provide a method of manufacturing an electronic circuit in which soldering is carried out between members to be connected such as an electronic component and a circuit board without using flux. The purpose of is to provide a method for temporarily fixing the members to be connected without using flux, and yet another object is to obtain a highly reliable connection while omitting the cleaning step since there is no residue after the connection. An object is to provide a method of manufacturing an electronic circuit.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明の電子回路の製造方法では、はんだ供給法と
して、はんだペーストの状態で供給するのではなく、電
子部品の接続端子及び配線回路基板上の電極の少なくと
も一方に、予めはんだを例えばはんだめっき、あるいは
はんだボールの溶着等の方法で供給しておき、接続時に
有機材料を基板上に塗布して電子部品を位置決めすると
共に仮止めし、はんだを加熱溶融し、接続部の表面が有
機材料に覆われた状態で接合を完了するようにする。
In order to achieve the above object, in the method of manufacturing an electronic circuit of the present invention, the solder supplying method is not to supply the solder paste in the form of a solder paste but to connect terminals and wirings of the electronic component. Solder is supplied in advance to at least one of the electrodes on the circuit board by a method such as solder plating or solder ball welding, and at the time of connection, an organic material is applied to the board to position electronic components and temporarily fix them. Then, the solder is heated and melted, and the joining is completed with the surface of the connection portion covered with the organic material.

【0009】さらに好ましい本発明の電子回路の製造方
法においては、電子部品を基板上に位置決めした時に、
有機材料が隣合う各接続部毎に独立し、連続しないよう
に有機材料を塗布することである。このような塗布状態
を実現するには、電子部品の接続端子及び配線回路基板
上の電極の少なくとも一方に予め供給されたはんだの高
さhの、2/3以下の厚さになる様に有機材料を供給す
る。これにより、有機材料の塗膜を、接続端子毎に独立
し連続しない状態で形成することができる。なお、ここ
で云う有機材料が隣合う各接続部毎に独立し、連続しな
いように塗布するという意味は、完全に接続部毎に独立
して塗布されている状態のみならず、基板の電極もしく
は電子部品の接続端子の根本部分では薄膜を形成して部
分的に連続していても、隣合う各接続部の主要部におい
ては連続した層状構造をとらず、互いに分離独立してい
る状態で塗布されている場合をも包含されるものであ
る。
In a more preferable method of manufacturing an electronic circuit of the present invention, when the electronic component is positioned on the substrate,
That is, the organic material is applied independently to each adjacent connecting portion so that the organic material is not continuous. In order to realize such a coating state, the organic layer is formed to have a thickness of 2/3 or less of the height h of the solder previously supplied to at least one of the connection terminal of the electronic component and the electrode on the printed circuit board. Supply materials. Thereby, the coating film of the organic material can be formed independently for each connection terminal and in a non-continuous state. It should be noted that the meaning that the organic material is applied so as to be independent for each adjacent connecting portion and not continuous is not limited to the state in which the organic material is completely applied independently for each connecting portion, and the electrode of the substrate or Even if a thin film is formed at the root of the connection terminal of the electronic component and it is partially continuous, the main part of each adjacent connection does not have a continuous layered structure, but is applied in a state of being separated and independent from each other. The case where it has been included is also included.

【0010】はんだを加熱溶融してはんだ接続する雰囲
気は、大気中でもよいが、好ましくは例えばHe、A
r、N2等の不活性ガス雰囲気が望ましい。
The atmosphere in which the solder is heated and melted to connect the solder may be air, but preferably He or A, for example.
An inert gas atmosphere of r, N 2 or the like is desirable.

【0011】ここで、本発明の電子回路の製造方法に使
用される実用的な、はんだ材と有機材料について説明す
る。先ず、はんだ材料としては、特に限定されるもので
なく周知の種々の材料が使用可能であり、通常使用され
る実用的なものとしては、例えば、SnとPb、Snと
Ag、SnとIn、SnとBi、AuとSn、AuとG
eおよびこれらの混合物から構成されるはんだ合金が等
が挙げられる。
Now, practical solder materials and organic materials used in the electronic circuit manufacturing method of the present invention will be described. First, as the solder material, various well-known materials can be used without particular limitation, and practically used solder materials include, for example, Sn and Pb, Sn and Ag, Sn and In, Sn and Bi, Au and Sn, Au and G
Examples thereof include a solder alloy composed of e and a mixture thereof.

【0012】また、有機材料としては、例えば炭化水素
系、ケトン類、エステル類、アルデヒド類、アルコール
類等、沸点が、使用されるはんだ材の融点(液相線温
度)以上のものであればよい。とりわけ、はんだおよび
被接続部材の表面酸化物を還元除去する作用のあるアル
コール類を用いることが望ましく、最も良好にはんだ接
続を行うことができる。これら有機材料の代表例として
表1にアルコール類の数例を示した。これらのアルコー
ル類は何れも後述する実施例にて有効性を確認したもの
である。
The organic material is, for example, a hydrocarbon type, ketones, esters, aldehydes, alcohols, etc., if the boiling point is higher than the melting point (liquidus temperature) of the solder material used. Good. Above all, it is desirable to use alcohols which have an action of reducing and removing the surface oxides of the solder and the member to be connected, and the solder connection can be most preferably performed. Table 1 shows some examples of alcohols as typical examples of these organic materials. The effectiveness of each of these alcohols was confirmed in the examples described below.

【0013】[0013]

【表1】 [Table 1]

【0014】以上説明したように、本発明を実施するに
当たっては、はんだ材と有機材料との組み合わせを適宜
選択して、種々の沸点を有する有機材料の中から、はん
だ材の融点(液相線温度)以上の有機材料を使用すれば
よい。
As described above, in carrying out the present invention, the combination of the solder material and the organic material is appropriately selected, and the melting point (liquidus line) of the solder material is selected from the organic materials having various boiling points. An organic material having a temperature higher than that may be used.

【0015】[0015]

【作用】電子部品の接続端子及び配線回路基板上の電極
の少なくとも一方に予めはんだを供給しておき、接続時
に有機材料を基板上に塗布して電子部品を位置決めする
と共に仮止めし、はんだを加熱溶融し、接続部の表面が
有機材料に覆われた状態で接合を完了させることによ
り、はんだペーストを用いた場合に比べて、はんだ供給
精度が格段に向上し、接続端子のピッチがQFPのよう
な外部リード端子の場合は0.3mm以下、また、フリ
ップチップのようにリードレスの接続端子の場合は1m
m以下の高密度実装には必須の技術を提供できる。
Operation: Solder is supplied in advance to at least one of the connection terminal of the electronic component and the electrode on the printed circuit board, and at the time of connection, the organic material is applied to the substrate to position the electronic component and temporarily fix the solder. By heating and melting and completing the joining in the state where the surface of the connection part is covered with the organic material, the solder supply accuracy is remarkably improved and the pitch of the connection terminals is QFP as compared with the case where the solder paste is used. 0.3 mm or less for such external lead terminals, and 1 m for leadless connection terminals such as flip chips.
Indispensable technology can be provided for high-density mounting of m or less.

【0016】接続部に供給された有機材料中には、部品
の位置決め時の巻き込み等により含有される気泡が存在
し、加熱時にその気泡が蒸発の核となり、はんだの融点
以下で突沸が生じ部品の位置ずれを引き起こす恐れがあ
る。
In the organic material supplied to the connecting portion, there are bubbles contained due to entrainment during the positioning of the component, and the bubbles become nuclei of evaporation during heating, and bumping occurs at a temperature below the melting point of the solder. May cause misalignment.

【0017】そこで、さらに好ましい電子部品を基板上
に位置決めした時に、有機材料が隣合う各接続部毎に独
立し、連続しないように塗布する構成としたことによ
り、この気泡の発生を少なくすると共に、はんだの融点
以下及び接続完了までの間に蒸発した有機材料の拡散経
路を確保することができ、それにより突沸を防止して位
置ずれをより抑えることができる。
Therefore, when a more preferable electronic component is positioned on the substrate, the organic material is applied independently to each adjacent connecting portion so as not to be continuous so that the generation of the air bubbles is reduced. It is possible to secure a diffusion path for the organic material that has evaporated below the melting point of the solder and before the completion of connection, thereby preventing bumping and further suppressing misalignment.

【0018】すなわち、有機材料が接続端子間に連続し
て供給されている場合には、ピッチがQFP等の外部リ
ード端子の場合は0.15mm、また、フリップチップ
等のリードレスの接続端子の場合は0.5mm程度まで
の接合が実現でき、さらに好ましい接続端子毎に独立し
て連続していない場合には、それ以下の狭ピッチの接合
まで実現可能となる。
That is, when the organic material is continuously supplied between the connection terminals, the pitch is 0.15 mm for the external lead terminals such as QFP, and the leadless connection terminals such as the flip chip. In this case, joining up to about 0.5 mm can be realized, and even more preferable joining can be realized even if the connection terminals are not independent and continuous with each other at a narrow pitch.

【0019】本発明の電子回路の製造方法において、は
んだ接合時に有機材料が果たす役割は、主として次の3
つに分類できる。 (1)部品を基板上に搭載した後のリフロー接続までの
プロセス内振動に耐えるための仮固定。 (2)ぬれ確保のためのリフロー工程における加熱によ
るはんだ、被接続部の酸化防止。 (3)セルフアライメント短時間化、プロセスマージン
(リフロー雰囲気中酸素濃度、はんだ、被接続材表面酸
化膜厚等)増大のための酸化物除去。
In the method of manufacturing an electronic circuit of the present invention, the role of the organic material at the time of soldering is mainly as follows.
It can be classified into two. (1) Temporary fixing to withstand in-process vibration until reflow connection after components are mounted on the board. (2) Oxidation of solder and connected parts due to heating in the reflow process for ensuring wetness. (3) Oxide removal for shortening self-alignment and increasing process margin (oxygen concentration in reflow atmosphere, solder, oxide film thickness on surface of connecting material, etc.).

【0020】これら(1)及び(2)の役割を果たす有
機材料は、前述したようにアルコール系の材料に限定さ
れず、さらに、その選択範囲は広く、炭化水素系、ケト
ン類、エステル系、アルデヒド系等の他の系の有機材料
を使用することができる。また、(3)の役割を満足す
るような有機材料としては、少なくとも1個以上の水酸
基(OH基)を有するアルコール系の有機材料を用いる
ことが好ましく、その代表例については、先に表1に示
した通りである。
The organic material which fulfills the above (1) and (2) is not limited to the alcohol-based material as described above, and the selection range is wide, such as hydrocarbon-based, ketones, ester-based materials, Other types of organic materials such as aldehydes can be used. Further, as the organic material satisfying the role of (3), it is preferable to use an alcoholic organic material having at least one hydroxyl group (OH group). Typical examples thereof are shown in Table 1 above. As shown in.

【0021】本発明においては、これら種々の沸点を持
つ有機材料の中から、はんだの融点、雰囲気種に応じ
て、適正な材料を選択して使用することになるが、その
一例として水酸基(OH基)を有するアルコール系有機
材料を用いた場合の、はんだ接合時における反応状態を
次式(1)〜(3)にしたがって説明する。
In the present invention, an appropriate material is selected from the organic materials having various boiling points according to the melting point of the solder and the kind of atmosphere, and one example thereof is a hydroxyl group (OH A reaction state at the time of solder joining in the case of using an alcohol-based organic material having a base) will be described according to the following equations (1) to (3).

【0022】先ず、式(1)に示すように、水酸基を有
する有機材料(R−OH)は、金属酸化物(MOと表
示)と反応し、酸化物を還元し、金属Mを析出させると
共に、より沸点の低いアルデヒド(R’−CHO)に変
化する。さらに、その一部は、式(2)に示すように、
金属酸化物(MO)と反応して還元し、再度金属Mを析
出させると共に、有機酸(R’’−COOH)に変化す
る。この有機酸は、もとの有機材料と比較して沸点が高
くなるため、このままでは、残渣として残る可能性があ
る。しかし、この有機酸は、式(3)に示すように脱炭
酸して低沸点化することにより、残渣が残らないように
蒸発する。
First, as shown in the formula (1), an organic material (R-OH) having a hydroxyl group reacts with a metal oxide (denoted as MO) to reduce the oxide to precipitate a metal M. , To an aldehyde (R′-CHO) having a lower boiling point. Furthermore, a part of it is expressed by the equation (2) as follows.
It reacts with the metal oxide (MO) and is reduced, and the metal M is precipitated again, and at the same time, it is converted into an organic acid (R ″ —COOH). Since this organic acid has a higher boiling point than the original organic material, it may remain as a residue as it is. However, this organic acid evaporates so that no residue remains by decarbonating and lowering the boiling point as shown in formula (3).

【0023】[0023]

【化1】 R−OH+MO→R’−CHO+M+H2O …(1)Embedded image R—OH + MO → R′—CHO + M + H 2 O (1)

【0024】[0024]

【化2】 R−CHO+MO→R’’−COOH+M+H2O …(2)Embedded image R-CHO + MO → R ″ -COOH + M + H 2 O (2)

【0025】[0025]

【化3】 R’’−COOH→R’’−H+CO2 …(3)Embedded image R ″ -COOH → R ″ -H + CO 2 (3)

【0026】[0026]

【実施例】ここでは、具体例として、Sn3Agはんだ
を用いたセラミック基板上への電子部品の搭載に関して
説明する。Sn3Agはんだの融点は222℃であり、
有機材料としては、沸点がこの融点以上のものをもちい
る必要があり、さらに好ましくは、加熱雰囲気による有
機材料の蒸発速度の違いを考慮して、適正な沸点をもつ
ものを選択する必要がある。具体的には、He中では、
ArおよびN2中と比較して蒸発速度が速いため、同じ
温度で同程度の有機材料の状態を保つためには、沸点が
20〜30℃高い有機材料を用いる必要があることを検
討の結果明らかにした。
EXAMPLES Here, as a specific example, the mounting of electronic components on a ceramic substrate using Sn3Ag solder will be described. The melting point of Sn3Ag solder is 222 ° C,
As the organic material, it is necessary to have a boiling point equal to or higher than this melting point, and it is more preferable to select a material having an appropriate boiling point in consideration of the difference in the evaporation rate of the organic material depending on the heating atmosphere. . Specifically, in He,
As a result of examination that it is necessary to use an organic material having a boiling point of 20 to 30 ° C. higher in order to maintain the same state of the organic material at the same temperature because the evaporation rate is higher than that in Ar and N 2. Revealed.

【0027】ここに示す例は、微細なはんだバンプを用
いたC4(Controlled CollapseChip Connectionの略)
の例であり、はんだが基板上のメタライズにぬれ拡が
り、さらに、溶融はんだの表面張力により球帯化及びセ
ルフアライメントが生じることが、良好な接続の条件で
ある。これら一連の接続プロセスは、できるだけ短時間
に行われることが好ましい。それは、タクトタイム短縮
による生産性の向上、はんだとメタライズとの拡散量低
減によるリペア回数の向上に効果的であるからである。
The example shown here is, C4 (C ontrolled C ollapse C hip C onnection Abbreviation) using a fine solder bumps
In this example, the solder is wet and spread on the metallization on the substrate, and the surface tension of the molten solder causes sphere formation and self-alignment. It is preferable that the series of connection processes be performed in the shortest possible time. This is because it is effective in improving productivity by shortening the takt time and improving the number of repairs by reducing the diffusion amount of solder and metallization.

【0028】以下、本発明の一実施例を図1及び図2を
用いて詳細に説明する。 〈実施例1〉図1は、セラミック基板上に電子部品とし
て半導体集積回路(LSIチップ)を搭載する電子回路
の製造工程図を示したものである。図1(a)に、リフ
ロー温度プロファイルの一例を示す。通常、リフローの
ピーク温度は、はんだを確実に溶融させるために、はん
だの融点(液相線温度)より、20〜30℃程度高く設
定する。Sn3Agはんだの融点は222℃であり、こ
の場合、ピーク温度は250℃に設定されている。はん
だの溶融している時間、すなわち、融点以上に保持され
ている時間は、1〜2分程度が一般的である。このプロ
ファイルは、ここに示した条件に限定されるものではな
く、接続される試料の熱容量により、均一に加熱される
ように調整すれば良い。
An embodiment of the present invention will be described in detail below with reference to FIGS. 1 and 2. <Embodiment 1> FIG. 1 is a manufacturing process diagram of an electronic circuit in which a semiconductor integrated circuit (LSI chip) is mounted as an electronic component on a ceramic substrate. FIG. 1A shows an example of the reflow temperature profile. Usually, the peak temperature of reflow is set higher than the melting point (liquidus temperature) of the solder by about 20 to 30 ° C. in order to surely melt the solder. The melting point of Sn3Ag solder is 222 ° C, and in this case, the peak temperature is set to 250 ° C. The time during which the solder is melted, that is, the time during which it is held at the melting point or higher is generally about 1 to 2 minutes. This profile is not limited to the conditions shown here, and may be adjusted so as to be uniformly heated depending on the heat capacity of the sample to be connected.

【0029】図1(b)〜(e)に示す断面工程図で
は、ArまたはN2雰囲気中でリフローする場合には有
機材料として2−フェノキシエタノール(沸点245
℃)、He雰囲気中でリフローする場合には、トリエチ
レングリコール(沸点285℃)が適しており、これら
について実施した。
In the sectional process diagrams shown in FIGS. 1B to 1E, when reflowing in an Ar or N 2 atmosphere, 2-phenoxyethanol (boiling point 245) is used as an organic material.
(° C.), and when reflowing in a He atmosphere, triethylene glycol (boiling point 285 ° C.) is suitable, and these were carried out.

【0030】以下、図面に示した製造工程の順序にした
がって具体的に説明する。先ず、図1(b)に示すよう
に、表面に接続パターン2が形成されたセラミック基板
1上に、液体の上記有機材料4を供給する。つぎに、図
1(c)に示すように、有機材料4が供給されたセラミ
ック基板1の接続パターン2上に、予めはんだ材3が供
給された電子部品5を搭載する。これにより、有機材料
4の粘性および表面張力により、電子部品5がセラミッ
ク基板1上に仮固定され、リフロー接続までの搬送時の
振動により、位置ずれが生じるのを防ぐことができる。
A detailed description will be given below according to the order of manufacturing steps shown in the drawings. First, as shown in FIG. 1B, the liquid organic material 4 is supplied onto the ceramic substrate 1 having the connection pattern 2 formed on the surface thereof. Next, as shown in FIG. 1C, the electronic component 5 to which the solder material 3 has been previously supplied is mounted on the connection pattern 2 of the ceramic substrate 1 to which the organic material 4 has been supplied. As a result, the electronic component 5 is temporarily fixed on the ceramic substrate 1 due to the viscosity and surface tension of the organic material 4, and it is possible to prevent the displacement of the electronic component 5 due to the vibration during transportation until the reflow connection.

【0031】この後、図1(a)に示したようなリフロ
ープロファイルで加熱する。はんだ3が溶融し、接続が
完了するまでは、図1(d)に示すように、有機材料4
により接続部が被覆されている。これにより、はんだの
酸化が防止され、さらに、本実施例では、アルコール類
を用いているため、はんだ表面の酸化物が除去され、接
続パターン2に対するはんだ材3のぬれがよく、セルフ
アライメントも短時間に生じ良好な接続を得ることがで
きる。
After that, heating is performed with a reflow profile as shown in FIG. Until the solder 3 is melted and the connection is completed, as shown in FIG.
The connection part is covered with. As a result, the oxidation of the solder is prevented, and since the alcohols are used in the present embodiment, the oxide on the solder surface is removed, the solder material 3 wets the connection pattern 2 well, and the self-alignment is short. A good connection can be obtained in time.

【0032】接続完了後、図1(e)に示すように、冷
却工程の間に、有機材料4は完全に蒸発する。これによ
り、残渣が無い清浄な接合部を得ることができ、後工程
での洗浄を行う必要を無くすことができた。ここでは図
示しないが、接続完了後に、雰囲気圧力を下げる(真空
引き等)ことにより、有機材料4をさらに積極的に蒸発
させることができる。
After the connection is completed, as shown in FIG. 1E, the organic material 4 is completely evaporated during the cooling process. As a result, it was possible to obtain a clean joint portion without residues, and it was possible to eliminate the need for cleaning in a later step. Although not shown here, the organic material 4 can be more positively evaporated by lowering the atmospheric pressure (vacuum drawing or the like) after the connection is completed.

【0033】〈実施例2〉つぎに、図2は、本発明の電
子回路の製造方法において、有機材料を接続端子毎に独
立し、連続しないように供給する方法の一例を示す断面
工程図である。この実施例では、接続部に供給される有
機材料4の量が、実施例1に示した図1の場合に比較し
て少なくなるので、はんだ接続完了まで確実に接続部を
被覆するためには、沸点の高い有機材料を使用する必要
がある。ArまたはN2雰囲気中でリフローする場合
は、トリエチレングリコール(沸点285℃)またはテ
トラエチレングリコール(沸点314℃)が、He雰囲
気中でリフローする場合は、テトラエチレングリコール
(沸点314℃)またはペンタエチレングリコール(沸
点370℃)が好適である。
<Embodiment 2> Next, FIG. 2 is a cross-sectional process diagram showing an example of a method of supplying an organic material to each connection terminal independently and not continuously in the method of manufacturing an electronic circuit of the present invention. is there. In this embodiment, the amount of the organic material 4 supplied to the connecting portion is smaller than that in the case of FIG. 1 shown in the first embodiment. Therefore, in order to surely cover the connecting portion until the solder connection is completed, However, it is necessary to use an organic material having a high boiling point. When reflowing in Ar or N 2 atmosphere, triethylene glycol (boiling point 285 ° C.) or tetraethylene glycol (boiling point 314 ° C.), when reflowing in He atmosphere, tetraethylene glycol (boiling point 314 ° C.) or penta Ethylene glycol (boiling point 370 ° C.) is preferred.

【0034】以下、図2に示した製造工程図にしたがっ
て順次具体的に説明する。先ず、図2(a)に示すよう
に、セラミック基板1上に液体の有機材料4を、上記実
施例と比較して薄く供給する。この時、有機材料4の厚
さを、電子部品5に予め供給されたはんだ材3の高さの
2/3以下にする。
Hereinafter, detailed description will be given in sequence with reference to the manufacturing process chart shown in FIG. First, as shown in FIG. 2A, the liquid organic material 4 is thinly supplied onto the ceramic substrate 1 as compared with the above embodiment. At this time, the thickness of the organic material 4 is set to 2/3 or less of the height of the solder material 3 previously supplied to the electronic component 5.

【0035】これにより、図2(b)に示すように、電
子部品5をセラミック基板1の接続パターン2上に搭載
したときに、有機材料4が、ぬれと表面張力の作用によ
って、接続端子毎に独立し連続しないようにできる。
As a result, as shown in FIG. 2B, when the electronic component 5 is mounted on the connection pattern 2 of the ceramic substrate 1, the organic material 4 is wetted and the surface tension acts on each connection terminal. Can be independent and not continuous.

【0036】図2(c)に示すように、この後、実施例
1の図1(a)に示した場合と同様のリフロープロファ
イルで加熱する。はんだ3が溶融し、接続が完了するま
では、有機材料4により接続部が被覆されている。これ
により、はんだ3の酸化が防止され、さらに、本実施例
では、有機材料4としてアルコール類を用いているた
め、はんだ表面の酸化物が除去され、接続パターン2に
対するはんだ材3のぬれがよく、セルフアライメントも
短時間に生じ良好な接続を得ることができる。
As shown in FIG. 2C, thereafter, heating is performed with the same reflow profile as that of the first embodiment shown in FIG. 1A. The connection portion is covered with the organic material 4 until the solder 3 is melted and the connection is completed. As a result, oxidation of the solder 3 is prevented, and since alcohols are used as the organic material 4 in this embodiment, oxides on the solder surface are removed and the solder material 3 wets the connection pattern 2 well. Also, self-alignment occurs in a short time and a good connection can be obtained.

【0037】接続完了後、図2(d)に示すように、冷
却工程の間に、有機材料4は完全に蒸発する。これによ
り、残渣が無い清浄な接合部を得ることができ、後工程
での洗浄を行う必要を無くすことができる。この場合
も、ここでは図示しないが、接続完了後に、雰囲気圧力
を下げる(真空引き等)ことにより、有機材料を積極的
に蒸発させることができる。
After the connection is completed, as shown in FIG. 2D, the organic material 4 is completely evaporated during the cooling process. As a result, it is possible to obtain a clean joint portion free of residues, and it is possible to eliminate the need for cleaning in a later step. In this case as well, although not shown here, the organic material can be positively evaporated by lowering the atmospheric pressure (vacuum drawing or the like) after the connection is completed.

【0038】〈実施例3〉この例は、常温で固体の有機
材料を使用した例について説明するものである。常温で
固体の有機材料を選ぶことにより、基板に対する電子部
品の仮固定力がより強く、部品を基板上に位置決めする
工程から、はんだリフローまでのプロセス内振動に対し
て、より信頼性の高いプロセスが得られる。表1に示し
た有機材料の例の中では、3−フェノキシ−1,2−プ
ロパンジオール(融点55℃)が挙げられる。常温で固
体であるので、実施例1の図1(b)工程、実施例2の
図2(a)工程に相当する有機材料供給工程において、
基板1および有機材料4を有機材料の融点以上に加熱す
ることにより、常温で液体の有機材料を供給する場合と
同様に供給することができる。
Example 3 This example describes an example in which an organic material that is solid at room temperature is used. By selecting an organic material that is solid at room temperature, the temporary fixing force of electronic parts to the board is stronger, and the process is more reliable against in-process vibration from the step of positioning the parts on the board to the solder reflow. Is obtained. Among the examples of organic materials shown in Table 1, 3-phenoxy-1,2-propanediol (melting point: 55 ° C.) can be mentioned. Since it is a solid at room temperature, in the organic material supplying step corresponding to the step of FIG. 1B of Example 1 and the step of FIG. 2A of Example 2,
By heating the substrate 1 and the organic material 4 to a temperature equal to or higher than the melting point of the organic material, the organic material that is liquid at room temperature can be supplied in the same manner.

【0039】引き続き基板1を加熱し、有機材料を液化
した状態で、電子部品5を位置決めする。この後、常温
に冷却すると、有機材料4が凝固し、電子部品5が基板
1上に固着される。
Subsequently, the electronic component 5 is positioned with the substrate 1 heated and the organic material liquefied. After that, when cooled to room temperature, the organic material 4 is solidified and the electronic component 5 is fixed on the substrate 1.

【0040】はんだリフロー工程では、上記各実施例の
リフロー工程と同様に良好な接続を得ることができる。
すなわち、ここで使用した有機材料、3−フェノキシ−
1,2−プロパンジオールの沸点が315℃であること
から、Sn3Agはんだの融点222℃を確実に超えて
いるため、はんだ接続は有機材料が液化して接続部を十
分に覆った状態で行なわれる。
In the solder reflow process, a good connection can be obtained as in the reflow process of each of the above embodiments.
That is, the organic material used here, 3-phenoxy-
Since the boiling point of 1,2-propanediol is 315 ° C, the melting point of Sn3Ag solder is certainly higher than 222 ° C, so that the solder connection is performed in a state where the organic material is liquefied and the connection part is sufficiently covered. .

【0041】はんだ接続完了後は、冷却工程において接
続時の加熱温度よりも低く、有機材料の融点より高い温
度に保持することにより、上記各実施例と同様に有機材
料は接続後の冷却工程の間に完全に蒸発、除去される。
After completion of the solder connection, the organic material is maintained at a temperature lower than the heating temperature at the time of connection and higher than the melting point of the organic material in the cooling step in the cooling step, so that the organic material is subjected to the cooling step after the connection in the same manner as in each of the above embodiments. In the meantime, it is completely evaporated and removed.

【0042】[0042]

【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、フラックス
を用いることなく、しかもはんだペーストを用いるはん
だ接続では不可能な狭ピッチの高密度実装部品の接続に
対して、部品の位置ずれがなくリフロー後の残渣も無い
高信頼度の接続を可能とする電子回路の製造方法を実現
することができた。
As described above in detail, according to the present invention, the intended purpose can be achieved. In other words, for the connection of high-density mounting components with a narrow pitch, which is not possible with solder connection using a solder paste without using flux, there is no misalignment of the parts and there is no residue after reflow for a highly reliable connection. It has been possible to realize a method of manufacturing an electronic circuit that enables it.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を説明するためのセラミック
基板上に電子部品を搭載、はんだ接続する製造工程図。
FIG. 1 is a manufacturing process diagram for mounting an electronic component on a ceramic substrate and soldering it to explain an embodiment of the present invention.

【図2】同じく他の実施例となる製造工程図。FIG. 2 is a manufacturing process drawing which is also another embodiment.

【符号の説明】[Explanation of symbols]

1…セラミック基板、 2…接続パ
ターン、3…はんだ材、 4
…有機材料、5…電子部品。
1 ... Ceramic substrate, 2 ... Connection pattern, 3 ... Solder material, 4
… Organic materials, 5… Electronic parts.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹原 裕子 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岩田 泰宏 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 田村 光範 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 伊集院 正仁 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Yuko Takehara Inventor Yuko Takehara 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Inside the Hitachi, Ltd. Institute of Industrial Science (72) Inventor Yasuhiro Iwata 1-Horiyamashita, Hadano, Kanagawa Co., Ltd. (72) Inventor, Mitsunori Tamura, 1 Horiyamashita, Hadano City, Kanagawa Prefecture (72) In-house, General Computer Division, Hiritsu Manufacturing Co., Ltd. (72) Masahito Ijuin, 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Production Engineering Research Laboratory, Hitachi, Ltd.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】回路基板の接続パターン及び電子部品の接
続端子の少なくとも一方に、予めはんだを供給しておく
工程と、回路基板に電子部品を搭載し、フラックスを用
いないで、これら両者の接続部をはんだ接続する工程と
を有する電子回路の製造方法であって、このはんだ接続
する工程を、はんだの融点よりも高い沸点を有する有機
材料を回路基板上に塗布して電子部品を位置決めした状
態で仮止めする工程と、位置決めされた回路基板と電子
部品の少なくとも接続部表面を有機材料で被覆した状態
で加熱してはんだ接続する工程とで構成して成る電子回
路の製造方法。
1. A step of supplying solder to at least one of a connection pattern of a circuit board and a connection terminal of an electronic component in advance, and a step of mounting the electronic component on the circuit board without using flux and connecting the both. A method of manufacturing an electronic circuit having a step of solder-connecting a part, wherein the step of solder-connecting a state in which an electronic material having a boiling point higher than the melting point of the solder is applied to the circuit board to position the electronic component A method of manufacturing an electronic circuit, which comprises a step of temporarily fixing the circuit board and a step of heating and soldering while at least the surface of the connecting portion of the positioned circuit board and the electronic component is covered with an organic material.
【請求項2】回路基板の接続パターン及び電子部品の接
続端子の少なくとも一方に、予めはんだを供給しておく
工程と、回路基板に電子部品を搭載し、フラックスを用
いないで、これら両者の接続部をはんだ接続する工程と
を有する電子回路の製造方法であって、このはんだ接続
する工程を、はんだの融点よりも高い沸点を有する有機
材料を回路基板上に塗布して電子部品を位置決めした状
態で仮止めする工程と、位置決めされた回路基板と電子
部品の各々の接続部表面に被覆された有機材料同士が、
連続しないで所定の空間をおいて互いに独立して被覆さ
れた状態で、加熱してはんだ接続する工程とで構成して
成る電子回路の製造方法。
2. A step of previously supplying solder to at least one of a connection pattern of a circuit board and a connection terminal of an electronic component, and a step of mounting the electronic component on the circuit substrate without using flux to connect the both. A method of manufacturing an electronic circuit having a step of solder-connecting a part, wherein the step of solder-connecting a state in which an electronic material having a boiling point higher than the melting point of the solder is applied to the circuit board to position the electronic component With the step of temporarily fixing with, the organic materials coated on the surface of the connection part of each of the positioned circuit board and electronic parts are
A method of manufacturing an electronic circuit, which comprises a step of heating and soldering in a state in which they are not continuous and are covered independently of each other in a predetermined space.
【請求項3】上記有機材料を、常温で固体の有機材料で
構成して成る請求項1もしくは2記載の電子回路の製造
方法。
3. The method of manufacturing an electronic circuit according to claim 1, wherein the organic material is composed of an organic material which is solid at room temperature.
【請求項4】上記有機材料を、常温で液体の有機材料で
構成して成る請求項1もしくは2記載の電子回路の製造
方法。
4. The method of manufacturing an electronic circuit according to claim 1, wherein the organic material is composed of an organic material which is liquid at room temperature.
【請求項5】上記有機材料を、分子内に少なくとも1個
以上の水酸基を有する有機材料で構成して成る請求項1
もしくは2記載の電子回路の製造方法。
5. The organic material is composed of an organic material having at least one hydroxyl group in the molecule.
Alternatively, the method for manufacturing the electronic circuit according to the item 2.
【請求項6】上記加熱してはんだ接続する工程により接
続を完了した後、加熱工程内において、はんだの融点以
下、有機材料の融点以上の温度域にて冷却し、有機材料
の残渣が残らないように蒸発、除去する工程を有して成
る請求項1もしくは2記載の電子回路の製造方法。
6. After the connection is completed in the step of heating and connecting the solder, in the heating step, cooling is performed in a temperature range below the melting point of the solder and above the melting point of the organic material, and no residue of the organic material remains. 3. The method for manufacturing an electronic circuit according to claim 1, further comprising the step of evaporating and removing.
【請求項7】上記加熱してはんだ接続する工程の雰囲気
を、不活性気体雰囲気として成る請求項1もしくは2記
載の電子回路の製造方法。
7. The method of manufacturing an electronic circuit according to claim 1, wherein an atmosphere of the heating and soldering step is an inert gas atmosphere.
【請求項8】上記不活性気体雰囲気を、Heガス雰囲気
として成る請求項7記載の電子回路の製造方法。
8. The method of manufacturing an electronic circuit according to claim 7, wherein the inert gas atmosphere is a He gas atmosphere.
【請求項9】上記不活性気体雰囲気を、N2ガス雰囲気
として成る請求項7記載の電子回路の製造方法。
9. The method of manufacturing an electronic circuit according to claim 7, wherein the inert gas atmosphere is an N 2 gas atmosphere.
【請求項10】上記不活性気体雰囲気を、Arガス雰囲
気として成る請求項7記載の電子回路の製造方法。
10. The method of manufacturing an electronic circuit according to claim 7, wherein the inert gas atmosphere is an Ar gas atmosphere.
JP31981094A 1990-02-19 1994-12-22 Electronic circuit manufacturing method Expired - Fee Related JP3214995B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31981094A JP3214995B2 (en) 1993-12-28 1994-12-22 Electronic circuit manufacturing method
US08/753,018 US5878943A (en) 1990-02-19 1996-11-19 Method of fabricating an electronic circuit device and apparatus for performing the method
US09/585,391 US6471115B1 (en) 1990-02-19 2000-06-02 Process for manufacturing electronic circuit devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-334603 1993-12-28
JP33460393 1993-12-28
JP31981094A JP3214995B2 (en) 1993-12-28 1994-12-22 Electronic circuit manufacturing method

Publications (2)

Publication Number Publication Date
JPH07235763A true JPH07235763A (en) 1995-09-05
JP3214995B2 JP3214995B2 (en) 2001-10-02

Family

ID=26569836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31981094A Expired - Fee Related JP3214995B2 (en) 1990-02-19 1994-12-22 Electronic circuit manufacturing method

Country Status (1)

Country Link
JP (1) JP3214995B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199847A (en) * 1996-01-12 1997-07-31 Hitachi Ltd Demounting of component and soldering
JPH09232742A (en) * 1996-02-28 1997-09-05 Hitachi Ltd Manufacture of electronic circuit device
JPH11204926A (en) * 1998-01-08 1999-07-30 Hitachi Ltd Soldering method and manufacture of electronic device
EP1796155A1 (en) * 2004-09-03 2007-06-13 Matsusita Electric Industrial Co., Ltd. Bump forming method and solder bump
JP2017050565A (en) * 2012-05-23 2017-03-09 パナソニックIpマネジメント株式会社 Semiconductor element mounting method
JP2017063149A (en) * 2015-09-25 2017-03-30 日亜化学工業株式会社 Method for manufacturing light-emitting device
JP2020109877A (en) * 2020-04-16 2020-07-16 日亜化学工業株式会社 Method for manufacturing light-emitting device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199847A (en) * 1996-01-12 1997-07-31 Hitachi Ltd Demounting of component and soldering
JPH09232742A (en) * 1996-02-28 1997-09-05 Hitachi Ltd Manufacture of electronic circuit device
JPH11204926A (en) * 1998-01-08 1999-07-30 Hitachi Ltd Soldering method and manufacture of electronic device
EP1796155A1 (en) * 2004-09-03 2007-06-13 Matsusita Electric Industrial Co., Ltd. Bump forming method and solder bump
EP1796155A4 (en) * 2004-09-03 2009-09-16 Panasonic Corp Bump forming method and solder bump
US7799607B2 (en) 2004-09-03 2010-09-21 Panasonic Corporation Process for forming bumps and solder bump
JP2017050565A (en) * 2012-05-23 2017-03-09 パナソニックIpマネジメント株式会社 Semiconductor element mounting method
US10786876B2 (en) 2012-05-23 2020-09-29 Panasonic Intellectual Property Management Co., Ltd. Mounting Method of a semiconductor device using a colored auxiliary joining agent
JP2017063149A (en) * 2015-09-25 2017-03-30 日亜化学工業株式会社 Method for manufacturing light-emitting device
JP2020109877A (en) * 2020-04-16 2020-07-16 日亜化学工業株式会社 Method for manufacturing light-emitting device

Also Published As

Publication number Publication date
JP3214995B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
JP3215008B2 (en) Electronic circuit manufacturing method
US5865365A (en) Method of fabricating an electronic circuit device
US7344061B2 (en) Multi-functional solder and articles made therewith, such as microelectronic components
US4921157A (en) Fluxless soldering process
US20050133572A1 (en) Methods of forming solder areas on electronic components and electronic components having solder areas
KR100733556B1 (en) Bump forming method
JPH0788681A (en) Lead-free high-temperature tin based multicomponent solder
JPH0788679A (en) Lead-free tin antimony bismuth copper solder
JPH08316624A (en) Manufacture of electronic circuit
US7101782B2 (en) Method of making a circuitized substrate
JP2004111936A (en) Method of manufacturing semiconductor module
US6669079B2 (en) Conductive paste and semiconductor component having conductive bumps made from the conductive paste
WO1997032457A1 (en) Method for manufacturing electronic circuit device
JP4136844B2 (en) Electronic component mounting method
JP3214995B2 (en) Electronic circuit manufacturing method
JP2001308144A (en) Method of flip chip mounting
JP2001168140A (en) Method for mounting semiconductor element and semiconductor device
JPH11204926A (en) Soldering method and manufacture of electronic device
JPH038556A (en) Contacting and soldering method for integrated circuit
WO2001056081A1 (en) Flip-chip bonding arrangement
US6574861B1 (en) System and method for solder ball rework
JP4495927B2 (en) Semiconductor device and manufacturing method thereof
JP2000176678A (en) Cream solder and packaging product using it
JPH05259632A (en) Printed wiring board and manufacture thereof
JP2001168141A (en) Method for mounting semiconductor element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070727

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees