JPH07234420A - Active matrix liquid crystal display device - Google Patents

Active matrix liquid crystal display device

Info

Publication number
JPH07234420A
JPH07234420A JP4656994A JP4656994A JPH07234420A JP H07234420 A JPH07234420 A JP H07234420A JP 4656994 A JP4656994 A JP 4656994A JP 4656994 A JP4656994 A JP 4656994A JP H07234420 A JPH07234420 A JP H07234420A
Authority
JP
Japan
Prior art keywords
bus line
liquid crystal
data bus
display device
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4656994A
Other languages
Japanese (ja)
Other versions
JP2882275B2 (en
Inventor
Michiaki Sakamoto
道昭 坂本
Susumu Oi
進 大井
Hiroshi Shiba
宏 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4656994A priority Critical patent/JP2882275B2/en
Publication of JPH07234420A publication Critical patent/JPH07234420A/en
Application granted granted Critical
Publication of JP2882275B2 publication Critical patent/JP2882275B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent defects in lines and decrease in the numerical aperture by forming a gate bus line and a common data bus line on each individual substrate. CONSTITUTION:On a TFT substrate 100, amorphous silicon (a-Si or amorphous silicon hydroxide exporessed also by a-Si:H) thin film transistor elements TFT1 which are MOS transistors and gate bus lines 2 are formed, while common data bus lines 3 which are used as both of data bus lines and common bus lines are formed on the counter substrate 200. The common data bus line 3 also acts as a display electrode, and is formed as a transparent electrode comprising a conductive material having high transmittance for visible rays, preferably, such as ITO (indium tin lead) and tin oxide. The drain 6 and the source 7 of the TFT1 are disposed in opposite to the respective common data bus lines 3 with liquid crystal electrodes 8 interposed so that the element has two display electrodes. Thus, one TFT is provided with a pair of display electrodes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示装置に関し、特に、ゲートバスラインとデータ
バスラインとを対向する基板上にそれぞれ設けた構造を
とるアクティブマトリクス型液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly to an active matrix type liquid crystal display device having a structure in which a gate bus line and a data bus line are provided on opposing substrates.

【0002】[0002]

【従来の技術】図9は従来のアクティブマトリクス型液
晶表示装置の等価回路を示すもので、ゲートバスライン
(「スキャンライン」あるいは「走査バス線」ともい
う)2とデータバスライン10は直交して交叉するように
同一基板上に形成され、その交叉部に薄膜トランジスタ
(「TFT」という)1が設けられている。そして、T
FT1のゲート5はゲートバスライン2に、ドレイン6
はデータバスライン10に、ソース7は液晶12の表示電極
にそれぞれ接続されている。
2. Description of the Related Art FIG. 9 shows an equivalent circuit of a conventional active matrix type liquid crystal display device, in which a gate bus line (also called "scan line" or "scan bus line") 2 and a data bus line 10 are orthogonal to each other. They are formed on the same substrate so as to intersect with each other, and a thin film transistor (referred to as “TFT”) 1 is provided at the intersection. And T
The gate 5 of the FT1 is connected to the gate bus line 2 and the drain 6 thereof.
Is connected to the data bus line 10 and the source 7 is connected to the display electrode of the liquid crystal 12.

【0003】TFT1はスイッチング素子の役割を果た
し、例えば1280×1024画素の場合、ゲートバスライン2
に周波数60Hzでオン時間20μsのパルス信号を加えて
TFT1をオン・オフしている。データバスライン10に
は液晶に書き込むべき信号が加えられ、データバスライ
ン10に沿って順次各々の液晶素子12に信号が書き込まれ
る。
The TFT 1 plays the role of a switching element. For example, in the case of 1280 × 1024 pixels, the gate bus line 2
A pulse signal having a frequency of 60 Hz and an on time of 20 μs is applied to turn on / off the TFT1. A signal to be written in the liquid crystal is added to the data bus line 10, and the signal is sequentially written in each liquid crystal element 12 along the data bus line 10.

【0004】TFT1がオンの時、データバスライン10
に加えられた電圧が液晶素子12に書き込まれ、TFT1
がオフすると液晶素子12はその電圧を保持して、データ
信号がほかの液晶素子の書き込みを行っている期間も液
晶電圧は一定に保たれており、この方法で各液晶素子に
信号を書き込んでいる。
When the TFT1 is on, the data bus line 10
The voltage applied to the liquid crystal element 12 is written to the TFT 1
When is turned off, the liquid crystal element 12 holds the voltage, and the liquid crystal voltage is kept constant even while the data signal is writing to other liquid crystal elements. There is.

【0005】しかし、図9に示す従来の装置において
は、ゲートバスライン2とデータバスライン10が同一基
板上で絶縁膜を介して交叉するため、例えば絶縁膜にピ
ンホールがあると、ゲートバスライン2とデータバスラ
イン10とが短絡してしまい、その結果表示装置に線欠陥
が生じる。
However, in the conventional device shown in FIG. 9, since the gate bus line 2 and the data bus line 10 intersect on the same substrate via an insulating film, for example, if there is a pinhole in the insulating film, the gate bus line 2 Line 2 and data bus line 10 are short-circuited, resulting in a line defect in the display device.

【0006】また、TFT1においてゲート5とドレイ
ン6が短絡した場合、その素子に対応した画素異常だけ
でなく線欠陥が発生することになる。
When the gate 5 and the drain 6 are short-circuited in the TFT 1, not only a pixel abnormality corresponding to the element but also a line defect occurs.

【0007】これらの欠点を回避するものとして、例え
ば特開平2−1822号公報には、図10に示すように、ゲ
ートバスライン2を一方の基板上に設け、データバスラ
イン10を他方の基板上に設け、ゲートバスライン2とデ
ータバスライン10を互いに非交叉として両者の短絡を防
ぐ技術が開示されている。
In order to avoid these drawbacks, for example, in Japanese Patent Laid-Open No. 2-1822, as shown in FIG. 10, a gate bus line 2 is provided on one substrate and a data bus line 10 is provided on the other substrate. There is disclosed a technique which is provided above the gate bus line 2 and the data bus line 10 so as not to cross each other to prevent a short circuit therebetween.

【0008】また、特開昭62−133478号公報には、図1
1に示すように、一方の基板にTFT1と、ゲートバス
ライン2と、TFT1のドレイン電極6に接続した共通
接地バスライン13とを設け、対向基板に透明電極とデー
タバスライン10を形成することにより、ゲートバスライ
ン2とデータバスライン10の同一基板上における交叉を
回避する液晶パネルの構成が提案されている。
Further, in Japanese Patent Laid-Open No. 62-133478, there is shown in FIG.
1, a TFT 1, a gate bus line 2 and a common ground bus line 13 connected to the drain electrode 6 of the TFT 1 are provided on one substrate, and a transparent electrode and a data bus line 10 are formed on an opposite substrate. Has proposed a configuration of a liquid crystal panel that avoids the intersection of the gate bus line 2 and the data bus line 10 on the same substrate.

【0009】図11に示した従来例の駆動法を説明する
ための波形図を図12に示す。図12において、ゲート
信号は図11に示すTFT1のゲート5に印加されるゲ
ートバスライン2の信号を表わし、データ信号VDはデ
ータバスライン2の信号を表わし、±4Vの交番電圧と
される。また、ソース電位はTFT1のソース7の電位
を表わし、液晶書込み電圧VLCは、データ信号電圧から
表示電極の電圧を差し引いた電圧であり、VLC=VD
Sとなる。
FIG. 12 shows a waveform diagram for explaining the driving method of the conventional example shown in FIG. In FIG. 12, the gate signal represents the signal of the gate bus line 2 applied to the gate 5 of the TFT 1 shown in FIG. 11, the data signal V D represents the signal of the data bus line 2, and is an alternating voltage of ± 4V. . Further, the source potential represents the potential of the source 7 of the TFT 1, the liquid crystal writing voltage V LC is a voltage obtained by subtracting the voltage of the display electrode from the data signal voltage, and V LC = V D
It becomes V S.

【0010】ゲート信号が高電位になり、TFT1がオ
ンするとドレイン6はグランド(接地)9に接続されて
いるため、ソース電位VSは0Vになる。
When the gate signal becomes high potential and the TFT 1 is turned on, the drain 6 is connected to the ground (ground) 9, so that the source potential V S becomes 0V.

【0011】その後ゲート信号が低電位になりTFT1
がオフすると、TFT1のソース7はグランド9から切
り離されフローティングになる。そして、ソース7は液
晶12の容量を介してデータバスライン10と容量結合する
ため、TFT1がオン状態の時にデータ信号VDを例え
ば4Vにしておくと、データバスライン10が4Vから−
4Vに変化する際に、ソース電位VSは0Vから−8V
に変化する。
After that, the gate signal becomes low potential and the TFT1
When is turned off, the source 7 of the TFT 1 is separated from the ground 9 and becomes floating. Since the source 7 is capacitively coupled to the data bus line 10 via the capacitance of the liquid crystal 12, if the data signal V D is set to 4 V when the TFT 1 is in the ON state, the data bus line 10 will change from 4 V to −.
When you change to 4V, the source potential V S is from 0V -8V
Changes to.

【0012】このように、データ信号VDとTFT1の
ソース電位VS間の電圧は4Vに保持され、液晶書込み
電圧VLCは、TFT1オフ後に、データバスライン10の
電位の変化にかかわらず一定となるため、液晶12に書き
込まれた電圧はTFT1がオフの間も保持される。
As described above, the voltage between the data signal V D and the source potential V S of the TFT1 is kept at 4 V, and the liquid crystal write voltage V LC is constant regardless of the potential change of the data bus line 10 after the TFT1 is turned off. Therefore, the voltage written in the liquid crystal 12 is held even while the TFT 1 is off.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、図11
に示す従来の装置においても、同一基板内にゲートバス
ライン2と共通接地バスライン13が存在するため、画素
面積が減少し、開口率が低下することになる。また、共
通バスラインを設けない場合に比べ、工程数が増加し、
歩留りの低下をもたらす可能性がある。
However, as shown in FIG.
Also in the conventional device shown in FIG. 1, since the gate bus line 2 and the common ground bus line 13 are present in the same substrate, the pixel area is reduced and the aperture ratio is reduced. In addition, the number of processes increases compared to the case where no common bus line is provided,
This may cause a decrease in yield.

【0014】このように従来のアクティブマトリクス型
液晶表示装置では、同一基板上にゲートバスライン2
と、共通バスライン11または共通接地バスライン13が形
成されるため、両者の短絡などにより線欠陥が発生した
り、開口率が低下する問題がある。また、ゲートバスラ
イン2と共通バスライン11または共通接地バスライン13
を同一基板上に形成するために、単にゲートバスライン
のみを基板上に形成する場合に比べてプロセス工程が多
く歩留りが悪いという問題がある。
As described above, in the conventional active matrix type liquid crystal display device, the gate bus lines 2 are formed on the same substrate.
Since the common bus line 11 or the common ground bus line 13 is formed, there is a problem that a line defect occurs due to a short circuit between the two or the aperture ratio decreases. In addition, the gate bus line 2 and the common bus line 11 or the common ground bus line 13
Therefore, there is a problem in that the number of process steps is large and the yield is low as compared with the case where only the gate bus lines are formed on the substrate.

【0015】したがって、本発明は、前記問題点を解消
し、ゲートバスラインとデータバスラインの短絡による
線欠陥を解消すると共に、開口率の低下を防ぎ、且つプ
ロセス工程を削減し歩留りを改良し、更には製造コスト
を低減するアクティブマトリクス型液晶表示装置を提供
することを目的とする。
Therefore, the present invention solves the above-mentioned problems, eliminates line defects due to a short circuit between the gate bus line and the data bus line, prevents the aperture ratio from decreasing, and reduces the number of process steps to improve the yield. Further, it is an object of the present invention to provide an active matrix type liquid crystal display device which reduces the manufacturing cost.

【0016】[0016]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、対向して配置される透明基板の一方の基
板上に、マトリクス状に配置されたMOSトランジスタ
と、該MOSトランジスタのソース端子とドレイン端子
にそれぞれ接続された表示電極対と、該MOSトランジ
スタのゲート端子に接続された走査バス線と、を有し、
他方の基板上に前記走査バス線と直交する方向に、前記
表示電極対に対向して配置されたデータバス線対を有
し、前記表示電極対が1画素となることを特徴とするア
クティブマトリクス型液晶表示装置を提供する。
In order to achieve the above object, the present invention provides a matrix of MOS transistors and a source of the MOS transistors on one of the transparent substrates facing each other. A pair of display electrodes respectively connected to the terminal and the drain terminal, and a scanning bus line connected to the gate terminal of the MOS transistor,
An active matrix having a data bus line pair arranged on the other substrate in a direction orthogonal to the scanning bus line so as to face the display electrode pair, and the display electrode pair is one pixel. Type liquid crystal display device is provided.

【0017】本発明に係るアクティブマトリクス型液晶
表示装置においては、MOSトランジスタは、好ましく
はアモルファスシリコン薄膜トランジスタからなるもの
である。
In the active matrix type liquid crystal display device according to the present invention, the MOS transistor is preferably an amorphous silicon thin film transistor.

【0018】また、本発明に係るアクティブマトリクス
型液晶表示装置において、表示電極およびデータバス線
は透明導電材料からなり、透明導電材料は、好ましくは
ITO(インジウム錫鉛)からなることを特徴とするも
のである。
In the active matrix type liquid crystal display device according to the present invention, the display electrodes and the data bus lines are made of a transparent conductive material, and the transparent conductive material is preferably made of ITO (indium tin lead). It is a thing.

【0019】さらに、本発明に係るアクティブマトリク
ス型液晶表示装置は、データバス線の一部がCrで裏打
ちされていることを特徴とするものである。
Further, the active matrix type liquid crystal display device according to the present invention is characterized in that a part of the data bus line is lined with Cr.

【0020】そして、本発明に係るアクティブマトリク
ス型液晶表示装置は、データバス線対に互いに逆相のデ
ータ信号を供給することを特徴としている。
The active matrix type liquid crystal display device according to the present invention is characterized in that data signals of opposite phases are supplied to the data bus line pair.

【0021】また、本発明においては、データバス線
が、対向する基板上に絶縁性保護膜を形成した上にIT
Oをパターニングして形成されることを特徴とする。
Further, in the present invention, the data bus line has an insulating protective film formed on the opposing substrate, and IT
It is characterized in that it is formed by patterning O.

【0022】本発明は、別の好ましい態様として、対向
して配置される透明基板の一方の基板上に、マトリクス
状に配置されたMOSトランジスタと、該MOSトラン
ジスタのソース端子とドレイン端子にそれぞれ接続され
た表示電極対と、該MOSトランジスタのゲート端子に
接続された走査バス線と、を有し、他方の基板上に前記
走査バス線と直交する方向に、前記表示電極対に対向し
てデータバス線及び共通バス線を備え、前記表示電極対
は相対的に大きな表示電極と相対的に小さな表示電極か
らなると共に、前記データバス線及び前記共通バス線と
対向して配置され、表示画素としては前記相対的に小さ
な表示電極に接続された液晶画素が用いられ、相対的に
大きな表示電極に接続された液晶画素は遮光膜で覆うこ
とを特徴とするアクティブマトリクス型液晶表示装置を
提供する。
As another preferred embodiment of the present invention, MOS transistors arranged in a matrix on one substrate of transparent substrates arranged to face each other, and connected to a source terminal and a drain terminal of the MOS transistor, respectively. A pair of display electrodes and a scanning bus line connected to the gate terminal of the MOS transistor, and the data is provided on the other substrate so as to face the display electrode pair in a direction orthogonal to the scanning bus line. The display electrode pair includes a bus line and a common bus line, the display electrode pair includes a relatively large display electrode and a relatively small display electrode, and the display electrode pair is arranged to face the data bus line and the common bus line and serves as a display pixel. The liquid crystal pixels connected to the relatively small display electrodes are used, and the liquid crystal pixels connected to the relatively large display electrodes are covered with a light shielding film. Providing Restorative matrix type liquid crystal display device.

【0023】なお、本発明の上記態様は、本発明の原理
に従い、MOSトランジスタとしてはアモルファスシリ
コン薄膜トランジスタからなる構成、表示電極、データ
バス線、共通バス線が透明導電材料からなる構成、及
び、データバス線及び/又は共通バス線等の一部がCr
で裏打ちされた構成を含んでいる。
According to the principle of the present invention, the above-described aspect of the present invention is such that the MOS transistor is made of an amorphous silicon thin film transistor, the display electrodes, the data bus lines, and the common bus line are made of a transparent conductive material, and Part of the bus wire and / or common bus wire is Cr
Includes a configuration lined with.

【0024】[0024]

【作用】上記構成のもと、本発明によれば、従来の技術
で問題とされた、ゲートバスラインとデータバスライン
の短絡による線欠陥の発生や、この線欠陥を抑制する構
造により生じる開口率の低下という問題を回避すると共
に、TFT基板上にはゲートバスラインのみを形成すれ
ばよいため、製造工程を削減でき、歩留りの改良、及び
製造コストの低減が可能となる。
According to the present invention having the above-mentioned structure, the line defect caused by the short circuit between the gate bus line and the data bus line, which is a problem in the conventional technique, and the opening caused by the structure for suppressing the line defect are formed. In addition to avoiding the problem of lowering the rate, only the gate bus lines need be formed on the TFT substrate, so that the number of manufacturing steps can be reduced, yield can be improved, and manufacturing cost can be reduced.

【0025】本発明においては、MOSトランジスタ
は、アモルファスシリコン薄膜トランジスタから成り、
大面積の安価なガラス基板上に比較的低温で容易に形成
可能とされ、高画質のアクティブマトリクス方式の液晶
表示装置を提供する。
In the present invention, the MOS transistor comprises an amorphous silicon thin film transistor,
(EN) Provided is an active matrix type liquid crystal display device of high image quality, which can be easily formed on a large area and inexpensive glass substrate at a relatively low temperature.

【0026】また、本発明においては、透明導電材料と
して好ましくは、比抵抗の小さなITO(インジウム錫
鉛)が用いられる。
In the present invention, ITO (indium tin lead) having a small specific resistance is preferably used as the transparent conductive material.

【0027】さらに、本発明によれば、対向基板にIT
O等で形成された共通データバスラインの一部を金属C
rで裏打ちすることにより配線抵抗を低くし、駆動信号
波形の伝送特性を改善し、且つラインの断線等に対する
保護を与える。
Further, according to the present invention, the IT is formed on the counter substrate.
A part of the common data bus line formed of O etc. is made of metal C
By backing with r, the wiring resistance is lowered, the transmission characteristic of the drive signal waveform is improved, and protection against line disconnection and the like is given.

【0028】そして、本発明によれば、データバス線対
に互いに逆相のデータ信号を入力することにより、液晶
書込み電圧はTFT素子がオン状態からオフ状態に変化
したのちにおいても変化せず、オン時と同一の電圧に保
持され、この一定の液晶書込み電圧を用いて液晶パネル
を駆動することができる。
Further, according to the present invention, by inputting the data signals of opposite phases to the data bus line pair, the liquid crystal writing voltage does not change even after the TFT element changes from the ON state to the OFF state, The voltage is maintained at the same voltage as when it is turned on, and the liquid crystal panel can be driven by using this constant liquid crystal writing voltage.

【0029】また、本発明においては、データバス線
が、対向する基板上に絶縁性保護膜を形成した上にIT
Oをパターニングして形成され、カラーフィルターの遮
光用の金属Crとデータバス線との電気的絶縁性が確保
されている。
Further, in the present invention, the data bus line has an insulating protective film formed on the opposing substrate, and IT
It is formed by patterning O to ensure electrical insulation between the light-shielding metal Cr of the color filter and the data bus line.

【0030】[0030]

【実施例】図面を参照して、本発明の実施例を以下に説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0031】[0031]

【実施例1】図1に本発明の第1の実施例の等価回路
を、図2にその斜視図をそれぞれ示す。図示のように、
本発明のアクティブマトリクス液晶表示装置では、TF
T基板100側には、MOS型トランジスタであるアモル
ファスシリコン(a−Si;水素化アモルファスシリコ
ンでa−Si:Hとも記す)薄膜トランジスタ素子TF
T1と、ゲートバスライン2とを設け、対向基板200側
には、データバスラインと共通バスラインを兼ねた共通
データバスライン3が設けられている。
[Embodiment 1] FIG. 1 shows an equivalent circuit of a first embodiment of the present invention, and FIG. 2 is a perspective view thereof. As shown,
In the active matrix liquid crystal display device of the present invention, TF
Amorphous silicon (a-Si; hydrogenated amorphous silicon, also referred to as a-Si: H) thin film transistor element TF, which is a MOS transistor, is provided on the T substrate 100 side.
A T1 and a gate bus line 2 are provided, and a common data bus line 3 which also serves as a data bus line and a common bus line is provided on the counter substrate 200 side.

【0032】共通データバスライン3は表示電極を兼
ね、好ましくは、ITO(インジウム錫鉛;Indium-Tin
-Oxide)や酸化錫等、可視光の透過率が高い導電性材料
からなる透明電極で形成されている。
The common data bus line 3 also serves as a display electrode and is preferably ITO (Indium-Tin-Lead; Indium-Tin).
-Oxide), tin oxide, and other transparent electrodes made of a conductive material having a high visible light transmittance.

【0033】TFT1のドレイン6とソース7は、各々
液晶電極8を介して共通データバスライン3と対向配置
され2つの表示電極をもつ。
The drain 6 and the source 7 of the TFT 1 have two display electrodes which are arranged to face the common data bus line 3 via the liquid crystal electrode 8, respectively.

【0034】本実施例では、このように、ゲートバスラ
イン2と共通データバスライン3を別々の基板上に形成
することにより、従来の技術の問題であったゲートバス
ライン2と共通データバスライン3との短絡による線欠
陥の発生や開口率の低下を回避できる。
In this embodiment, the gate bus line 2 and the common data bus line 3 are formed on different substrates in this manner, so that the gate bus line 2 and the common data bus line, which have been problems of the prior art, are generated. It is possible to avoid the occurrence of line defects and the reduction of the aperture ratio due to the short circuit with 3.

【0035】また、本実施例では、TFT1のソース7
とドレイン6の双方に表示電極が設けられている。この
ように、1つのTFTに表示電極を対に設けることによ
って液晶パネルの開口率を向上することができる。
Further, in this embodiment, the source 7 of the TFT 1 is
Display electrodes are provided on both the drain 6 and the drain 6. As described above, the aperture ratio of the liquid crystal panel can be improved by providing a pair of display electrodes on one TFT.

【0036】そして、本実施例では、TFT基板100上
にはゲートバスライン2のみを形成すればよいため、製
造工程を簡略化することができ、歩留りの低下を防ぎ、
結果的に製造コストを低減する。
In this embodiment, since only the gate bus line 2 needs to be formed on the TFT substrate 100, the manufacturing process can be simplified and the yield can be prevented from decreasing.
As a result, the manufacturing cost is reduced.

【0037】次に、図3および図4を参照して、本実施
例に係るアクティブマトリクス液晶表示装置の駆動法の
一例を説明する。なお、図3と図4の時間軸は互いに対
応している。
Next, an example of the driving method of the active matrix liquid crystal display device according to this embodiment will be described with reference to FIGS. The time axes of FIGS. 3 and 4 correspond to each other.

【0038】図3に示すように、図1の共通データバス
ライン3、4には、0Vを中心とした周期120μs、振
幅±2Vの互いに反転した(逆相の)データ信号1、2
(1002,1003)が供給される。
As shown in FIG. 3, the common data bus lines 3 and 4 in FIG. 1 have mutually inverted (opposite phase) data signals 1 and 2 having a period of 120 μs centered at 0 V and an amplitude of ± 2 V.
(1002, 1003) is supplied.

【0039】ゲートバスライン2には、図3の信号1001
に示すように、オン電圧15V、オフ電圧−15V、オン時
間(パルス幅)20μs、周期16.7msのゲート信号を印
加して、TFT1をオン・オフする。図3に示すよう
に、時間軸上約320μsから20μsの期間、ゲート信号1
001はオン電圧とされ、この時、互いに逆相のデータ信
号1、2(1002,1003)の影響が相殺されて、図4に示す
ようにTFT1のドレイン電位1004とソース電位1005は
0Vになる。
The signal 1001 of FIG. 3 is connected to the gate bus line 2.
As shown in FIG. 5, a TFT 1 is turned on / off by applying a gate signal having an on-voltage of 15 V, an off-voltage of -15 V, an on-time (pulse width) of 20 μs and a period of 16.7 ms. As shown in FIG. 3, the gate signal 1 is applied for a period of about 320 μs to 20 μs on the time axis.
001 is an on-voltage, and at this time, the influences of the data signals 1 and 2 (1002, 1003) having opposite phases are offset, and the drain potential 1004 and the source potential 1005 of the TFT1 become 0V as shown in FIG. .

【0040】TFT1がオフすると、ドレイン6とソー
ス7はフローティングになるため、データ信号1、2(1
002,1003)の変動の影響を受け、例えばデータ信号の電
圧が−4V降下すると、それとともにドレイン電位1004
及びソース電位1005は、データ信号の変動分である−4
Vだけ電位が変動する。
When the TFT 1 is turned off, the drain 6 and the source 7 become floating, so that the data signals 1, 2 (1
002, 1003), for example, if the voltage of the data signal drops by -4V, the drain potential 1004
And the source potential 1005 is the variation of the data signal −4
The potential changes by V.

【0041】液晶書込み電圧VLCは、TFT1がオン時
のデータ信号の電位とソース電位の差で決まり(即ちV
LC=VD−VS)、TFT1がオフ状態となっても液晶書
込み電圧VLCは一定に保持され、このことを利用して液
晶パネルを駆動する。
The liquid crystal write voltage V LC is determined by the difference between the potential of the data signal and the source potential when the TFT 1 is on (that is, V LC
LC = V D −V S ), the liquid crystal writing voltage V LC is kept constant even if the TFT 1 is turned off, and this is utilized to drive the liquid crystal panel.

【0042】なお、本実施例では、1つのTFT素子1
のソースとドレインには1対の表示電極が設けられてお
り、該1対の表示電極に接続された2つの液晶12には同
一の書込み電圧で書込みが行なわれるため、2つの液晶
12が1画素を形成することになる。
In this embodiment, one TFT element 1
Is provided with a pair of display electrodes, and two liquid crystals 12 connected to the pair of display electrodes are written with the same writing voltage.
Twelve will form one pixel.

【0043】[0043]

【実施例2】図5を参照して、本発明の第2の実施例を
以下に説明する。同図に示すように、TFT1のドレイ
ン6側は大きな液晶電極(「表示電極」ともいう)を介
してデータバスライン10と対向配置し、ソース7側は相
対的に小さな液晶電極を介して共通バスライン11と対向
配置している。
Second Embodiment A second embodiment of the present invention will be described below with reference to FIG. As shown in the figure, the drain 6 side of the TFT 1 is arranged to face the data bus line 10 via a large liquid crystal electrode (also referred to as “display electrode”), and the source 7 side is common via a relatively small liquid crystal electrode. It is located opposite the bus line 11.

【0044】表示画素としてはソース7側に接続された
液晶画素12が用いられ、ドレイン6側に接続された液晶
画素は遮光膜で覆う。これは、大きい方の液晶電極に印
加される電位はゲート信号のオン・オフにかかわらず、
データバスライン10が変化すると液晶書込み電圧が変わ
ってしまうため、表示装置としては用いられず、このた
め遮光膜で覆っている。
As the display pixel, the liquid crystal pixel 12 connected to the source 7 side is used, and the liquid crystal pixel connected to the drain 6 side is covered with a light shielding film. This is because the potential applied to the larger liquid crystal electrode is irrespective of whether the gate signal is on or off.
Since the liquid crystal write voltage changes when the data bus line 10 changes, it is not used as a display device, and is therefore covered with a light shielding film.

【0045】次に、図6を参照して、本実施例に係る装
置の駆動法を説明する。ゲート信号1001として図示のよ
うなパルス信号を入力し、共通データバスライン10には
データ信号VD(1002)を、共通バスライン11には共通電
位1006のような一定電位VCをそれぞれ供給する。
Next, with reference to FIG. 6, a method of driving the device according to this embodiment will be described. A pulse signal as shown in the figure is input as the gate signal 1001, a data signal V D (1002) is supplied to the common data bus line 10, and a constant potential V C such as a common potential 1006 is supplied to the common bus line 11. .

【0046】ゲート信号が高電位になりTFT1がオン
状態にある時、TFT1のドレイン6側に接続された液
晶容量をC1、ソース7側に接続された液晶容量をC2
すれば、ソース電位は、 VP=C1/(C1+C2)×(VD−VC)+VC となるので、C1>>C2(C1がC2に比べて大)の時、
P=VDとなり、データ信号VD(1002)がソース7に書
き込まれる。
When the gate signal is at a high potential and the TFT 1 is in the ON state, the liquid crystal capacitance connected to the drain 6 side of the TFT 1 is C 1 and the liquid crystal capacitance connected to the source 7 side is C 2 Since the electric potential is V P = C 1 / (C 1 + C 2 ) × (V D −V C ) + V C , when C 1 >> C 2 (C 1 is larger than C 2 ),
Since V P = V D , the data signal V D (1002) is written in the source 7.

【0047】また、ゲート信号が低電位でTFT1がオ
フ状態にある時は、ソース電位1005は一定になり、液晶
電位は一定に保持される。
When the gate signal is low and the TFT 1 is off, the source potential 1005 is constant and the liquid crystal potential is maintained constant.

【0048】[0048]

【実施例3】図7を参照して、本発明の第3の実施例を
以下に説明する。図示の如く、本実施例では、共通デー
タバスライン3の一部を金属Cr14で裏打ちしている。
前記第1の実施例で説明した通り、共通データバスライ
ン3をITO等の透明電極のみで形成した場合、配線抵
抗が大きくなり、このため、データ信号に歪みが生じる
等駆動信号の伝送特性が劣化したり、あるいは断線した
りする可能性が生じるが、本実施例は、共通データバス
ライン3の一部を金属Cr14で裏打ちすることにより、
これらの問題を解消するものである。
Third Embodiment A third embodiment of the present invention will be described below with reference to FIG. As shown, in this embodiment, a part of the common data bus line 3 is lined with a metal Cr14.
As described in the first embodiment, when the common data bus line 3 is formed only by the transparent electrodes such as ITO, the wiring resistance becomes large, and therefore, the transmission characteristics of the drive signal such as the distortion of the data signal are generated. Although there is a possibility of deterioration or disconnection, in this embodiment, by lining a part of the common data bus line 3 with metal Cr14,
These problems are solved.

【0049】金属Cr14による裏打ちの態様としては、
例えば図7(A)に示すように、共通データバスライン
3の中央部に長手方向に沿ってCrの裏打ちラインを形
成するもの、あるいは図7(B)に示すように、図示上
下分割された共通データバスラインの端部を金属Cr14
を裏打ちして相互接続するもの等がある。
As a mode of lining with metallic Cr14,
For example, as shown in FIG. 7 (A), a liner of Cr is formed in the central portion of the common data bus line 3 along the longitudinal direction, or as shown in FIG. The end of the common data bus line is metal Cr14
There are things such as lining and interconnecting.

【0050】なお、図7(B)では、共通データバスラ
イン3を図示上下に分割しているが、これは、図7
(A)の構成では、共通データバスライン3の中央部に
Crの裏打ちラインが設けられているため開口率が低下
するという事を回避するものである。
In FIG. 7B, the common data bus line 3 is divided into upper and lower parts in the figure, but this is shown in FIG.
In the configuration (A), since the Cr lining line is provided in the central portion of the common data bus line 3, it is possible to prevent the aperture ratio from decreasing.

【0051】[0051]

【実施例4】図8に本発明の第4の実施例に係る液晶パ
ネルの断面図を示す。図8(A)にはTFT基板100に
対向する対向基板200の断面図が、図8(B)にはTF
T基板100の断面図がそれぞれ示されている。
Fourth Embodiment FIG. 8 shows a sectional view of a liquid crystal panel according to a fourth embodiment of the present invention. FIG. 8A is a cross-sectional view of the counter substrate 200 facing the TFT substrate 100, and FIG.
Cross-sectional views of the T-substrate 100 are each shown.

【0052】通常のカラーフィルター15の遮光には金属
Cr14が用いられているので、その直上に共通データバ
スライン3を形成するとこれらが短絡することになる。
このため、図8(A)に示すように、絶縁性の保護膜16
を形成した上にITOをパターニングする。絶縁性の保
護膜16としては、熱硬化アクリル樹脂(例えば日本合成
ゴム社製のオプトマーSS等)等が用いられる。
Since the metal Cr 14 is used to shield the ordinary color filter 15 from light, if the common data bus line 3 is formed immediately above it, these will be short-circuited.
For this reason, as shown in FIG.
Then, the ITO is patterned. As the insulating protective film 16, a thermosetting acrylic resin (for example, Optomer SS manufactured by Nippon Synthetic Rubber Co., Ltd.) or the like is used.

【0053】以上、本発明を上記各種実施例に即して説
明したが、本発明は、これらの実施態様の各種組合せを
含むことはいうまでもなく、さらに本発明の原理に準ず
る各種実施態様を含むものである。
Although the present invention has been described with reference to the above various embodiments, it goes without saying that the present invention includes various combinations of these embodiments, and further various embodiments according to the principle of the present invention. Is included.

【0054】[0054]

【発明の効果】以上説明したように本発明によれば、ゲ
ートバスラインと共通データバスラインを別々の基板上
に形成することにより、従来の技術の問題であったゲー
トバスラインとデータバスラインの短絡による線欠陥の
発生や、これを抑制する構造により生じる開口率の低下
を防ぐことができる。さらに、本発明によれば、TFT
基板上にはゲートバスラインのみを形成すればよいた
め、従来技術よりも製造工程を1工程削減でき、歩留り
の改良と製造コストの低減が可能となる。
As described above, according to the present invention, by forming the gate bus line and the common data bus line on different substrates, the gate bus line and the data bus line, which have been problems of the prior art, are present. It is possible to prevent the occurrence of line defects due to the short-circuiting and the decrease in the aperture ratio caused by the structure for suppressing the line defects. Furthermore, according to the present invention, a TFT
Since only the gate bus line needs to be formed on the substrate, the number of manufacturing steps can be reduced by one as compared with the conventional technique, and the yield can be improved and the manufacturing cost can be reduced.

【0055】本発明においては、MOSトランジスタ
は、アモルファスシリコン薄膜トランジスタから成り、
大面積の安価なガラス基板上に比較的低温で容易に形成
可能とされ、高画質のアクティブマトリクス方式の液晶
表示装置を提供する。
In the present invention, the MOS transistor comprises an amorphous silicon thin film transistor,
(EN) Provided is an active matrix type liquid crystal display device of high image quality, which can be easily formed on a large area and inexpensive glass substrate at a relatively low temperature.

【0056】また、本発明によれば、表示電極およびデ
ータバス線が透明導電材料からなり、液晶パネルにおけ
る可視光の透過性を高めている。そして、本発明におい
ては、透明導電材料として好ましくは、比抵抗の小さな
ITO(インジウム錫鉛)が用いられる。
Further, according to the present invention, the display electrodes and the data bus lines are made of a transparent conductive material to enhance the transmittance of visible light in the liquid crystal panel. In the present invention, ITO (indium tin lead) having a small specific resistance is preferably used as the transparent conductive material.

【0057】さらに、本発明によれば、対向基板にIT
O等で形成された共通データバスラインの一部を金属C
rで裏打ちすることにより配線抵抗を小さくして駆動信
号波形の伝送特性を改善し、且つラインの断線等に対す
る保護を与える。
Further, according to the present invention, IT is formed on the counter substrate.
A part of the common data bus line formed of O etc. is made of metal C
By backing with r, the wiring resistance is reduced to improve the transmission characteristics of the drive signal waveform, and protection against line disconnection and the like is provided.

【0058】そして、本発明によれば、データバス線対
に互いに逆相のデータ信号を入力することにより、液晶
書込み電圧はTFT素子がオン状態からオフ状態に変化
したのちにおいてもオン時と同一の電圧に保持され、こ
の液晶書込み電圧を用いて液晶パネルを駆動することが
できるという効果を有する。
Further, according to the present invention, by inputting the data signals of opposite phases to the data bus line pair, the liquid crystal write voltage is the same as when it is turned on even after the TFT element changes from the on state to the off state. The liquid crystal panel is held at the voltage of 1, and the liquid crystal writing voltage can be used to drive the liquid crystal panel.

【0059】また、本発明においては、データバス線
が、対向する基板上に絶縁性保護膜を形成した上にIT
Oをパターニングして形成され、カラーフィルターの遮
光用の金属Crとデータバス線との電気的絶縁性が確保
されている。
Further, in the present invention, the data bus line has an insulating protective film formed on the opposing substrate and the IT
It is formed by patterning O to ensure electrical insulation between the light-shielding metal Cr of the color filter and the data bus line.

【0060】さらに、本発明の好ましい別の態様とし
て、対向基板上に走査バス線と直交する方向に表示電極
対に対向してデータバス線及び共通バス線を備え、薄膜
トランジスタのソースとドレインに接続される表示電極
対は相対的に大きな表示電極と相対的に小さな表示電極
からなり、データバス線及び共通バス線と対向して配置
された構成によっても、ゲートバスラインとデータバス
ラインの短絡による線欠陥の発生や開口率の低下という
問題を回避できると共に、製造工程を削減でき、歩留り
の改良、及び製造コストの低減が可能となる。
Further, as another preferred aspect of the present invention, a data bus line and a common bus line are provided on the counter substrate so as to face the display electrode pair in a direction orthogonal to the scanning bus line, and are connected to the source and drain of the thin film transistor. The display electrode pair is composed of a relatively large display electrode and a relatively small display electrode, and even if the data bus line and the common bus line are arranged to face each other, the gate bus line and the data bus line are short-circuited. It is possible to avoid problems such as generation of line defects and reduction of aperture ratio, reduce the number of manufacturing steps, improve yield, and reduce manufacturing cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の等価回路を示す図であ
る。
FIG. 1 is a diagram showing an equivalent circuit of a first exemplary embodiment of the present invention.

【図2】本発明の第1の実施例の斜視図である。FIG. 2 is a perspective view of the first embodiment of the present invention.

【図3】本発明の第1の実施例の駆動法を示す波形図で
ある。
FIG. 3 is a waveform diagram showing a driving method according to the first embodiment of the present invention.

【図4】本発明の第1の実施例の駆動法を示す波形図で
ある。
FIG. 4 is a waveform diagram showing a driving method according to the first embodiment of the present invention.

【図5】本発明の第2の実施例の等価回路を示す図であ
る。
FIG. 5 is a diagram showing an equivalent circuit of a second exemplary embodiment of the present invention.

【図6】本発明の第2の実施例の駆動法を示す波形図で
ある。
FIG. 6 is a waveform diagram showing a driving method according to a second embodiment of the present invention.

【図7】本発明の第3の実施例を説明する図である。FIG. 7 is a diagram illustrating a third embodiment of the present invention.

【図8】本発明の第4の実施例を説明する断面図であ
る。
FIG. 8 is a sectional view illustrating a fourth embodiment of the present invention.

【図9】従来の液晶パネルの等価回路を示す図である。FIG. 9 is a diagram showing an equivalent circuit of a conventional liquid crystal panel.

【図10】特開平2−1822号公報に開示された液晶パネ
ルの等価回路を示す図である。
FIG. 10 is a diagram showing an equivalent circuit of the liquid crystal panel disclosed in Japanese Patent Laid-Open No. 2-1822.

【図11】特開昭62−133478号公報に開示された液晶パ
ネルの等価回路を示す図である。
FIG. 11 is a diagram showing an equivalent circuit of the liquid crystal panel disclosed in JP-A-62-133478.

【図12】特開昭62−133489号公報に開示されたパネル
の駆動法を示す波形図である。
FIG. 12 is a waveform diagram showing a driving method of the panel disclosed in Japanese Patent Laid-Open No. 62-133489.

【符号の説明】[Explanation of symbols]

1 TFT素子 2 ゲートバスライン 3 共通データバスラインa 4 共通データバスラインb 5 ゲート 6 ドレイン 7 ソース 8 液晶電極 9 グランド 10 データバスライン 11 共通バスライン 12 液晶 13 共通接地バスライン 14 金属Cr 15 カラーフィルター 16 絶縁性保護膜 100 TFT基板 200 対向基板 1001 ゲート信号 1002 データ信号1 1003 データ信号2 1004 ドレイン電位 1005 ソース電位 1006 共通電位 1 TFT element 2 gate bus line 3 common data bus line a 4 common data bus line b 5 gate 6 drain 7 source 8 liquid crystal electrode 9 ground 10 data bus line 11 common bus line 12 liquid crystal 13 common ground bus line 14 metal Cr 15 color Filter 16 Insulating protective film 100 TFT substrate 200 Counter substrate 1001 Gate signal 1002 Data signal 1 1003 Data signal 2 1004 Drain potential 1005 Source potential 1006 Common potential

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】対向して配置される透明基板の一方の基板
上に、マトリクス状に配置されたMOSトランジスタ
と、該MOSトランジスタのソース端子とドレイン端子
にそれぞれ接続された表示電極対と、該MOSトランジ
スタのゲート端子に接続された走査バス線と、を有し、
他方の基板上に前記走査バス線と直交する方向に、前記
表示電極対に対向して配置されたデータバス線対を有
し、前記表示電極対が1画素を形成することを特徴とす
るアクティブマトリクス型液晶表示装置。
1. A MOS transistor arranged in a matrix, a display electrode pair connected to a source terminal and a drain terminal of the MOS transistor, respectively, on one substrate of transparent substrates opposed to each other, A scan bus line connected to the gate terminal of the MOS transistor,
On the other substrate, there is a data bus line pair arranged to face the display electrode pair in a direction orthogonal to the scanning bus line, and the display electrode pair forms one pixel. Matrix type liquid crystal display device.
【請求項2】前記MOSトランジスタがアモルファスシ
リコン薄膜トランジスタからなることを特徴とする請求
項1記載のアクティブマトリクス型液晶表示装置。
2. The active matrix type liquid crystal display device according to claim 1, wherein the MOS transistor comprises an amorphous silicon thin film transistor.
【請求項3】前記表示電極およびデータバス線が透明導
電材料からなることを特徴とする請求項1記載のアクテ
ィブマトリクス型液晶表示装置。
3. The active matrix type liquid crystal display device according to claim 1, wherein the display electrodes and the data bus lines are made of a transparent conductive material.
【請求項4】前記透明導電材料がITO(インジウム錫
鉛)からなることを特徴とする請求項3記載のアクティ
ブマトリクス型液晶表示装置。
4. The active matrix type liquid crystal display device according to claim 3, wherein the transparent conductive material is made of ITO (indium tin lead).
【請求項5】前記データバス線の一部がCrで裏打ちさ
れていることを特徴とする請求項1又は3記載のアクテ
ィブマトリクス型液晶表示装置。
5. The active matrix type liquid crystal display device according to claim 1, wherein a part of the data bus line is lined with Cr.
【請求項6】前記データバス線対に互いに逆相のデータ
信号を供給することを特徴とする請求項1に記載のアク
ティブマトリクス型液晶表示装置。
6. The active matrix type liquid crystal display device according to claim 1, wherein data signals having mutually opposite phases are supplied to the data bus line pair.
【請求項7】前記データバス線が、前記他方の基板上に
絶縁性保護膜を形成した上にITOをパターニングして
形成されることを特徴とする請求項1記載のアクティブ
マトリクス型液晶表示装置。
7. The active matrix type liquid crystal display device according to claim 1, wherein the data bus line is formed by patterning ITO on an insulating protective film formed on the other substrate. .
【請求項8】対向して配置される透明基板の一方の基板
上に、マトリクス状に配置されたMOSトランジスタ
と、該MOSトランジスタのソース端子とドレイン端子
にそれぞれ接続された表示電極対と、該MOSトランジ
スタのゲート端子に接続された走査バス線と、を有し、
他方の基板上に前記走査バス線と直交する方向に、前記
表示電極対に対向してデータバス線及び共通バス線を備
え、前記表示電極対は相対的に大きな表示電極と相対的
に小さな表示電極からなると共に、前記データバス線及
び前記共通バス線と対向して配置され、表示画素として
は前記相対的に小さな表示電極に接続された液晶画素が
用いられ、相対的に大きな表示電極に接続された液晶画
素は遮光膜で覆うことを特徴とするアクティブマトリク
ス型液晶表示装置。
8. A MOS transistor arranged in a matrix, a display electrode pair connected to a source terminal and a drain terminal of the MOS transistor, respectively, on one substrate of transparent substrates arranged facing each other. A scan bus line connected to the gate terminal of the MOS transistor,
A data bus line and a common bus line are provided on the other substrate in a direction orthogonal to the scanning bus line so as to face the display electrode pair, and the display electrode pair has a relatively large display electrode and a relatively small display. A liquid crystal pixel which is composed of an electrode and is arranged to face the data bus line and the common bus line and is connected to the relatively small display electrode is used as a display pixel, and is connected to a relatively large display electrode. An active matrix type liquid crystal display device characterized in that the liquid crystal pixels thus formed are covered with a light shielding film.
JP4656994A 1994-02-22 1994-02-22 Active matrix type liquid crystal display Expired - Fee Related JP2882275B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4656994A JP2882275B2 (en) 1994-02-22 1994-02-22 Active matrix type liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4656994A JP2882275B2 (en) 1994-02-22 1994-02-22 Active matrix type liquid crystal display

Publications (2)

Publication Number Publication Date
JPH07234420A true JPH07234420A (en) 1995-09-05
JP2882275B2 JP2882275B2 (en) 1999-04-12

Family

ID=12750957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4656994A Expired - Fee Related JP2882275B2 (en) 1994-02-22 1994-02-22 Active matrix type liquid crystal display

Country Status (1)

Country Link
JP (1) JP2882275B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850307B2 (en) 2000-02-18 2005-02-01 Seiko Epson Corporation Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment
KR100507271B1 (en) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 LCD having high aperture ratio and high transmittance and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507271B1 (en) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 LCD having high aperture ratio and high transmittance and method for manufacturing the same
US6850307B2 (en) 2000-02-18 2005-02-01 Seiko Epson Corporation Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment
US6922225B2 (en) 2000-02-18 2005-07-26 Seiko Epson Corporation Display device substrate, method for manufacturing the display device substrate, liquid-crystal device, and electronic equipment
US6924867B2 (en) 2000-02-18 2005-08-02 Seiko Epson Corporation Display device substrate, method for manufacturing the display device substrate, liquid-crystal device, and electronic equipment

Also Published As

Publication number Publication date
JP2882275B2 (en) 1999-04-12

Similar Documents

Publication Publication Date Title
US6075580A (en) Active matrix type liquid crystal display apparatus with conductive light shield element
JP3210437B2 (en) Liquid crystal display
US7626646B2 (en) Substrate for display device and display device equipped therewith
EP0766118A2 (en) Active-matrix type liquid crystal display device and method of compensating for defective pixel
JPH0814669B2 (en) Matrix type display device
JPH09159996A (en) Active matrix type liquid crystal display panel
US6326641B1 (en) Liquid crystal display device having a high aperture ratio
JP2002040480A (en) Liquid crystal display device
JP3205155B2 (en) Liquid crystal display
JP2693513B2 (en) Active matrix type liquid crystal display device
JP4030178B2 (en) Active matrix display device
JP2002116712A (en) Display device and its manufacturing method
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
EP0554061B1 (en) Liquid crystal display
JP3583755B2 (en) Active matrix type liquid crystal display
JP3157186B2 (en) Active matrix type liquid crystal display
JP2960268B2 (en) Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display
JP2882275B2 (en) Active matrix type liquid crystal display
JPH0980480A (en) Liquid crystal display device
JPH0469622A (en) Active matrix type liquid crystal display device
JPH09325360A (en) Liquid crystal display device
JP2780677B2 (en) Active matrix liquid crystal display panel
JPH04100022A (en) Liquid crystal display device and its driving method
JPH03212620A (en) Active matrix type liquid crystal display device
JP2741773B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990105

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120205

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120205

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees