JPH0722504A - Forming element separation region of semiconductor element - Google Patents

Forming element separation region of semiconductor element

Info

Publication number
JPH0722504A
JPH0722504A JP16369593A JP16369593A JPH0722504A JP H0722504 A JPH0722504 A JP H0722504A JP 16369593 A JP16369593 A JP 16369593A JP 16369593 A JP16369593 A JP 16369593A JP H0722504 A JPH0722504 A JP H0722504A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
forming
silicon
nitride film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16369593A
Other languages
Japanese (ja)
Inventor
Fumio Sugawara
文雄 菅原
Original Assignee
Oki Electric Ind Co Ltd
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE:To provide a forming method of an element separation region for a semiconductor element where it is possible to form a smooth oxide film on a bears peak section by using a single crystal silicon for the silicon to be inserted between a pad oxide film and a silicon nitride film. CONSTITUTION:Performed are processes where oxygen ions are implanted into a P-type silicon substrate 11, an embedded silicon oxide film layer 12 is formed with the single crystal silicon layer 13 formed on the upper layer, a silicon nitride film 14 is formed, the silicon nitride film 14 is selectively removed with etching, high-temperature oxidation is performed to form a thick field oxide film 15, and the silicon nitride film 14, the single crystal silicon layer 13, and embedded silicon oxide film layer 12 are removed from the top sequentially.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、半導体素子の製造方法に係り、特にその素子分離領域の形成方法に関する。 The present invention relates relates to a method for manufacturing a semiconductor device, particularly to a method of forming the element isolation region.

【0002】 [0002]

【従来の技術】従来、このような分野の技術としては、 Conventionally, as a technology in this field is,
例えば、Extended Abstract 84, For example, Extended Abstract 84,
1,J. 1, J. Electrochem・Soc. Electrochem · Soc. ,P. , P. 33 33
4〜339,1984「ISOLATION PROC 4~339,1984 "ISOLATION PROC
ESS USING POLYSILICON BUF ESS USING POLYSILICON BUF
FER LAYER FOR SCALED MOS/ FER LAYER FOR SCALED MOS /
VLSI」に記載されるようなものがあった。 I had those as described in VLSI ".

【0003】従来、半導体素子の素子分離領域の形成方法には、Locos法(LocalOxidation Conventionally, the method of forming the element isolation region of a semiconductor device, Locos method (Local Oxidation
of Silicon)が広く用いられている。 of Silicon) it is widely used. しかしながら、この方法ではバースビークと呼ばれる酸化膜が素子領域まで侵入し、素子の高密度化の妨げとなっている。 However, oxide film called Basubiku in this way penetrate to the element region, it has become an obstacle to high density of the device. これを改良する意味で、P. In the sense of improving this, P. P. P. Locos法(Pad Poly silicon Locos) Locos method (Pad Poly silicon Locos)
(上記文献では、Poly Silicon Buff (In the above document, Poly Silicon Buff
ered Locos)が提案されている。 ered Locos) has been proposed.

【0004】この従来の素子分離領域の形成方法を図2 [0004] The method of forming the conventional element isolation region 2
を用いて説明する。 It will be described with reference to. (1)まず、図2(a)に示すように、P型(100) (1) First, as shown in FIG. 2 (a), P-type (100)
シリコン基板1に熱酸化を行い、パッド酸化膜と呼ばれるシリコン酸化膜2を500Å成長させ、次に、多結晶シリコン膜3(1000Å)、シリコン窒化膜4(20 The silicon substrate 1 by thermal oxidation, a silicon oxide film 2, called the pad oxide film is 500Å grow, then, a polycrystalline silicon film 3 (1000 Å), the silicon nitride film 4 (20
00Å)をCVD法により形成する。 Å) and is formed by CVD.

【0005】(2)次いで、通常のホトリソグラフィ技術を用い、レジストパターニングし(図示せず)、これをマスクに少なくともシリコン窒化膜4を選択的にエッチング除去し、レジストを除去し、図2(b)の構造を得る。 [0005] (2) Next, using conventional photolithography, resist patterning (not shown), which at least silicon nitride film 4 is selectively removed by etching as a mask, the resist is removed, FIG. 2 ( to obtain the structure of b). ここで、必要に応じてレジストを除去する前に、 Here, before removing the resist if necessary,
あるいは別のレジストパターニングを行ない、選択的に寄生トランジスタ(フィールドトランジスタ)の反転防止用のイオン注入を行なう(図示せず)。 Or performs another resist patterning, selective ion implantation is performed for preventing inversion of the parasitic transistor (field transistor) (not shown). なお、P型基板の場合にはボロンを注入する。 In the case of P-type substrate implanting boron.

【0006】(3)次に、1000℃の高温酸化雰囲気で酸化を行ない、7000Åの厚さのシリコン酸化膜5 [0006] (3) Next, subjected to oxidation at high temperature oxidizing atmosphere 1000 ° C., the silicon oxide film 5 having a thickness of 7000Å
(フィールド酸化膜)を形成し、図2(c)に示すような、形状を得る。 (Field oxide film) is formed, as shown in FIG. 2 (c), to obtain the shape. (4)最後に、シリコン窒化膜4、パッド多結晶シリコン膜3、パッドシリコン酸化膜2を除去して、図2 (4) Finally, the silicon nitride film 4, the pad polycrystalline silicon film 3, by removing the pad silicon oxide film 2, 2
(d)に示すように、シリコン基体表面にシリコン酸化膜5で形成された素子分離領域と、それらに囲まれた素子領域が形成される。 (D), the device isolation region formed in the silicon oxide film 5 on the silicon substrate surface, the element region surrounded by them is formed.

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、上記した従来の素子分離領域の形成方法では、パッド多結晶シリコンは多結晶シリコンのグレインの集合体であり、フィールド酸化を行う際、シリコン窒化膜エッチング端近傍のシリコン窒化膜下の多結晶シリコンも一部酸化を受ける。 [SUMMARY OF THE INVENTION However, in the conventional method of forming the element isolation region described above, the pad polycrystalline silicon is an aggregate of polycrystalline silicon grains, when performing a field oxide, a silicon nitride film etching end polycrystalline silicon under the silicon nitride film in the vicinity also receives a portion oxidation.

【0008】その場合、均一に酸化されるのではなく、 [0008] In that case, rather than being uniformly oxidized,
多結晶シリコンのグレイン境界に酸化剤が拡散し、図3 Oxidizing agent is diffused into the grain boundaries of the polycrystalline silicon, 3
に示すように、多結晶シリコングレインの転写をうけたようにバーズビーク部が凹凸になる。 As shown in, bird's beak as received the transfer of the polycrystalline silicon grains becomes uneven. 更に、通常のLo In addition, the usual Lo
cos法に比べ、バーズビークが短いため、アクティブからフィールドの段差が厳しいことも相俟って、後に配線材料をエッチングすると、配線材料が残りショートを起こすこともある。 Compared with cos method, since the bird's beak is short, I or mutually 俟 is severe step difference fields from the active, the wiring material is etched after, sometimes wiring material causes the remaining short.

【0009】また、このバーズビーク部の凹凸が、後に上側に形成される膜の立体形状(モホロジー)をも悪くなる。 Furthermore, unevenness of the bird's beak is also deteriorated dimensional shape (morphology) of the film formed on the upper side after. 更に、素子領域と素子分離領域部の凹凸は、ゲート耐圧のバラツキや劣化の原因となる。 Furthermore, unevenness of the element region and the element isolation region portion is responsible for the gate breakdown voltage of the variation or deterioration. 本発明は、パッド多結晶シリコンLocos法において、フィールド酸化時に素子領域と素子分離領域の遷移領域に形成される、バーズビーク部の酸化膜異常(凹凸)を除去するために、パッド酸化膜とシリコン窒化膜の間に挟むシリコンに単結晶シリコンを用いるようにし、平滑な酸化膜をバーズビーク部に形成し得る半導体素子の素子分離領域の形成方法を提供することを目的とする。 The present invention provides a pad polysilicon Locos process, is formed in the transition region of the element region and the element isolation region during the field oxidation, in order to remove the oxide film abnormalities (irregularities) of the bird's beak, the pad oxide film and a silicon nitride to use a single crystal silicon to silicon sandwiched between the films, and an object thereof is to provide a method of forming a device isolation region of a semiconductor device capable of forming the bird's beak smooth oxide film.

【0010】 [0010]

【課題を解決するための手段】本発明によれば、半導体素子の素子分離領域の形成方法において、半導体基板に酸素イオンを注入し、上層に単結晶シリコン層を形成したまま埋め込みシリコン酸化膜層を形成する工程と、次いで、シリコン窒化膜を形成する工程と、該シリコン窒化膜を選択的にエッチング除去する工程と、高温で酸化を行ない厚いシリコン酸化膜を形成する工程と、前記シリコン窒化膜、単結晶シリコン層及び埋め込みシリコン酸化膜層を順次上層から除去する工程とを施すようにしたものである。 According to the present invention SUMMARY OF], method of forming a device isolation region of a semiconductor device, implanting oxygen ions into a semiconductor substrate, a silicon oxide film layer buried while forming a single crystal silicon layer on the upper layer forming and then, forming a silicon nitride film, a step of selectively etching away the silicon nitride film, forming a thick silicon oxide film subjected to oxidation at high temperatures, the silicon nitride film it is obtained by so applying and removing from the sequence layer of single-crystal silicon layer and the buried silicon oxide film layer.

【0011】また、半導体基板に酸素イオンを注入し、 [0011] In addition, by injecting oxygen ions into the semiconductor substrate,
上層に単結晶シリコン層を形成したまま埋め込みシリコン酸化膜層を形成する工程と、前記単結晶シリコン層上にエピタキシャル成長により単結晶シリコン層を形成する工程と、次いで、シリコン窒化膜を形成する工程と、 Forming a left buried silicon oxide film layer was formed a single-crystal silicon layer on the upper layer, and forming a monocrystalline silicon layer by epitaxial growth on the single crystal silicon layer, then forming a silicon nitride film ,
該シリコン窒化膜を選択的にエッチング除去する工程と、高温で酸化を行ない厚いシリコン酸化膜を形成する工程と、前記シリコン窒化膜、単結晶シリコン層及び埋め込みシリコン酸化膜層を順次上層から除去する工程とを施すようにしたものである。 A step of selectively etching away the silicon nitride film, forming a thick silicon oxide film subjected to oxidation at high temperatures, the silicon nitride film is removed successively from the upper layer of the single crystal silicon layer and the buried silicon oxide film layer it is obtained by so applying the process.

【0012】更に、半導体基板上にシリコン窒化膜を形成する工程と、次いで、酸素イオンを注入し、前記シリコン窒化膜の下方に上層に単結晶シリコン層を形成したまま埋め込みシリコン酸化膜層を形成する工程と、該シリコン窒化膜を選択的にエッチング除去する工程と、高温で酸化を行ない厚いシリコン酸化膜を形成する工程と、前記シリコン窒化膜、単結晶シリコン層及び埋め込みシリコン酸化膜層を順次上層から除去する工程とを施すようにしたものである。 Furthermore, forming a step of forming a silicon nitride film, then implanting oxygen ions, the remains buried silicon oxide film layer was formed a single-crystal silicon layer in the upper layer under the silicon nitride film on a semiconductor substrate a step, a step of selectively etching away the silicon nitride film, forming a thick silicon oxide film subjected to oxidation at high temperatures, the silicon nitride film, a single crystal silicon layer and the buried silicon oxide layer sequentially to it is obtained by so applying and removing the top layer.

【0013】 [0013]

【作用】本発明によれば、上記したように、シリコン基板内に酸素イオン注入法を用い酸化膜層を形成し、これをパッド酸化膜として利用し、この酸素イオン注入層より上部のシリコン基体の結晶性が維持されるのを利用して、この層を単結晶シリコン層として、この上層にシリコン窒化膜を形成し、これをフォトリソグラフィ技術を用いパターニングして選択酸化を行う。 According to the present invention, as described above, to form an oxide film layer using an oxygen ion implantation into the silicon substrate, using this as a pad oxide film, the upper portion of the silicon substrate from the oxygen ion implanted layer using the the crystallinity is maintained, the layer as a single crystal silicon layer, a silicon nitride film is formed on this upper layer, and the selective oxidation process and patterned by photolithography.

【0014】したがって、フィールド酸化を行なう時、 [0014] Thus, when performing a field oxide,
酸化剤が均一に単結晶シリコンの横、深さ方向へ拡散していくため、多結晶シリコンの時のように、グレインに沿って不均一に拡散することもなく、スムーズな遷移領域(バーズビーク部)をもつフィールド酸化膜を形成することができる。 The oxidation agent is gradually uniformly diffused lateral single crystal silicon, the depth direction, as in the case of polycrystalline silicon, it no unevenly spread along the grain, smooth transition region (bird's beak ) it can be a field oxide film having a.

【0015】 [0015]

【実施例】以下、本発明の実施例について図を参照しながら詳細に説明する。 EXAMPLES The following examples will be described in detail with reference to the drawings of the present invention. 図1は本発明の第1実施例を示す半導体素子の素子分離領域の形成工程断面図である。 Figure 1 is a forming process sectional view of an element isolation region of a semiconductor device showing a first embodiment of the present invention. (1)まず、図1(a)に示すように、P型(100) (1) First, as shown in FIG. 1 (a), P-type (100)
シリコン基板11に、酸素イオン16+を70Kev The silicon substrate 11, 70 keV oxygen ions 16 O +
で、8×10 17 ions/cm 2の条件で注入する。 In, it is injected at the 8 × 10 17 ions / cm 2 conditions. 続いて、1050℃の高温窒素雰囲気中でアニールを行う。 Then, annealing is performed in a high-temperature nitrogen atmosphere of 1050 ℃. この処理を行うことにより、シリコン基板11内にシリコン基板より1500Åの深さのところを中心に上下方向に各々500Å伸びる1000Åの厚さの埋め込みシリコン酸化膜層12と、この上層に本来のシリコン基板11の単結晶シリコン層13(1000Å)が形成される。 By performing this process, the original silicon substrate with a thickness of the buried silicon oxide film layer 12 of each 500Å extending 1000Å mainly at a depth of 1500Å silicon substrate in the vertical direction, to the upper layer in the silicon substrate 11 11 single crystal silicon layer 13 (1000 Å) is formed of.

【0016】(2)次いで、図1(b)に示すように、 [0016] (2) Next, as shown in FIG. 1 (b),
CVD法により、シリコン単結晶層13上にシリコン窒化膜14を2000Å形成する。 By CVD 2000Å form a silicon nitride film 14 on the silicon single crystal layer 13. (3)次に、通常のホトリソ技術を用い、図示しないレジストを用い、これをパターニングし、これをマスクにエッチング除去することにより、レジスト除去後、図1 (3) Next, using conventional photolithography techniques, using a resist (not shown), which is patterned, by which the etching away the mask, after removing the resist, FIG. 1
(c)に示すように、選択的にシリコン窒化膜14を除去する。 (C), the selectively removing the silicon nitride film 14. その際表面側の単結晶シリコン層13も一部エッチングされる。 At that time the surface single crystal silicon layer 13 is also partially etched.

【0017】エッチングの際には、この単結晶シリコン層13の下のシリコン酸化膜層12の一部、あるいは全部をエッチングすることも可能であるが、できる限り単結晶シリコン層13を残す方がバーズビーク抑制になる。 [0017] During etching, a portion of the bottom of the single crystal silicon layer 13 the silicon oxide film layer 12, or it is also possible to etch all, is better to leave the single-crystal silicon layer 13 as much as possible become the bird's beak suppression. また、必要に応じて寄生トランジスタの反転防止用のボロン(B)イオン注入を行う。 Also, performing boron (B) ions are implanted for inversion prevention of parasitic transistors as needed. これはプロセスによるもので、先のレジスト除去前、あるいは除去後に行ってもよいし、Nチャネル・Pチャネルを打ち分ける場合には、レジストパターニングが追加される。 This is due to the process, before the previous resist removal, or may be performed after the removal, when the separately implanted N-channel · P channel resist patterning is added.

【0018】(4)次いで、図1(d)に示すように、 [0018] (4) Next, as shown in FIG. 1 (d),
高温酸化雰囲気中(1000℃)で酸化を行い、フィールド酸化膜15を7000Å成長させる。 Perform oxidation in a high temperature oxidizing atmosphere (1000 ° C.), a field oxide film 15 is 7000Å growth. (5)次に、図1(e)に示すように、シリコン窒化膜14、単結晶シリコン層13、シリコン酸化膜層12をエッチング除去することにより、フィールド酸化膜15 (5) Next, as shown in FIG. 1 (e), the silicon nitride film 14, monocrystalline silicon layer 13, the silicon oxide film layer 12 is etched away, the field oxide film 15
で形成された素子分離領域と、これに囲まれた素子領域が形成される。 An element isolation region in which is formed, an element region surrounded by this is formed.

【0019】図4は本発明の第2実施例を示す半導体素子の素子分離領域の形成工程の部分断面図である。 [0019] FIG. 4 is a partial cross-sectional view of the forming process of the element isolation region of a semiconductor device showing a second embodiment of the present invention. (1)まず、図4(a)に示すように、P型(100) (1) First, as shown in FIG. 4 (a), P-type (100)
シリコン基板21に酸素イオン16+を30Kevで、 Oxygen ions 16 O + at 30Kev the silicon substrate 21,
7×10 17 ions/cm 2の条件で注入し、シリコン酸化膜層22と、その上に単結晶シリコン層23が形成される。 7 × 10 17 was injected at ions / cm 2 condition, the silicon oxide film layer 22, the single crystal silicon layer 23 is formed thereon.

【0020】(2)次に、図4(b)に示すように、単結晶シリコン層23が形成されたその基板表面に700 [0020] (2) Next, as shown in FIG. 4 (b), 700 on the substrate surface single-crystal silicon layer 23 is formed
Åの単結晶シリコン層24をエピタキシャル成長させる。 The single crystal silicon layer 24 of Å is grown epitaxially. (3)その後、図1に示した高温アニールを行なってもよいが、この実施例では、特に行う必要はない。 (3) Thereafter, it may be subjected to high temperature annealing as shown in FIG. 1, in this embodiment, it is not necessary to perform particular. アニールの目的は、ダメージ層(欠陥、アモルファスレイヤー)の回復と、シリコン酸化膜を化学量論的なSiO 2 The purpose of the annealing, damaged layer (defects, amorphous layer) and recovery of stoichiometric SiO 2 silicon oxide film
膜に行うために行なっている。 It is performed in order to make the film. 第2実施例は、単結晶シリコン層に完全に近い単結晶を形成でき、エピタキシャル成長中の高温で第1実施例のアニールの効果を兼ねている。 Second embodiment, the single crystal silicon layer can be formed near complete single crystal, also serves as the effect of the annealing of the first embodiment at a high temperature during the epitaxial growth.

【0021】(4)次に、図4(c)に示すように、シリコン窒化膜25の形成を行う。 [0021] (4) Next, as shown in FIG. 4 (c), performing the formation of the silicon nitride film 25. (5)以後の工程は、第1実施例の図1(c)の工程以降と同様であるので、ここでは省略する。 (5) subsequent steps are the same as the FIG. 1 process after the (c) of the first embodiment, is omitted here. 図5は本発明の第3実施例を示す半導体素子の素子分離領域の形成工程の部分断面図である。 Figure 5 is a partial cross-sectional view of the forming process of the element isolation region of a semiconductor device showing a third embodiment of the present invention.

【0022】(1)まず、図5(a)に示すように、P [0022] (1) First, as shown in FIG. 5 (a), P
型(100)シリコン基板31に酸素イオン16+を7 Type (100) of oxygen ions into the silicon substrate 31 16 O + 7
0Kevで、8×10 17 ions/cm 2の条件で注入し、埋め込まれたシリコン酸化膜層32をシリコン基板31内に形成する。 In 0Kev, and implanted under the conditions of 8 × 10 17 ions / cm 2 , a silicon oxide film layer 32 embedded formed in the silicon substrate 31. 33は表面に形成される単結晶シリコン層である。 33 is a single-crystal silicon layer formed on the surface. (2)次に、図5(b)に示すように、窒素イオン14 (2) Next, as shown in FIG. 5 (b), nitrogen ions 14 N
+を20Kevで、1E18ions/cm 2の条件で、シリコン窒化膜34を600Å形成する。 + At 20 Kev, under the conditions of 1E18ions / cm 2, a silicon nitride film 34 to 600Å formed.

【0023】このように、窒素イオン注入の場合は、注入後は略化学量論的なシリコン窒化(Si 34 )膜を形成することができるので、アニールは特に必要ではない。 [0023] Thus, in the case of nitrogen ion implantation, since after injection can form a substantially stoichiometric silicon nitride (Si 3 N 4) film, the annealing is not particularly necessary. もちもん化学量論値を達成するのに必要な注入量は膜厚に次第である。 Injection volume required to achieve the Mochimon stoichiometric value is up to the film thickness. したがって、酸素イオン注入後に高温アニールを行なっても良いし、窒素イオン注入後に行ってもかまわない。 Therefore, to after oxygen ion implantation may be performed high-temperature annealing, it may be performed after nitrogen ion implantation.

【0024】(3)以後の工程は、第1実施例の図1 [0024] (3) subsequent steps, Figure 1 of the first embodiment
(c)の工程以降と同様であるので、ここでは省略する。 It is similar to the subsequent steps (c), is omitted here. 図6は本発明の第4実施例を示す半導体素子の素子分離領域の形成工程の部分断面図である。 6 is a partial cross-sectional view of the forming process of the element isolation region of a semiconductor device showing a fourth embodiment of the present invention. 上記第1、第2及び第3の実施例では、酸素イオン注入を最初に行なっているが、この第4実施例では、シリコン窒化膜を形成した後に、このシリコン窒化膜上から下層のシリコン基板に酸素イオンを注入するようにしている。 Said first, second, and third embodiments, although performing oxygen ion implantation into the first, in the fourth embodiment, after forming the silicon nitride film, the underlying silicon substrate from the silicon nitride film so that oxygen ions are implanted. すなわち、 (1)まず、図6(a)に示すように、P型(100) (1) First, as shown in FIG. 6 (a), P-type (100)
シリコン基板41にシリコン窒化膜42を2000Å形成する。 The silicon nitride film 42 to 2000Å formed on the silicon substrate 41.

【0025】(2)次に、図6(b)に示すように、シリコン窒化膜42の上方から、酸素イオン16+を14 [0025] (2) Next, as shown in FIG. 6 (b), from above the silicon nitride film 42, the oxygen ions 16 O + 14
0Kevで、8×10 17 ions/cm 2の条件で注入し、シリコン窒化膜42の下方に1000Åの単結晶シリコン層44と、1000Åの埋め込みシリコン酸化膜層43を形成する。 In 0Kev, 8 × 10 17 was injected at ions / cm 2 conditions, the single crystal silicon layer 44 of 1000Å under the silicon nitride film 42 to form a buried silicon oxide layer 43 of 1000Å. (3)以後の工程は、第1実施例の図1(c)の工程以降と同様であるので、ここでは省略する。 (3) subsequent steps are the same as the FIG. 1 process after the (c) of the first embodiment, is omitted here.

【0026】なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。 [0026] The present invention is not limited to the above embodiments, but various modifications are possible based on the spirit of the present invention and is not intended to exclude from the scope of the present invention.

【0027】 [0027]

【発明の効果】以上、詳細に説明したように、本発明によれば、酸素注入により、絶縁膜上に単結晶シリコンを形成するようにしたので、フィールド酸化を行なう時、 Effect of the Invention] As described above in detail, according to the present invention, the oxygen injected, since so as to form a single-crystal silicon on an insulating film, when performing a field oxide,
酸化剤が均一に単結晶シリコンの横、深さ方向へ拡散していくため、多結晶シリコンの時のように、グレインに沿って不均一に拡散することもなく、スムーズな遷移領域(バーズビーク部)をもつフィールド酸化膜を形成することができる。 The oxidation agent is gradually uniformly diffused lateral single crystal silicon, the depth direction, as in the case of polycrystalline silicon, it no unevenly spread along the grain, smooth transition region (bird's beak ) it can be a field oxide film having a.

【0028】また、シリコンを用いる本来の目的である、変換差の少ない、つまり、バーズビークの短い素子分離領域を形成することができる。 Further, the original purpose of using silicon, less conversion difference, that is, it is possible to form a short isolation region bird's beak. したがって、ゲート耐圧やゲート膜の電気的信頼性を向上することもでき、 Therefore, it is also possible to improve the electrical reliability of the gate breakdown voltage and the gate layer,
更に、境界段差部で凹凸による上層の立体形状(モフォロジー)を改善し、配線間のショートも防ぐことができる。 Furthermore, to improve the upper layer of the three-dimensional shape due to unevenness (morphology) at the boundary stepped portion can be prevented even short circuit between wirings.

【0029】また、単結晶シリコン層上にエピタキシャル成長により単結晶シリコン層を形成することにより、 Further, by forming a monocrystalline silicon layer by epitaxial growth on the single crystal silicon layer,
単結晶シリコン層の膜厚を容易に調整することができる。 The thickness of the single crystal silicon layer can be easily adjusted.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施例を示す半導体素子の素子分離領域の形成工程断面図である。 1 is a forming process sectional view of an element isolation region of a semiconductor device showing a first embodiment of the present invention.

【図2】従来の半導体素子の素子分離領域の形成工程断面図である。 Figure 2 is a forming process sectional view of an element isolation region of a conventional semiconductor device.

【図3】従来の半導体素子の素子分離領域の斜視図である。 3 is a perspective view of an element isolation region of a conventional semiconductor device.

【図4】本発明の第2の実施例を示す半導体素子の素子分離領域の形成工程断面図である。 4 is a forming process sectional view of an element isolation region of a semiconductor device showing a second embodiment of the present invention.

【図5】本発明の第3の実施例を示す半導体素子の素子分離領域の形成工程断面図である。 5 is a forming process sectional view of an element isolation region of a semiconductor device showing a third embodiment of the present invention.

【図6】本発明の第4の実施例を示す半導体素子の素子分離領域の形成工程断面図である。 6 is a forming process sectional view of an element isolation region of a semiconductor device showing a fourth embodiment of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

11,21,31,41 P型(100)シリコン基板 12,22,32,43 シリコン酸化膜層 13,23,33,44 単結晶シリコン層 14,25,34,42 シリコン窒化膜 15 フィールド酸化膜 24 単結晶シリコン層(エピタキシャル層) 11, 21, 31, 41 P-type (100) silicon substrate 12,22,32,43 silicon oxide film layer 13,23,33,44 monocrystalline silicon layer 14,25,34,42 silicon nitride film 15 field oxide film 24 single-crystal silicon layer (epitaxial layer)

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】(a)半導体基板に酸素イオンを注入し、 1. A (a) implanting oxygen ions into a semiconductor substrate,
    上層に単結晶シリコン層を形成したまま埋め込みシリコン酸化膜層を形成する工程と、(b)次いで、シリコン窒化膜を形成する工程と、(c)該シリコン窒化膜を選択的にエッチング除去する工程と、(d)高温で酸化を行ない厚いシリコン酸化膜を形成する工程と、(e)前記シリコン窒化膜、単結晶シリコン層及び埋め込みシリコン酸化膜層を順次上層から除去する工程とを施すことを特徴とする半導体素子の素子分離領域の形成方法。 Forming a left buried silicon oxide film layer was formed a single-crystal silicon layer on the upper layer, (b) then forming a silicon nitride film, the step of selectively etching away the (c) the silicon nitride film If, forming a thick silicon oxide film subjected to oxidation with (d) a high temperature, the applying and removing from sequential top layer (e) the silicon nitride film, a single crystal silicon layer and the buried silicon oxide film layer method of forming the element isolation region of a semiconductor element characterized.
  2. 【請求項2】(a)半導体基板に酸素イオンを注入し、 Wherein (a) implanting oxygen ions into a semiconductor substrate,
    上層に単結晶シリコン層を形成したまま埋め込みシリコン酸化膜層を形成する工程と、(b)前記単結晶シリコン層上にエピタキシャル成長により単結晶シリコン層を形成する工程と、(c)次いで、シリコン窒化膜を形成する工程と、(d)該シリコン窒化膜を選択的にエッチング除去する工程と、(e)高温で酸化を行ない厚いシリコン酸化膜を形成する工程と、(f)前記シリコン窒化膜、単結晶シリコン層及び埋め込みシリコン酸化膜層を順次上層から除去する工程とを施すことを特徴とする半導体素子の素子分離領域の形成方法。 Forming a left buried silicon oxide film layer was formed a single-crystal silicon layer on the upper layer, and forming a monocrystalline silicon layer by epitaxial growth on (b) the monocrystalline silicon layer and then (c), a silicon nitride forming a film, (d) a step of selectively etching away the silicon nitride film, forming a thick silicon oxide film subjected to oxidation with (e) a high temperature, (f) the silicon nitride film, method of forming the element isolation region of a semiconductor device characterized by applying and removing from the sequence layer of the single crystal silicon layer and the buried silicon oxide film layer.
  3. 【請求項3】 前記シリコン窒化膜を形成する工程は、 Wherein the step of forming the silicon nitride film,
    前記単結晶シリコン層に窒素イオンを注入し、前記単結晶シリコン層の表面の部位をシリコン窒化膜に改質することを特徴とする請求項1又は2記載の半導体素子の素子分離領域の形成方法。 The nitrogen ions were implanted into the single crystal silicon layer, the method of forming the element isolation region of a semiconductor device according to claim 1 or 2, wherein a portion of the surface of the single crystal silicon layer, characterized in that to modify the silicon nitride film .
  4. 【請求項4】 前記酸素イオンを注入した後、高温不活性ガスでアニールを行なうことを特徴とする請求項1又は2記載の半導体素子の素子分離領域の形成方法。 4. After implanting the oxygen ions, the method of forming the element isolation region of a semiconductor device according to claim 1 or 2, wherein the annealing at a high temperature inert gas.
  5. 【請求項5】(a)半導体基板上にシリコン窒化膜を形成する工程と、(b)次いで、酸素イオンを注入し、前記シリコン窒化膜の下方に上層に単結晶シリコン層を形成したまま埋め込みシリコン酸化膜層を形成する工程と、(c)該シリコン窒化膜を選択的にエッチング除去する工程と、(d)高温で酸化を行ない厚いシリコン酸化膜を形成する工程と、(e)前記シリコン窒化膜、単結晶シリコン層及び埋め込みシリコン酸化膜層を順次上層から除去する工程とを施すことを特徴とする半導体素子の素子分離領域の形成方法。 Forming a wherein (a) a silicon nitride film on a semiconductor substrate, followed by (b), by implanting oxygen ions, embedded while forming a single crystal silicon layer on the upper layer below said silicon nitride film forming a silicon oxide film layer, a step of selectively etching away the (c) the silicon nitride film, forming a thick silicon oxide film subjected to oxidation with (d) a high temperature, (e) the silicon nitride film, a method of forming the element isolation region of a semiconductor device characterized by applying and removing a single-crystal silicon layer and the buried silicon oxide layer sequentially from the top.
  6. 【請求項6】 前記酸素イオンを注入した後、高温不活性ガスでアニールを行なうことを特徴とする請求項5記載の半導体素子の素子分離領域の形成方法。 6. After implanting the oxygen ions, the method of forming the element isolation region of a semiconductor device according to claim 5, wherein the annealing at a high temperature inert gas.
JP16369593A 1993-07-02 1993-07-02 Forming element separation region of semiconductor element Granted JPH0722504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16369593A JPH0722504A (en) 1993-07-02 1993-07-02 Forming element separation region of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16369593A JPH0722504A (en) 1993-07-02 1993-07-02 Forming element separation region of semiconductor element

Publications (1)

Publication Number Publication Date
JPH0722504A true true JPH0722504A (en) 1995-01-24

Family

ID=15778857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16369593A Granted JPH0722504A (en) 1993-07-02 1993-07-02 Forming element separation region of semiconductor element

Country Status (1)

Country Link
JP (1) JPH0722504A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192840B2 (en) 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192840B2 (en) 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation

Similar Documents

Publication Publication Date Title
US6683364B2 (en) Integrated circuit devices including an isolation region defining an active region area and methods for manufacturing the same
US5417180A (en) Method for forming SOI structure
US4992391A (en) Process for fabricating a control gate for a floating gate FET
US5920108A (en) Late process method and apparatus for trench isolation
US6110787A (en) Method for fabricating a MOS device
US5308786A (en) Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5432120A (en) Method for producing a laterally limited single-crystal region with selective epitaxy and the employment thereof for manufacturing a bipolar transistor as well as a MOS transistor
US5640041A (en) Stress relaxation in dielectric before metallization
US4493740A (en) Method for formation of isolation oxide regions in semiconductor substrates
US5854509A (en) Method of fabricating semiconductor device and semiconductor device
US4621414A (en) Method of making an isolation slot for integrated circuit structure
US4016007A (en) Method for fabricating a silicon device utilizing ion-implantation and selective oxidation
US5494846A (en) Method of manufacturing semiconductor device
US4459325A (en) Semiconductor device and method for manufacturing the same
US5482871A (en) Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate
US4916086A (en) Method of manufacturing a semiconductor device having rounded trench corners
US4431460A (en) Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
US5766999A (en) Method for making self-aligned bipolar transistor
US4497106A (en) Semiconductor device and a method of manufacturing the same
US5442223A (en) Semiconductor device with stress relief
US4892614A (en) Integrated circuit isolation process
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
US5723378A (en) Fabrication method of semiconductor device using epitaxial growth process
US5326991A (en) Semiconductor device having silicon carbide grown layer on insulating layer and MOS device
US6118167A (en) Polysilicon coated nitride-lined shallow trench

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20031225

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20040127

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040329

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20040427

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040603

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040629

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100730

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120730

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130730