JPH07202596A - 信号発生回路 - Google Patents
信号発生回路Info
- Publication number
- JPH07202596A JPH07202596A JP33566293A JP33566293A JPH07202596A JP H07202596 A JPH07202596 A JP H07202596A JP 33566293 A JP33566293 A JP 33566293A JP 33566293 A JP33566293 A JP 33566293A JP H07202596 A JPH07202596 A JP H07202596A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparison
- signal
- reference signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 アナログ回路の動作基準信号を発生する信号
発生回路に関し，電源信号によらず常に適正な動作基準
信号を出力することを目的とする。 【構成】 入力信号を変換する入力信号変換回路(3)
と，入力信号変換回路(3)の出力を入力し比較基準信号
と比較する比較回路(4) とを備えて，アナログ回路
（2') の動作基準信号を出力する信号発生回路におい
て，信号発生回路(1) は，少なくとも二種類の比較基準
信号を発生する比較基準信号発生回路(5) を備え，比較
基準信号発生回路(5) は比較回路(4) の出力を検出し，
該検出信号に基づいて比較基準信号を生成し，比較回路
(4) は比較基準信号と入力信号変換回路(3)の出力信号
とを入力して比較し，少なくとも二種類の動作基準信号
を出力する構成をもつ。
発生回路に関し，電源信号によらず常に適正な動作基準
信号を出力することを目的とする。 【構成】 入力信号を変換する入力信号変換回路(3)
と，入力信号変換回路(3)の出力を入力し比較基準信号
と比較する比較回路(4) とを備えて，アナログ回路
（2') の動作基準信号を出力する信号発生回路におい
て，信号発生回路(1) は，少なくとも二種類の比較基準
信号を発生する比較基準信号発生回路(5) を備え，比較
基準信号発生回路(5) は比較回路(4) の出力を検出し，
該検出信号に基づいて比較基準信号を生成し，比較回路
(4) は比較基準信号と入力信号変換回路(3)の出力信号
とを入力して比較し，少なくとも二種類の動作基準信号
を出力する構成をもつ。
Description
【０００１】
【産業上の利用分野】本発明は，アナログ回路における
動作基準信号を発生する信号発生回路に関する。
動作基準信号を発生する信号発生回路に関する。
【０００２】音声信号の増幅等を行うアナログ回路にお
いては，信号に歪みを生じないように適正に動作基準信
号を設定する必要がある。通常，その動作基準信号は電
源電圧のほぼ中央に固定的に設定するようにしている。
そのため，電池電源等の電源電圧が低下した場合には信
号に歪みを生じる。あるいは，５ボルトの電源電圧で設
計された回路を３Ｖの電源で使用する場合には，同様に
信号に歪みを生じるが，５Ｖと３Ｖのいずれの電源を使
用しても正常に動作するように要請されることもある。
いては，信号に歪みを生じないように適正に動作基準信
号を設定する必要がある。通常，その動作基準信号は電
源電圧のほぼ中央に固定的に設定するようにしている。
そのため，電池電源等の電源電圧が低下した場合には信
号に歪みを生じる。あるいは，５ボルトの電源電圧で設
計された回路を３Ｖの電源で使用する場合には，同様に
信号に歪みを生じるが，５Ｖと３Ｖのいずれの電源を使
用しても正常に動作するように要請されることもある。
【０００３】本発明は，このような場合に，電源電圧に
よらず常に適正な動作基準信号を出力する信号発生回路
に関するものである。
よらず常に適正な動作基準信号を出力する信号発生回路
に関するものである。
【０００４】
【従来の技術】図７は従来の技術の説明図である。図７
(a)は従来の動作基準信号発生回路を示す。
(a)は従来の動作基準信号発生回路を示す。
【０００５】図７ (a)において，１００は電源電圧であ
って，電池等の電源の電圧を表す。１０１は基準信号発
生回路であって。アナログ回路の信号処理の動作基準信
号を生成するものである。
って，電池等の電源の電圧を表す。１０１は基準信号発
生回路であって。アナログ回路の信号処理の動作基準信
号を生成するものである。
【０００６】１０２は基準信号発生部であって，正規の
電源電圧の１／２の信号を固定的に発生するものであ
る。１０３はアナログ回路である。
電源電圧の１／２の信号を固定的に発生するものであ
る。１０３はアナログ回路である。
【０００７】
【発明が解決しようとする課題】図７ (b)は，従来の信
号発生回路により生じる問題点の説明図である。図７
(b)において，ＶＥは電源電圧である。
号発生回路により生じる問題点の説明図である。図７
(b)において，ＶＥは電源電圧である。
【０００８】ＶＥ’は電源電圧が低下した場合の電源電
圧のレベルを示す。ＶＲは動作基準信号である。電源電
圧が５ボルトの場合，動作基準電圧ＶＲは正規の電源電
圧ＶＥの１／２の２．５ボルトで一定であった。アナロ
グ回路１０３の能動素子の閾値を１ボルトとすると，ア
ナログ回路１０３で処理できる信号の振幅は４〜１Ｖの
範囲である。そのため，電源電圧ＶＥが低下して，４Ｖ
になるまではアナログ回路１０３は歪みを生じない信号
処理を行うことができる。しかし，電源電圧が４Ｖ以下
のＶＥ’になると歪みを生じない信号の振幅は正規の電
源電圧ＶＥのときより小さくなる。
圧のレベルを示す。ＶＲは動作基準信号である。電源電
圧が５ボルトの場合，動作基準電圧ＶＲは正規の電源電
圧ＶＥの１／２の２．５ボルトで一定であった。アナロ
グ回路１０３の能動素子の閾値を１ボルトとすると，ア
ナログ回路１０３で処理できる信号の振幅は４〜１Ｖの
範囲である。そのため，電源電圧ＶＥが低下して，４Ｖ
になるまではアナログ回路１０３は歪みを生じない信号
処理を行うことができる。しかし，電源電圧が４Ｖ以下
のＶＥ’になると歪みを生じない信号の振幅は正規の電
源電圧ＶＥのときより小さくなる。
【０００９】本発明は，電源電圧によらず常に適正な動
作基準信号を出力する信号発生回路を提供することを目
的とする。
作基準信号を出力する信号発生回路を提供することを目
的とする。
【００１０】
【課題を解決するための手段】図８は，課題を解決する
ための手段の説明図である。図８は，５ボルトの電源か
ら３Ｖの電源に替えた場合のアナログ回路の動作説明図
である。
ための手段の説明図である。図８は，５ボルトの電源か
ら３Ｖの電源に替えた場合のアナログ回路の動作説明図
である。
【００１１】電源電圧ＶＥ＝５ボルトの場合には，動作
基準電圧はＶＲ＝２．５Ｖである。このとき，信号の最
大値Ａ0 は１．５Ｖをとることができる（波形ａ参
照）。動作基準電圧ＶＲが２．５Ｖのまま，電源電圧が
ＶＥ’＝３Ｖになったとすると，歪みのない信号を得ら
れる最大振幅は０．５Ｖである（波形ｂ参照）。電源電
圧ＶＥ’＝３Ｖのとき，動作基準電圧を低くしてＶＲ’
＝２．０Ｖにすると，歪みなく信号処理できる振幅は１
Ｖになる（波形ｃ参照）。
基準電圧はＶＲ＝２．５Ｖである。このとき，信号の最
大値Ａ0 は１．５Ｖをとることができる（波形ａ参
照）。動作基準電圧ＶＲが２．５Ｖのまま，電源電圧が
ＶＥ’＝３Ｖになったとすると，歪みのない信号を得ら
れる最大振幅は０．５Ｖである（波形ｂ参照）。電源電
圧ＶＥ’＝３Ｖのとき，動作基準電圧を低くしてＶＲ’
＝２．０Ｖにすると，歪みなく信号処理できる振幅は１
Ｖになる（波形ｃ参照）。
【００１２】従って，電源電圧が低下したときには低下
した電源電圧に応じて動作基準信号を低くすれば，正常
に信号処理できる程度の大きい振幅を維持することがで
きる。
した電源電圧に応じて動作基準信号を低くすれば，正常
に信号処理できる程度の大きい振幅を維持することがで
きる。
【００１３】本発明は，電源電圧の低下を自動的に検出
し，電源電圧に応じて複数レベルの動作基準信号を自動
的に出力できるようにした。図１は，本発明の基本構成
を示す。
し，電源電圧に応じて複数レベルの動作基準信号を自動
的に出力できるようにした。図１は，本発明の基本構成
を示す。
【００１４】図１において，１は信号発生回路である。
２は電源電圧である。
２は電源電圧である。
【００１５】２’はアナログ回路である。信号発生回路
１において，３は入力信号変換回路であって，電源電圧
２を比較回路４の動作可能信号に変換するものである。
１において，３は入力信号変換回路であって，電源電圧
２を比較回路４の動作可能信号に変換するものである。
【００１６】４は比較回路であって，入力信号変換回路
３の出力信号を入力して比較基準信号と比較するもので
ある。５は比較基準信号発生回路であって，比較回路４
の出力の変動を検出して，複数の比較基準信号を生成す
るものである。
３の出力信号を入力して比較基準信号と比較するもので
ある。５は比較基準信号発生回路であって，比較回路４
の出力の変動を検出して，複数の比較基準信号を生成す
るものである。
【００１７】６は動作基準信号選択回路であって，比較
回路４の出力に基づいて信号を選択出力するものであ
る。比較基準信号発生回路５において，１０は比較基準
信号発生部であって，複数の比較基準信号を発生するも
のである。
回路４の出力に基づいて信号を選択出力するものであ
る。比較基準信号発生回路５において，１０は比較基準
信号発生部であって，複数の比較基準信号を発生するも
のである。
【００１８】１１は比較回路出力信号検出部であって，
比較回路４の出力信号を検出するものである。１２は比
較基準信号源である。
比較回路４の出力信号を検出するものである。１２は比
較基準信号源である。
【００１９】動作基準信号選択回路６において，１５は
動作基準信号源１である。１６は動作基準信号源２であ
る。
動作基準信号源１である。１６は動作基準信号源２であ
る。
【００２０】１７は動作基準信号選択部であって，比較
回路４の出力に応じて動作基準信号源１(15)，動作基準
信号源２(16)を選択するものである。ＶEHは高い側の電
源電圧である。
回路４の出力に応じて動作基準信号源１(15)，動作基準
信号源２(16)を選択するものである。ＶEHは高い側の電
源電圧である。
【００２１】ＶELは低い側の電源電圧である。ＶM は比
較回路の比較入力信号（比較入力電圧）である。ＶP は
比較基準信号（比較基準電圧）である。
較回路の比較入力信号（比較入力電圧）である。ＶP は
比較基準信号（比較基準電圧）である。
【００２２】ＶH は比較回路４のＨ側の出力信号（出力
電圧）である。ＶL は比較回路４のＬ側の出力信号（出
力電圧）である。
電圧）である。ＶL は比較回路４のＬ側の出力信号（出
力電圧）である。
【００２３】
【作用】図１の構成の動作を説明する。 (1) 電源電圧が高い電圧から低い電圧へ変動した場
合。
合。
【００２４】比較回路４はＶL を出力している。このと
き比較回路出力信号検出部１１はＶ L を検出し，比較基
準信号発生部１０は比較基準信号ＶP を発生する。この
ときの比較基準信号ＶP をＶP ’とする。
き比較回路出力信号検出部１１はＶ L を検出し，比較基
準信号発生部１０は比較基準信号ＶP を発生する。この
ときの比較基準信号ＶP をＶP ’とする。
【００２５】比較回路出力信号検出部１１は比較回路４
の出力ＶL を検出し，比較基準信号発生部１０は比較基
準信号源１２と比較回路４の出力電圧を比較して基準信
号Ｖ P ’を出力している。
の出力ＶL を検出し，比較基準信号発生部１０は比較基
準信号源１２と比較回路４の出力電圧を比較して基準信
号Ｖ P ’を出力している。
【００２６】この状態において，電源電圧がＶELに低下
し，ＶM がＶP ’に等しくなると，比較回路４はＶH を
出力する。そして，動作基準信号選択回路６において，
動作基準信号選択部１７はこのＶ H を検出する。そし
て，電源電圧が低い場合に適正な動作基準信号源１(15)
を選択し，動作基準信号として出力する。
し，ＶM がＶP ’に等しくなると，比較回路４はＶH を
出力する。そして，動作基準信号選択回路６において，
動作基準信号選択部１７はこのＶ H を検出する。そし
て，電源電圧が低い場合に適正な動作基準信号源１(15)
を選択し，動作基準信号として出力する。
【００２７】(2) 電源電圧が低い電圧から高い電圧へ
変動した場合。 比較回路４の出力はＶH である。このとき，比較回路出
力信号検出部１１はＶ H を検出し，比較基準信号発生部
１０は比較基準信号ＶP を発生する。
変動した場合。 比較回路４の出力はＶH である。このとき，比較回路出
力信号検出部１１はＶ H を検出し，比較基準信号発生部
１０は比較基準信号ＶP を発生する。
【００２８】そして，電源電圧が高い方へ変動してＶEH
になり，ＶM ＝ＶP になると，比較回路４はＶL を出力
する。そして，動作基準信号選択回路６において，動作
基準信号選択部１７が比較回路４の出力ＶL を検出す
る。動作基準信号選択部１７は，電源電圧が高い場合に
適正な動作基準信号源２(16)を選択し，信号を出力す
る。
になり，ＶM ＝ＶP になると，比較回路４はＶL を出力
する。そして，動作基準信号選択回路６において，動作
基準信号選択部１７が比較回路４の出力ＶL を検出す
る。動作基準信号選択部１７は，電源電圧が高い場合に
適正な動作基準信号源２(16)を選択し，信号を出力す
る。
【００２９】なお，上記の説明では，比較回路４の出力
に応じて，動作基準信号源(15)，(16)を選択して電源電
圧に応じて適正な信号を出力する場合について説明した
が，比較回路４の出力を直接アナログ回路２’の動作基
準信号として使用することも可能である。例えば，比較
回路４のＶL を２ボルト程度にしておいて，電源電圧が
低い場合の動作基準信号とする。あるいは，電源電圧の
高低に応じて比較回路４のＶH のレベルが変化するよう
にしておけば，比較回路４のＶH の信号を，電源電圧に
応じた動作基準として使用することも可能である。
に応じて，動作基準信号源(15)，(16)を選択して電源電
圧に応じて適正な信号を出力する場合について説明した
が，比較回路４の出力を直接アナログ回路２’の動作基
準信号として使用することも可能である。例えば，比較
回路４のＶL を２ボルト程度にしておいて，電源電圧が
低い場合の動作基準信号とする。あるいは，電源電圧の
高低に応じて比較回路４のＶH のレベルが変化するよう
にしておけば，比較回路４のＶH の信号を，電源電圧に
応じた動作基準として使用することも可能である。
【００３０】本発明によれば，比較回路が電源電圧の変
動に応じて，複数レベルの信号を出力し，その複数レベ
ルを直接入力する，もしくは複数レベルに応じて適正な
動作基準信号を選択するようにすることにより，常に適
正な動作基準信号を得ることができる。
動に応じて，複数レベルの信号を出力し，その複数レベ
ルを直接入力する，もしくは複数レベルに応じて適正な
動作基準信号を選択するようにすることにより，常に適
正な動作基準信号を得ることができる。
【００３１】また，本発明は動作特性としてヒステリシ
ス特性を備えているため，電源電圧が，例えばＶEHやＶ
EL付近でふらついても出力に影響を与えないので安定な
出力を得ることができる。
ス特性を備えているため，電源電圧が，例えばＶEHやＶ
EL付近でふらついても出力に影響を与えないので安定な
出力を得ることができる。
【００３２】
【実施例】上記における信号を，電圧信号により発生す
る場合を例として実施例を説明する。
る場合を例として実施例を説明する。
【００３３】図２は本発明の実施例１を示す。図２にお
いて，２０は動作基準電圧発生回路である。
いて，２０は動作基準電圧発生回路である。
【００３４】２１は電源電圧である。２２はアナログ回
路である。２２’はアナログ信号源である。
路である。２２’はアナログ信号源である。
【００３５】２３は入力電圧変換回路であって，抵抗Ｒ
1 と抵抗Ｒ2 により電源電圧Ｖｉｎを分圧し，分圧電圧
ＶM を出力するものである。２４は比較回路であって，
反転入力側に入力電圧変換回路２３の出力ＶM を入力
し，非反転入力側に基準電圧ＶP を入力するものであ
る。
1 と抵抗Ｒ2 により電源電圧Ｖｉｎを分圧し，分圧電圧
ＶM を出力するものである。２４は比較回路であって，
反転入力側に入力電圧変換回路２３の出力ＶM を入力
し，非反転入力側に基準電圧ＶP を入力するものであ
る。
【００３６】２５は比較基準電圧発生回路であって，比
較基準電圧を発生する回路である。２６は動作基準電圧
選択回路であって，比較回路２４の出力に応じて動作基
準電圧を選択して出力するものである。
較基準電圧を発生する回路である。２６は動作基準電圧
選択回路であって，比較回路２４の出力に応じて動作基
準電圧を選択して出力するものである。
【００３７】入力電圧変換回路２３において，Ｒ1 は抵
抗である。Ｒ2 は抵抗である。
抗である。Ｒ2 は抵抗である。
【００３８】動作基準電圧発生回路２０において，Ｒ3
は抵抗である。Ｒ4 は抵抗である。抵抗Ｒ3 と抵抗Ｒ4
により比較回路２４の出力電圧と比較基準電圧源３０の
電圧差を分圧し，比較回路２４の比較基準電圧とするも
のである。
は抵抗である。Ｒ4 は抵抗である。抵抗Ｒ3 と抵抗Ｒ4
により比較回路２４の出力電圧と比較基準電圧源３０の
電圧差を分圧し，比較回路２４の比較基準電圧とするも
のである。
【００３９】３０は比較基準電圧源であって，電圧Ｖ11
である。動作基準電圧選択回路２６において，３１はス
イッチ回路１であって，ＭＯＳＦＥＴ等により構成され
るアナログスイッチ回路である。
である。動作基準電圧選択回路２６において，３１はス
イッチ回路１であって，ＭＯＳＦＥＴ等により構成され
るアナログスイッチ回路である。
【００４０】３２はスイッチ回路２であって，ＭＯＳＦ
ＥＴ等により構成されるアナログスイッチ回路である。
３３はインバータである。
ＥＴ等により構成されるアナログスイッチ回路である。
３３はインバータである。
【００４１】３５は動作基準電圧源１であって，電圧Ｖ
21である。３６は動作基準電圧源２であって，電圧Ｖ22
である（Ｖ22＞Ｖ21）。Ｖｉｎは電源電圧である。
21である。３６は動作基準電圧源２であって，電圧Ｖ22
である（Ｖ22＞Ｖ21）。Ｖｉｎは電源電圧である。
【００４２】Ｖｏは比較回路２４の出力電圧である。Ｖ
ｏｕｔは動作基準電圧発生回路２０の出力電圧である。
ＶP は比較回路の基準電圧である。
ｏｕｔは動作基準電圧発生回路２０の出力電圧である。
ＶP は比較回路の基準電圧である。
【００４３】ＶM は比較回路の入力電圧である。図２の
構成の動作を説明する（図３を参照する）。図３ (a)は
比較回路の入力電圧と出力電圧の関係を示す図である。
ＶｉｎとＶ M の関係，ＶｉｎとＶP の関係（ＣＤＥＦ）
も合わせて示す。
構成の動作を説明する（図３を参照する）。図３ (a)は
比較回路の入力電圧と出力電圧の関係を示す図である。
ＶｉｎとＶ M の関係，ＶｉｎとＶP の関係（ＣＤＥＦ）
も合わせて示す。
【００４４】ＶEH＝４．０Ｖ，ＶEL＝３．０Ｖ，ＶL は
ＶｏのＬレベルであって，約０Ｖである。ＶH ，ＶH ’
はそれぞれＨレベルである。図３ (b)は動作基準電圧選
択回路の入力電圧と出力電圧の関係を示す図である。
ＶｏのＬレベルであって，約０Ｖである。ＶH ，ＶH ’
はそれぞれＨレベルである。図３ (b)は動作基準電圧選
択回路の入力電圧と出力電圧の関係を示す図である。
【００４５】図２において，比較回路２４は， ＶP ＞ＶM 電源電圧が低いとき，Ｖｏ＝ＶH ＶM ＞ＶP 電源電圧が低いとき，Ｖｏ＝ＶL である。
【００４６】比較基準電圧源３０の電圧Ｖ11は，ＶH ＞
Ｖ11＞ＶLとする。 (1) 電源電圧２１が低い方から高い方へ変動する場
合。 比較回路２４からはＶｏ＝ＶH が出力されている。電源
電圧がＶEHのとき，Ｖ M ＝ＶEH・Ｒ2 ／（Ｒ1 ＋
Ｒ2 ），ＶP ＝Ｒ3 （Ｖ11−ＶH ）／（Ｒ3 ＋Ｒ4 ）＋
ＶH である。
Ｖ11＞ＶLとする。 (1) 電源電圧２１が低い方から高い方へ変動する場
合。 比較回路２４からはＶｏ＝ＶH が出力されている。電源
電圧がＶEHのとき，Ｖ M ＝ＶEH・Ｒ2 ／（Ｒ1 ＋
Ｒ2 ），ＶP ＝Ｒ3 （Ｖ11−ＶH ）／（Ｒ3 ＋Ｒ4 ）＋
ＶH である。
【００４７】電源電圧が低いほうから高いほうへ変動
し，電圧ＶEH（図３ (a)のＡ点）で比較回路２４の出力
がＶL に変化する。そのとき，ＶM ＝ＶP であるので， ＶEH・Ｒ2 ／（Ｒ1 ＋Ｒ2 ）＝Ｒ3 ・（Ｖ11−ＶH ）／
（Ｒ3 ＋Ｒ4 ）＋ＶH である。
し，電圧ＶEH（図３ (a)のＡ点）で比較回路２４の出力
がＶL に変化する。そのとき，ＶM ＝ＶP であるので， ＶEH・Ｒ2 ／（Ｒ1 ＋Ｒ2 ）＝Ｒ3 ・（Ｖ11−ＶH ）／
（Ｒ3 ＋Ｒ4 ）＋ＶH である。
【００４８】従って，ＶEH＝（Ｒ1 ＋Ｒ3 ）・Ｒ2 ｛Ｖ
11・Ｒ3 ／Ｒ3 ＋Ｒ4 ）＋ＶH ・Ｒ 4 ／（Ｒ3 ＋
Ｒ4 ）｝ である。
11・Ｒ3 ／Ｒ3 ＋Ｒ4 ）＋ＶH ・Ｒ 4 ／（Ｒ3 ＋
Ｒ4 ）｝ である。
【００４９】例えば，図３ (a)に示すように（直線Ｂ’
Ａ参照），Ｖｉｎが低い方から高い方へ変動し，ＶEH＝
４．０Ｖに達するとＡ点でＶP ＝ＶM となり，比較回路
４の出力がＶL に変化する。
Ａ参照），Ｖｉｎが低い方から高い方へ変動し，ＶEH＝
４．０Ｖに達するとＡ点でＶP ＝ＶM となり，比較回路
４の出力がＶL に変化する。
【００５０】(2) 電源電圧が高い方から低い方へ変動
する場合。 比較回路２４からはＶｏ＝ＶL が出力されている。電源
電圧がＶELのとき，Ｖ M ＝ＶEL・Ｒ2 ／（Ｒ1 ＋
Ｒ2 ），ＶP ＝Ｒ4 （ＶL −Ｖ11）／＋Ｖ11 である。
する場合。 比較回路２４からはＶｏ＝ＶL が出力されている。電源
電圧がＶELのとき，Ｖ M ＝ＶEL・Ｒ2 ／（Ｒ1 ＋
Ｒ2 ），ＶP ＝Ｒ4 （ＶL −Ｖ11）／＋Ｖ11 である。
【００５１】電源電圧が高い方から低い方へ変動し，Ｖ
M ＝ＶP になると，比較回路２４の出力がＶH に変化す
る。このとき， ＶEL・Ｒ2 ／（Ｒ1 ＋Ｒ2 ）＝Ｒ4 （ＶL −Ｖ11）／＋
Ｖ11 である。
M ＝ＶP になると，比較回路２４の出力がＶH に変化す
る。このとき， ＶEL・Ｒ2 ／（Ｒ1 ＋Ｒ2 ）＝Ｒ4 （ＶL −Ｖ11）／＋
Ｖ11 である。
【００５２】従って， ＶEL＝｛（Ｒ1 ＋Ｒ2 ）／Ｒ2 ｝｛（Ｖ11Ｒ3 ／（Ｒ3
＋Ｒ4 ））＋（ＶL Ｒ 4 ／（Ｒ3 ＋Ｒ4 ））｝ である。
＋Ｒ4 ））＋（ＶL Ｒ 4 ／（Ｒ3 ＋Ｒ4 ））｝ である。
【００５３】このことを図３ (a)で説明する。電源電圧
が高い方から低い方へ変動し，ＶｉｎがＶELに達する
と，Ｂ点でＶM ＝ＶP となり比較回路２４の出力が
ＶH ’に変化し，Ｈレベルを出力する。
が高い方から低い方へ変動し，ＶｉｎがＶELに達する
と，Ｂ点でＶM ＝ＶP となり比較回路２４の出力が
ＶH ’に変化し，Ｈレベルを出力する。
【００５４】比較回路２４の出力に応じて，動作基準電
圧選択回路２６は動作する。例えば，スッチ回路１(31)
はＶｏがＶH のとき，スイッチ回路２(32)がオフ，スイ
ッチ回路１(31)がオン，ＶｏがＶL のとき，スイッチ回
路２(32)がオン，スイッチ回路１(31)がオフとなるよう
にする。電源電圧が低い方から高い方へ変動し，電源電
圧がＶEHになると，比較回路２４の出力がＶL となり，
スイッチ回路２(32)がオン，スイッチ回路１(31)がオフ
となって，Ｖｏｕｔに高い方の電圧Ｖ22が現れる。電源
電圧が高い方から低い方へ変動し，電源電圧がＶELにな
ると，比較回路２４の出力がＶH となり，スイッチ回路
２(32)がオフ，スイッチ回路１(31)がオンとなって，Ｖ
ｏｕｔに低い方の電圧Ｖ21が現れる（図３ (b)参照）。
圧選択回路２６は動作する。例えば，スッチ回路１(31)
はＶｏがＶH のとき，スイッチ回路２(32)がオフ，スイ
ッチ回路１(31)がオン，ＶｏがＶL のとき，スイッチ回
路２(32)がオン，スイッチ回路１(31)がオフとなるよう
にする。電源電圧が低い方から高い方へ変動し，電源電
圧がＶEHになると，比較回路２４の出力がＶL となり，
スイッチ回路２(32)がオン，スイッチ回路１(31)がオフ
となって，Ｖｏｕｔに高い方の電圧Ｖ22が現れる。電源
電圧が高い方から低い方へ変動し，電源電圧がＶELにな
ると，比較回路２４の出力がＶH となり，スイッチ回路
２(32)がオフ，スイッチ回路１(31)がオンとなって，Ｖ
ｏｕｔに低い方の電圧Ｖ21が現れる（図３ (b)参照）。
【００５５】図４は本発明の実施例２である。実施例２
は，比較基準電圧源を２種類用意し，比較回路２４の出
力論理に応じて，選択的に比較基準電圧源を切り替える
ものである。
は，比較基準電圧源を２種類用意し，比較回路２４の出
力論理に応じて，選択的に比較基準電圧源を切り替える
ものである。
【００５６】図４において，２０は動作基準電圧発生回
路である。２１は電源電圧である。
路である。２１は電源電圧である。
【００５７】２２はアナログ回路である。２３は入力電
圧変換回路である。２５は比較基準電圧発生回路であっ
て，比較基準電圧源１(41)と比較基準電圧源２(42)を持
ち，比較回路２４の出力論理に従って基準電圧ＶP を選
択的に切り替えて出力するものである。
圧変換回路である。２５は比較基準電圧発生回路であっ
て，比較基準電圧源１(41)と比較基準電圧源２(42)を持
ち，比較回路２４の出力論理に従って基準電圧ＶP を選
択的に切り替えて出力するものである。
【００５８】２６は動作基準電圧選択回路であって，動
作基準電圧源１(51)と動作基準電圧源２（52) を備え，
比較回路２４の出力に応じて動作基準電圧を選択的に出
力するものである。
作基準電圧源１(51)と動作基準電圧源２（52) を備え，
比較回路２４の出力に応じて動作基準電圧を選択的に出
力するものである。
【００５９】比較基準電圧発生回路２５において，４０
はスイッチ回路３であって，ＭＯＳＦＥＴ等により構成
されるアナログスイッチ回路であり，比較回路２４出力
のＶH もしくはＶL に応じて，ａｂ間接続もしくはａｃ
間接続をとるものである。
はスイッチ回路３であって，ＭＯＳＦＥＴ等により構成
されるアナログスイッチ回路であり，比較回路２４出力
のＶH もしくはＶL に応じて，ａｂ間接続もしくはａｃ
間接続をとるものである。
【００６０】４１は比較基準電圧源１であって，電圧Ｖ
11である。４２は比較基準電圧源２であって，電圧Ｖ12
である（Ｖ11＜Ｖ12）。動作基準電圧選択回路２６にお
いて，５０はスイッチ回路４であって，アナログスイッ
チ等により構成され，比較回路２４の出力に応じて，ｄ
ｅ間接続もしくはｄｆ間接続をとるものである。
11である。４２は比較基準電圧源２であって，電圧Ｖ12
である（Ｖ11＜Ｖ12）。動作基準電圧選択回路２６にお
いて，５０はスイッチ回路４であって，アナログスイッ
チ等により構成され，比較回路２４の出力に応じて，ｄ
ｅ間接続もしくはｄｆ間接続をとるものである。
【００６１】図４の構成において， Ｖｏ＝ＶH のとき，ＶP ＝Ｖ12 Ｖｏ＝ＶL のとき，ＶP ＝Ｖ11 である。
【００６２】但しＶ12＞Ｖ11とする。図４の構成の動作
を説明する。 (1) 電源電圧が低い方から高い方へ変動する場合。
を説明する。 (1) 電源電圧が低い方から高い方へ変動する場合。
【００６３】ＶP はＶ12である。そして，ＶM ＝ＶP に
なると比較回路２４はＶL を出力する。従って， ＶEHＲ2 ／（Ｒ1 ＋Ｒ2 ）＝Ｖ12 ＶEH＝Ｖ12（Ｒ1 ＋Ｒ2 ）／Ｒ2 となる。
なると比較回路２４はＶL を出力する。従って， ＶEHＲ2 ／（Ｒ1 ＋Ｒ2 ）＝Ｖ12 ＶEH＝Ｖ12（Ｒ1 ＋Ｒ2 ）／Ｒ2 となる。
【００６４】このとき，スイッチ回路３(40)は比較回路
２４の出力がＶL へ変動したことによりａｂ間接続と
し，ＶP をＶ11に切り替える。 (2) 電源電圧が高い方から低い方へ変動する場合 ＶP はＶ11である。そして，ＶM ＝ＶP に達すると，比
較回路２４の出力はＶH になる。
２４の出力がＶL へ変動したことによりａｂ間接続と
し，ＶP をＶ11に切り替える。 (2) 電源電圧が高い方から低い方へ変動する場合 ＶP はＶ11である。そして，ＶM ＝ＶP に達すると，比
較回路２４の出力はＶH になる。
【００６５】従って， ＶELＲ2 ／（Ｒ1 ＋Ｒ2 ）＝Ｖ11 ＶEL＝Ｖ11（Ｒ1 ＋Ｒ2 ）／Ｒ2 となる。
【００６６】このとき，スイッチ回路３(40)は比較回路
２４の出力がＶH へ変動したことによりａｃ間接続と
し，ＶP をＶ12に切り替える。動作基準電圧選択回路２
６において，スイッチ回路４(50)は比較回路２４の出力
に応じて，ｄｅ間接続もしくはｄｆ間接続し，電源電圧
が低い方から高い方へ変動して，比較回路２４の出力が
ＶL になった時に，ｄｆ間接続としてＶ22を出力する。
電源電圧が高い方から低い方へ変動し，比較回路２４の
出力がＶH になった時，ｄｅ間接続としてＶ21を出力す
る。
２４の出力がＶH へ変動したことによりａｃ間接続と
し，ＶP をＶ12に切り替える。動作基準電圧選択回路２
６において，スイッチ回路４(50)は比較回路２４の出力
に応じて，ｄｅ間接続もしくはｄｆ間接続し，電源電圧
が低い方から高い方へ変動して，比較回路２４の出力が
ＶL になった時に，ｄｆ間接続としてＶ22を出力する。
電源電圧が高い方から低い方へ変動し，比較回路２４の
出力がＶH になった時，ｄｅ間接続としてＶ21を出力す
る。
【００６７】但し，Ｖ21＜Ｖ22とする。図５は本発明の
比較回路の例を示す。図５の比較回路は，差動増幅器，
能動負荷とカレントミラー回路により構成されるもので
ある。
比較回路の例を示す。図５の比較回路は，差動増幅器，
能動負荷とカレントミラー回路により構成されるもので
ある。
【００６８】図５において，２４は比較回路である。６
０は差動増幅回路である。
０は差動増幅回路である。
【００６９】Ｔ1 ，Ｔ3 ，Ｔ5 はＰ型ＭＯＳＦＥＴであ
る。Ｔ2 ，Ｔ4 ，Ｔ6 ，Ｔ7 ，Ｔ8 はＮ型ＭＯＳＦＥＴ
である。Ｒは抵抗である。
る。Ｔ2 ，Ｔ4 ，Ｔ6 ，Ｔ7 ，Ｔ8 はＮ型ＭＯＳＦＥＴ
である。Ｒは抵抗である。
【００７０】図５の動作を説明する。 (1) ＶP ＝ＶM のとき, ＶO ＝（ＶDD＋ＶSS）／２に
設定する。即ち，Ｔ1のオン抵抗＝Ｔ2 のオン抵抗とな
るようにしておく。このときのＶＡをＶA0とする。
設定する。即ち，Ｔ1のオン抵抗＝Ｔ2 のオン抵抗とな
るようにしておく。このときのＶＡをＶA0とする。
【００７１】(2) ＶP ＞ＶM のとき Ｔ6 のオン抵抗が低下し，ＶＡ＜ＶＡ0 となって，Ｔ1
のオン抵抗＜Ｔ2 のオン抵抗となって，ＶｏがＨレベル
となる。
のオン抵抗＜Ｔ2 のオン抵抗となって，ＶｏがＨレベル
となる。
【００７２】(3) ＶP ＜ＶM のとき Ｔ6 のオン抵抗が上昇し，ＶＡ＞ＶＡ0 となって，Ｔ1
のオン抵抗＞Ｔ2 のオン抵抗となって，ＶｏがＬレベル
となる。
のオン抵抗＞Ｔ2 のオン抵抗となって，ＶｏがＬレベル
となる。
【００７３】Ｔ3 に対して，Ｔ5 がカレントミラー回路
を構成している。温度変化等でＴ3の電流が変動して
も，Ｔ5 の電流は同じように変動する。図６は発明で用
いるアナログスイッチ回路の例を示す。
を構成している。温度変化等でＴ3の電流が変動して
も，Ｔ5 の電流は同じように変動する。図６は発明で用
いるアナログスイッチ回路の例を示す。
【００７４】図６において，Ｔ1 はＰ型ＭＯＳＦＥＴで
ある。Ｔ2 はＮ型ＭＯＳＦＥＴである。
ある。Ｔ2 はＮ型ＭＯＳＦＥＴである。
【００７５】Ｔ3 はＰ型ＭＯＳＦＥＴである。Ｔ4 はＮ
型ＭＯＳＦＥＴである。ＶＤＤは電源電圧である。
型ＭＯＳＦＥＴである。ＶＤＤは電源電圧である。
【００７６】ＶＳＳは接地電圧である。図６の構成にお
いて，ＳがＨのときＢＣ間が導通する。ＳがＬのときＡ
Ｃ間が接続する。本発明に適用する場合はＳに比較回路
出力Ｖｏを入力する。Ａ，Ｂ間には比較基準電圧源もし
くは動作基準電圧源を接続する。
いて，ＳがＨのときＢＣ間が導通する。ＳがＬのときＡ
Ｃ間が接続する。本発明に適用する場合はＳに比較回路
出力Ｖｏを入力する。Ａ，Ｂ間には比較基準電圧源もし
くは動作基準電圧源を接続する。
【００７７】
【発明の効果】本発明によれば，電源電圧の変動に応じ
て自動的に動作基準信号を変更し，常に適正な動作基準
信号を出力する。また，本発明はヒステリシス特性を備
えているので，電源電圧のふらつきに対しては切り替え
動作がなされず安定に動作基準信号を出力することがで
きる。
て自動的に動作基準信号を変更し，常に適正な動作基準
信号を出力する。また，本発明はヒステリシス特性を備
えているので，電源電圧のふらつきに対しては切り替え
動作がなされず安定に動作基準信号を出力することがで
きる。
【図１】本発明の基本構成を示す図である。
【図２】本発明の実施例１を示す図である。
【図３】本発明の実施例１の動作説明図である。
【図４】本発明の実施例２を示す図である。
【図５】本発明で用いる比較回路の例を示す図である。
【図６】本発明で用いるアナログスイッチの例を示す図
である。
である。
【図７】従来の技術の説明図である。
【図８】課題を解決するための手段の説明図である。
１：動作基準信号発生回路 ２：電源電圧 ２’：アナログ回路 ３：入力信号変換回路 ４：比較回路 ５：比較基準信号発生回路 １０：比較基準信号発生部 １１：比較回路出力信号検出部 １２：比較基準信号源
Claims (9)
- 【請求項１】 入力信号を変換する入力信号変換回路
(3) と，該入力信号変換回路(3) の出力を入力し比較基
準信号と比較する比較回路(4) とを備えて，アナログ回
路（2') の動作基準信号を出力する信号発生回路におい
て，該信号発生回路(1) は，少なくとも二種類の比較基
準信号を発生する比較基準信号発生回路(5) を備え，該
比較基準信号発生回路(5) は比較回路(4) の出力を検出
し，該検出信号に基づいて比較基準信号を生成し，比較
回路(4) は該比較基準信号と入力信号変換回路(3) の出
力信号とを入力して比較し，少なくとも二種類の動作基
準信号を出力することを特徴とする信号発生回路。 - 【請求項２】 請求項１において，該比較回路(4) は演
算増幅器により構成され，該入力信号変換回路(3) の出
力は該演算増幅器の反転入力に入力され，該比較基準信
号は非反転入力端子に接続されることを特徴とする信号
発生回路。 - 【請求項３】 請求項１もしくは２において，該比較回
路(4) は差動増幅回路と該差動増幅回路の能動負荷と，
該能動負荷に対してカレントミラー回路を構成する能動
素子とにより構成されるものであることを特徴とする信
号発生回路。 - 【請求項４】 請求項１，２もしくは３において，前記
入力信号変換回路(3) は入力信号の振幅を変換すること
を特徴とする信号発生回路。 - 【請求項５】 請求項１，２，３もしくは４において，
比較基準信号発生回路(5) は比較基準信号源(12)と比較
基準信号発生部(10)とを備え，比較回路(4)の出力信号
を検出し，該出力信号と該比較基準信号源(12)の信号に
基づいて比較基準信号を生成して出力することを特徴と
する信号発生回路。 - 【請求項６】 請求項１，２，３，４もしくは５におい
て，該比較基準信号発生部(10)は比較回路(4) の出力信
号と比較基準信号源(12)の信号との差を分圧変換するこ
とにより比較基準信号を生成することを特徴とする信号
発生回路。 - 【請求項７】 請求項１，２，３，４もしくは５におい
て，該比較基準信号発生回路(5) は複数の比較基準信号
源(12)，(12') を備え, 該比較基準信号発生部(10)は比
較回路(4) の出力に応じて異なる比較基準信号源(12)，
(12') を選択し，異なる比較基準信号を出力することを
特徴とする信号発生回路。 - 【請求項８】 請求項１，２，３，４，５，６もしくは
７において，複数の動作基準信号源(15)，(16)を備えて
比較回路(4) の出力に応じて異なる動作基準信号を出力
する動作基準信号選択回路(6) を備えていることを特徴
とする信号発生回路。 - 【請求項９】 請求項７もしくは８において，比較基準
信号発生回路(5) もしくは動作基準信号選択回路(6) は
比較回路(4) の出力に応動するアナログスイッチ回路を
備え，比較回路(4) の出力に応動して比較基準信号源(1
2)，(12') もしくは動作基準信号源(15)，(16)を選択す
ることを特徴とする信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33566293A JP3359407B2 (ja) | 1993-12-28 | 1993-12-28 | 信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33566293A JP3359407B2 (ja) | 1993-12-28 | 1993-12-28 | 信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202596A true JPH07202596A (ja) | 1995-08-04 |
| JP3359407B2 JP3359407B2 (ja) | 2002-12-24 |
Family
ID=18291118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33566293A Expired - Lifetime JP3359407B2 (ja) | 1993-12-28 | 1993-12-28 | 信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3359407B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010183473A (ja) * | 2009-02-09 | 2010-08-19 | Fujitsu Semiconductor Ltd | 増幅器 |
-
1993
- 1993-12-28 JP JP33566293A patent/JP3359407B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010183473A (ja) * | 2009-02-09 | 2010-08-19 | Fujitsu Semiconductor Ltd | 増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3359407B2 (ja) | 2002-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166550A (en) | Comparator circuit with variable hysteresis characteristic | |
| US11936351B2 (en) | Systems and methods for error amplification and processing | |
| EP3416287B1 (en) | High voltage comparator | |
| KR0154844B1 (ko) | 출력 부하 검출 장치 | |
| US7417902B2 (en) | Input circuit for a memory device, and a memory device and memory system employing the input circuit | |
| US11929605B2 (en) | Semiconductor device | |
| JP2001161025A (ja) | 電流制限装置 | |
| US20120313610A1 (en) | Power Supply Control Circuit | |
| JPH0577206B2 (ja) | ||
| JPH07202596A (ja) | 信号発生回路 | |
| JP5598507B2 (ja) | 電源装置 | |
| JP2000065869A (ja) | 単一入力ピンを使用したデュアル・スレショルド比較器回路 | |
| KR102239591B1 (ko) | 주파수 검출 회로 | |
| US10715040B1 (en) | Voltage compensation circuit and voltage compensation method | |
| KR100246329B1 (ko) | 내부전압발생회로 | |
| JP3164697B2 (ja) | Ａ／ｄコンバータ | |
| US9979330B2 (en) | Three-phase motor control apparatus | |
| JP2930018B2 (ja) | 電圧変換回路 | |
| JPH0774638A (ja) | Ａ−ｄ変換器 | |
| JP7337723B2 (ja) | 電流供給回路および抵抗測定装置 | |
| JPH10190463A (ja) | 信号処理装置 | |
| US20060290204A1 (en) | Power supply with reliable voltage feedback control | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| JP3022010B2 (ja) | レベルシフト回路を用いたピーク値検出装置，及びレベルシフト回路を用いたモニタ装置 | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |