JPH07202503A - High frequency switch - Google Patents

High frequency switch

Info

Publication number
JPH07202503A
JPH07202503A JP35018193A JP35018193A JPH07202503A JP H07202503 A JPH07202503 A JP H07202503A JP 35018193 A JP35018193 A JP 35018193A JP 35018193 A JP35018193 A JP 35018193A JP H07202503 A JPH07202503 A JP H07202503A
Authority
JP
Japan
Prior art keywords
diode
circuit
frequency switch
strip line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35018193A
Other languages
Japanese (ja)
Inventor
Kazuhiro Iida
田 和 浩 飯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP35018193A priority Critical patent/JPH07202503A/en
Publication of JPH07202503A publication Critical patent/JPH07202503A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the small-sized high frequency switch by incorporating a second strip line in a multilayered substrate and forming first and second diodes, a first strip line, etc., on the substrate. CONSTITUTION:This high frequency switch 10 includes a laminated body or the multilayered substrate. The first strip line electrodes and a second strip line electrode to be the first strip line, and the second strip line, are incorporated in the multilayered substrate. A first diode 44, a second diode 46, a chip inductor 48 to be an inductor, etc., are mounted on this multilayered substrate 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は高周波スイッチに関
し、特にたとえば、デジタル携帯電話などの高周波回路
において信号の経路の切り換えを行うための高周波スイ
ッチに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency switch, and more particularly to a high frequency switch for switching a signal path in a high frequency circuit such as a digital mobile phone.

【0002】[0002]

【従来の技術】高周波スイッチは、図6に示すように、
デジタル携帯電話などにおいて、送信回路TXとアンテ
ナANTとの接続および受信回路RXとアンテナANT
との接続を切り換えるために用いられる。
2. Description of the Related Art A high-frequency switch, as shown in FIG.
In a digital mobile phone, etc., the connection between the transmission circuit TX and the antenna ANT and the reception circuit RX and the antenna ANT
Used to switch the connection with.

【0003】図7はこの発明の背景となりかつこの発明
が適用される高周波スイッチの一例を示す回路図であ
る。この高周波スイッチは、アンテナANT,送信回路
TXおよび受信回路RXに接続される。送信回路TXに
は、第1のコンデンサC1を介して第1のダイオードD
1のアノードが接続される。第1のダイオードD1のア
ノードは、インダクタLおよび第2のコンデンサC2の
直列回路を介して接地される。さらに、インダクタLと
第2のコンデンサC2との中間点には、抵抗Rを介し
て、コントロール端子Tが接続される。コントロール端
子Tには、高周波スイッチの切り換えを行うためのコン
トロール回路が接続される。また、第1のダイオードD
1のカソードは、第3のコンデンサC3を介して、アン
テナANTに接続される。アンテナANTに接続された
第3のコンデンサC3には、ストリップラインSLと第
4のコンデンサC4との直列回路を介して、受信回路R
Xが接続される。また、ストリップラインSLと第4の
コンデンサC4との中間点には、第2のダイオードD2
のアノードが接続される。そして、第2のダイオードD
2のカソードは接地される。
FIG. 7 is a circuit diagram showing an example of a high frequency switch which is the background of the present invention and to which the present invention is applied. The high frequency switch is connected to the antenna ANT, the transmission circuit TX and the reception circuit RX. The transmission circuit TX is connected to the first diode D via the first capacitor C1.
One anode is connected. The anode of the first diode D1 is grounded via the series circuit of the inductor L and the second capacitor C2. Further, a control terminal T is connected via a resistor R to an intermediate point between the inductor L and the second capacitor C2. A control circuit for switching the high frequency switch is connected to the control terminal T. Also, the first diode D
The cathode of No. 1 is connected to the antenna ANT via the third capacitor C3. The receiving circuit R is connected to the third capacitor C3 connected to the antenna ANT via a series circuit of a strip line SL and a fourth capacitor C4.
X is connected. The second diode D2 is provided at the midpoint between the strip line SL and the fourth capacitor C4.
The anode of is connected. And the second diode D
The second cathode is grounded.

【0004】図7に示す高周波スイッチを用いて送信す
る場合、コントロール端子Tに正の電圧が与えられる。
この電圧によって、第1のダイオードD1および第2の
ダイオードD2がONになる。このとき、第1〜第4の
コンデンサC1〜C4によって直流分がカットされ、コ
ントロール端子Tに加えられた電圧が第1のダイオード
D1および第2のダイオードD2を含む回路にのみ印加
されるようにしている。第1のダイオードD1および第
2のダイオードD2がONになることによって、送信回
路TXからの信号がアンテナANTに送られ、信号がア
ンテナANTから送信される。なお、送信回路TXの送
信信号は、ストリップラインSLが第2のダイオードD
2により接地されることにより共振して接続点Aから受
信回路RX側をみたインピーダンスが非常に大きくなる
ため、受信回路RXには伝達されない。
When transmitting using the high frequency switch shown in FIG. 7, a positive voltage is applied to the control terminal T.
This voltage turns on the first diode D1 and the second diode D2. At this time, the direct current component is cut by the first to fourth capacitors C1 to C4, and the voltage applied to the control terminal T is applied only to the circuit including the first diode D1 and the second diode D2. ing. By turning on the first diode D1 and the second diode D2, the signal from the transmission circuit TX is sent to the antenna ANT, and the signal is sent from the antenna ANT. In the transmission signal of the transmission circuit TX, the strip line SL has the second diode D.
By being grounded by 2, the impedance resonates and the impedance seen from the connection point A to the receiving circuit RX side becomes very large, so that it is not transmitted to the receiving circuit RX.

【0005】一方、受信時には、コントロール端子Tに
電圧を印加しないことによって、第1のダイオードD1
および第2のダイオードD2はOFFとなる。そのた
め、受信信号は受信回路RXに伝達され、送信回路TX
側には伝達されない。このように、コントロール端子T
に印加される電圧をコントロールすることによって、送
受信を切り換えることができる。
On the other hand, at the time of reception, by applying no voltage to the control terminal T, the first diode D1
And the second diode D2 is turned off. Therefore, the reception signal is transmitted to the reception circuit RX, and the transmission circuit TX
Not transmitted to the side. In this way, the control terminal T
Transmission and reception can be switched by controlling the voltage applied to.

【0006】図8は図7に示す回路を有する従来の高周
波スイッチの一例を示す平面図である。この高周波スイ
ッチ1は基板2を含み、基板2の一方主面には、インダ
クタLとなるコイル電極3aおよびストリップラインS
Lとなるストリップライン電極3bや多数のランドが形
成され、それらのコイル電極3aおよびストリップライ
ン電極3bやランドに、第1および第2のダイオード4
aおよび4bと、第1,第2,第3および第4のコンデ
ンサC1,C2,C3およびC4となるチップコンデン
サ5a,5b,5cおよび5dと、抵抗Rとなるチップ
抵抗6とが接続されている。
FIG. 8 is a plan view showing an example of a conventional high frequency switch having the circuit shown in FIG. The high-frequency switch 1 includes a substrate 2, and a coil electrode 3a serving as an inductor L and a strip line S are provided on one main surface of the substrate 2.
A stripline electrode 3b serving as L and a large number of lands are formed, and the first and second diodes 4 are formed on the coil electrode 3a, the stripline electrode 3b, and the land.
a and 4b, chip capacitors 5a, 5b, 5c and 5d, which are the first, second, third and fourth capacitors C1, C2, C3 and C4, and a chip resistor 6, which is a resistor R, are connected. There is.

【0007】[0007]

【発明が解決しようとする課題】ところが、図8に示す
従来の高周波スイッチ1では、コイル電極3aおよびス
トリップライン電極3bの長さとして、一般的に送信信
号や受信信号の波長の1/4の長さが必要であり、基板
2の誘電率にもよるが、数10mm程度必要であり、コ
イル電極3aおよびストリップライン電極3bに関与す
る部分が、基板2上の大きな面積を占有している。その
ため、この高周波スイッチ1では、小型化に問題があ
る。
However, in the conventional high frequency switch 1 shown in FIG. 8, the length of the coil electrode 3a and the strip line electrode 3b is generally 1/4 of the wavelength of the transmission signal or the reception signal. The length is required, and depending on the dielectric constant of the substrate 2, it is required to be several tens of millimeters, and the portions related to the coil electrode 3a and the strip line electrode 3b occupy a large area on the substrate 2. Therefore, the high-frequency switch 1 has a problem in downsizing.

【0008】それゆえに、この発明の主たる目的は、小
型の高周波スイッチを提供することである。
Therefore, a main object of the present invention is to provide a compact high frequency switch.

【0009】[0009]

【課題を解決するための手段】この発明は、送信回路,
受信回路およびアンテナに接続され、送信回路とアンテ
ナとの接続および受信回路とアンテナとの接続を切り換
えるための高周波スイッチであって、送信回路側にアノ
ードが接続されアンテナ側にカソードが接続される第1
のダイオードと、第1のダイオードのアノードに接続さ
れる第1のストリップラインまたは前記第1のダイオー
ドに並列接続されるインダクタと、アンテナと受信回路
との間に接続される第2のストリップラインと、受信回
路側にアノードが接続されアース側にカソードが接続さ
れる第2のダイオードとを含み、第2のストリップライ
ンは多層基板に内蔵され、第1のダイオードと、第2の
ダイオードと、第1のストリップラインまたは前記イン
ダクタとが、前記多層基板上に形成される、高周波スイ
ッチである。
The present invention is directed to a transmitter circuit,
A high frequency switch connected to a receiving circuit and an antenna for switching between a transmitting circuit and an antenna and a receiving circuit and an antenna, the anode being connected to the transmitting circuit side and the cathode being connected to the antenna side. 1
And a first strip line connected to the anode of the first diode or an inductor connected in parallel to the first diode, and a second strip line connected between the antenna and the receiving circuit. A second diode having an anode connected to the receiving circuit side and a cathode connected to the ground side, the second stripline being incorporated in the multilayer substrate, the first diode, the second diode, and the second diode. One strip line or the inductor is a high-frequency switch formed on the multilayer substrate.

【0010】[0010]

【作用】第2のストリップラインが多層基板に内蔵され
る。さらに、第1および第2のダイオードと、第1のス
トリップラインまたはインダクタとが、その多層基板上
に形成される。そのため、平面的に見て、高周波スイッ
チの面積が減る。
The second strip line is built in the multilayer substrate. Further, first and second diodes and a first stripline or inductor are formed on the multilayer substrate. Therefore, the area of the high frequency switch is reduced in a plan view.

【0011】[0011]

【発明の効果】この発明によれば、小型の高周波スイッ
チが得られる。
According to the present invention, a compact high frequency switch can be obtained.

【0012】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the detailed description of the embodiments below with reference to the drawings.

【0013】[0013]

【実施例】この実施例の高周波スイッチは、構造的に特
徴を有するが回路自体も特徴を有するので、まず、図3
などを参照して、この実施例の高周波スイッチの回路に
ついて説明する。この高周波スイッチは、デジタル携帯
電話などの送受信の切り換えのために使用される。した
がって、高周波スイッチは、アンテナANT,送信回路
TXおよび受信回路RXに接続される。送信回路TX
は、第1のコンデンサC1を介して、第1のダイオード
D1のアノードに接続される。また、第1のダイオード
D1のアノードは、第1のストリップラインSL1およ
び第4のコンデンサC4を介して接地される。この第1
のストリップラインSL1はインダクタに置き換えても
よい。さらに、第1のストリップラインSL1と第4の
コンデンサC4との中間点は、第1の抵抗R1を介して
第1のコントロール端子T1に接続される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The high frequency switch of this embodiment is structurally characteristic, but the circuit itself is also characteristic.
The circuit of the high frequency switch of this embodiment will be described with reference to the drawings. This high frequency switch is used for switching transmission / reception of a digital mobile phone or the like. Therefore, the high frequency switch is connected to the antenna ANT, the transmission circuit TX and the reception circuit RX. Transmission circuit TX
Is connected to the anode of the first diode D1 via the first capacitor C1. The anode of the first diode D1 is grounded via the first strip line SL1 and the fourth capacitor C4. This first
The strip line SL1 may be replaced with an inductor. Further, the midpoint between the first strip line SL1 and the fourth capacitor C4 is connected to the first control terminal T1 via the first resistor R1.

【0014】第1のダイオードD1のカソードは、第2
のコンデンサC2を介してアンテナANTに接続され
る。また、第1のダイオードD1のアノードに、つまり
第1のダイオードD1に並列に、インダクタL1と第7
のコンデンサC7との直列回路が接続される。さらに、
第1のダイオードD1に並列に、第6のコンデンサC6
および第2の抵抗R2がそれぞれ接続される。なお、図
3の回路例の第1のストリップラインSL1と第4のコ
ンデンサC4に代えて、抵抗を接続するようにしても同
様の結果が得られる。
The cathode of the first diode D1 has a second
Is connected to the antenna ANT via the capacitor C2. In addition, the inductor L1 and the seventh diode D1 are connected to the anode of the first diode D1 in parallel with the first diode D1.
A series circuit with the capacitor C7 is connected. further,
A sixth capacitor C6 is connected in parallel with the first diode D1.
And the second resistor R2 are respectively connected. Similar results can be obtained by connecting a resistor instead of the first strip line SL1 and the fourth capacitor C4 in the circuit example of FIG.

【0015】また、アンテナANTには、第2のストリ
ップラインSL2が接続される。第2のストリップライ
ンSL2は、第3のコンデンサC3を介して、受信回路
RXに接続される。また、第2のストリップラインSL
2と第3のコンデンサC3との中間点は、第2のダイオ
ードD2と第5のコンデンサC5との直列回路を介して
接地される。さらに、第2のダイオードD2に並列に、
第3の抵抗R3が接続される。この第3の抵抗R3は、
第4の抵抗R4を介して、第2のコントロール端子T2
に接続される。
A second strip line SL2 is connected to the antenna ANT. The second strip line SL2 is connected to the receiving circuit RX via the third capacitor C3. In addition, the second strip line SL
The midpoint between the second capacitor C3 and the second capacitor C3 is grounded via the series circuit of the second diode D2 and the fifth capacitor C5. Furthermore, in parallel with the second diode D2,
The third resistor R3 is connected. This third resistor R3 is
The second control terminal T2 is connected via the fourth resistor R4.
Connected to.

【0016】図3に示す高周波スイッチを用いて送信を
行う場合、第1のコントロール端子T1に正の電圧が印
加される。第1のコントロール端子T1に加えられた電
圧は、第1のダイオードD1および第2のダイオードD
2に順方向のバイアス電圧として印加され、これらのダ
イオードD1,D2がON状態となる。したがって、送
信回路TXからの送信信号は、アンテナANTから送信
されるとともに、第2のストリップラインSL2が第2
のダイオードD2により接地されて共振してそのインピ
ーダンスが無限大となるため、受信回路RX側には伝達
されない。
When transmitting using the high frequency switch shown in FIG. 3, a positive voltage is applied to the first control terminal T1. The voltage applied to the first control terminal T1 is applied to the first diode D1 and the second diode D1.
2 is applied as a forward bias voltage, and these diodes D1 and D2 are turned on. Therefore, the transmission signal from the transmission circuit TX is transmitted from the antenna ANT and the second strip line SL2 is transmitted to the second strip line SL2.
Since it is grounded by the diode D2 and resonates and its impedance becomes infinite, it is not transmitted to the receiving circuit RX side.

【0017】送信時においては、第1のダイオードD1
および第2のダイオードD2がONとなるが、これらの
ダイオードにはインダクタンス分が存在する。このよう
なインダクタンス分が存在すると、アンテナANTと第
2のストリップラインSL2との接続点Aから受信回路
RX側をみたときのインピーダンスが無限大とならな
い。このようなインダクタンス分による影響を除去する
ために、第2のダイオードD2のインダクタンス分と第
5のコンデンサC5とで、直列共振回路が形成される。
したがって、第5のコンデンサC5のキャパシタンスC
は、第2のダイオードD2のインダクタンス分をLD
使用周波数をfとすると、次式で表される。 C=1/{(2πf)2 ・LD
During transmission, the first diode D1
And the second diode D2 is turned on, but these diodes have an inductance component. If such an inductance component exists, the impedance when the receiving circuit RX side is viewed from the connection point A between the antenna ANT and the second strip line SL2 does not become infinite. In order to eliminate such an influence of the inductance component, a series resonance circuit is formed by the inductance component of the second diode D2 and the fifth capacitor C5.
Therefore, the capacitance C of the fifth capacitor C5
Is the inductance component of the second diode D2, L D ,
When the frequency used is f, it is expressed by the following equation. C = 1 / {(2πf) 2 · L D }

【0018】第5のコンデンサC5のキャパシタンスC
を上式の条件に設定することによって、第2のダイオー
ドD2がON時に、直列共振回路が形成され、アンテナ
ANTと第2のストリップラインSL2との接続点Aか
ら受信回路RX側をみたときのインピーダンスを無限大
にできる。したがって、送信回路TXからの信号は受信
回路RXに伝達されず、送信回路TXとアンテナANT
との間の挿入損失を小さくすることができる。さらに、
アンテナANTと受信回路RXとの間において、良好な
アイソレーションを得ることができる。なお、第1のコ
ントロール端子T1に電圧を加えると、電流は第1,第
2,第3,第4および第5のコンデンサC1,C2,C
3,C4およびC5でカットされて、第1のダイオード
D1および第2のダイオードD2を含む回路にのみ流れ
ることになって、他の部分に影響を及ぼさない。
The capacitance C of the fifth capacitor C5
When the second diode D2 is turned on, a series resonance circuit is formed by setting the above condition to satisfy the condition of the receiving circuit RX side from the connection point A between the antenna ANT and the second strip line SL2. The impedance can be infinite. Therefore, the signal from the transmission circuit TX is not transmitted to the reception circuit RX, and the transmission circuit TX and the antenna ANT are transmitted.
The insertion loss between and can be reduced. further,
Good isolation can be obtained between the antenna ANT and the receiving circuit RX. When a voltage is applied to the first control terminal T1, the current is changed to the first, second, third, fourth and fifth capacitors C1, C2, C.
It is cut by 3, C4 and C5 and flows only to the circuit including the first diode D1 and the second diode D2, and does not affect other parts.

【0019】また、図3に示す高周波スイッチを用いて
受信を行う場合、第1のコントロール端子T1の電圧印
加が停止されるとともに、第2のコントロール端子T2
に正の電圧が加えられる。第2のコントロール端子T2
に加えられた電圧は、第2の抵抗R2および第3の抵抗
R3などで分圧され、第1のダイオードD1および第2
のダイオードD2に逆方向のバイアス電圧として印加さ
れる。それによって、第1のダイオードD1および第2
のダイオードD2は確実にOFFとなり、受信信号が受
信回路RXに伝達される。このとき、ダイオードにはキ
ャパシタンス分が存在するため、受信信号が送信回路T
X側に漏れる場合がある。このような受信信号の漏れを
防ぐために、図3に示すように、第1のダイオードD1
のキャパシタンス分とインダクタL1と第6のコンデン
サC6とで、並列共振回路が形成される。したがって、
インダクタL1のインダクタンスLは、第1のダイオー
ドD1と第6のコンデンサC6との合成キャパシタンス
をC,使用周波数をfとすると、次式で表される。 L=1/{(2πf)2 ・C}
Further, when the high frequency switch shown in FIG. 3 is used for reception, the voltage application to the first control terminal T1 is stopped and the second control terminal T2 is applied.
A positive voltage is applied to. Second control terminal T2
The voltage applied to the first diode D1 and the second diode R1 is divided by the second resistor R2 and the third resistor R3.
Is applied as a reverse bias voltage to the diode D2. Thereby, the first diode D1 and the second diode D1
The diode D2 of is surely turned off, and the reception signal is transmitted to the reception circuit RX. At this time, since the diode has a capacitance component, the received signal is transmitted by the transmission circuit T.
It may leak to the X side. In order to prevent such a leakage of the received signal, as shown in FIG.
A parallel resonant circuit is formed by the capacitance component of, the inductor L1, and the sixth capacitor C6. Therefore,
The inductance L of the inductor L1 is represented by the following equation, where C is the combined capacitance of the first diode D1 and the sixth capacitor C6 and f is the operating frequency. L = 1 / {(2πf) 2 · C}

【0020】インダクタL1のインダクタンスLを上式
の条件に設定することによって、送信回路TXとアンテ
ナANTとの間のアイソレーションを良好にすることが
できる。したがって、受信信号は送信回路TX側に漏れ
ず、アンテナANTと受信回路RXとの間の挿入損失を
小さくすることができる。なお、インダクタL1の代わ
りに、高いインピーダンスの伝送線路を使用しても、同
様の効果を得ることができる。この実施例では、第1お
よび第2のコントロール端子T1,T2に電圧を加えた
ときに、インダクタL1を介して電流が流れることを防
ぐために、インダクタL1に直列に第7のコンデンサC
7が接続されている。この第7のコンデンサC7を接続
する場合、そのキャパシタンスに応じて必要により上式
が補正されることはいうまでもない。
By setting the inductance L of the inductor L1 to the above condition, the isolation between the transmission circuit TX and the antenna ANT can be improved. Therefore, the received signal does not leak to the transmitting circuit TX side, and the insertion loss between the antenna ANT and the receiving circuit RX can be reduced. The same effect can be obtained by using a high impedance transmission line instead of the inductor L1. In this embodiment, when a voltage is applied to the first and second control terminals T1 and T2, a seventh capacitor C is connected in series with the inductor L1 in order to prevent a current from flowing through the inductor L1.
7 is connected. It is needless to say that when the seventh capacitor C7 is connected, the above equation is corrected according to the capacitance thereof.

【0021】ダイオードのインダクタンス分およびキャ
パシタンス分には、個々のダイオードでばらつきがあ
る。特に、キャパシタンス分のばらつきによって、イン
ダクタL1と第6のコンデンサC6とで形成される並列
共振回路の共振周波数が変化するなどの不都合がおこ
る。しかしながら、図3に示す高周波スイッチでは、第
1のダイオードD1と第6のコンデンサC6とが並列接
続されているため、その合成キャパシタンスは大きくな
る。たとえば、コンデンサのキャパシタンスをC1,第
1のダイオードD2のキャパシタンスをCD とすると、
その合成キャパシタンスは、C=C1 +CD となる。第
1のダイオードD1のキャパシタンス分のばらつきをC
DSとすると、全キャパシタンスに対するばらつきは、C
DS/(C1 +CD )となる。第6のコンデンサC6が接
続されていない場合、全キャパシタンスに対するばらつ
きの割合は、CDS/CD であるから、第6のコンデンサ
C6を接続したほうがキャパシタンスのばらつきの影響
を小さくすることができる。したがって、図3に示す高
周波スイッチでは、送信時および受信時のいずれにも良
好な安定した性能を得ることができる。
The inductance component and the capacitance component of the diode vary from one diode to another. In particular, due to the variation in capacitance, the resonance frequency of the parallel resonant circuit formed by the inductor L1 and the sixth capacitor C6 changes, which is disadvantageous. However, in the high frequency switch shown in FIG. 3, since the first diode D1 and the sixth capacitor C6 are connected in parallel, the combined capacitance thereof becomes large. For example, if the capacitance of the capacitor is C 1 and the capacitance of the first diode D2 is C D ,
The combined capacitance is C = C 1 + C D. The variation of the capacitance of the first diode D1 is C
Assuming DS , the variation with respect to the total capacitance is C
It becomes DS / (C 1 + C D ). When the sixth capacitor C6 is not connected, the ratio of variation with respect to the total capacitance is C DS / C D , and therefore the influence of the variation in capacitance can be reduced by connecting the sixth capacitor C6. Therefore, the high-frequency switch shown in FIG. 3 can obtain good and stable performance both during transmission and during reception.

【0022】次に、図1および図2などを参照して、こ
の実施例の高周波スイッチの構造について詳しく説明す
る。この高周波スイッチ10は、積層体ないし多層基板
12を含む。積層体ないし多層基板12は、図2に示す
ように、多数の誘電体層などを積層することによって形
成される。1番下の第1の誘電体層14上には、ほぼ全
面に第1のアース電極16が形成される。第1のアース
電極16から第1の誘電体層14の一方の対向する端部
に向かって、引出し電極16aおよび16bがそれぞれ
形成される。この実施例では、第1のアース電極16か
ら第1の誘電体層14の長手方向の一端部および他端部
に向かって、引出し電極16aおよび16bがそれぞれ
形成される。第1のアース電極16上には、第2の誘電
体層18が形成される。
Next, the structure of the high frequency switch of this embodiment will be described in detail with reference to FIGS. 1 and 2. The high frequency switch 10 includes a laminated body or a multilayer substrate 12. As shown in FIG. 2, the laminated body or the multilayer substrate 12 is formed by laminating a large number of dielectric layers and the like. A first ground electrode 16 is formed on substantially the entire surface of the bottommost first dielectric layer 14. Extraction electrodes 16a and 16b are formed from the first ground electrode 16 toward one of the opposite ends of the first dielectric layer 14, respectively. In this embodiment, extraction electrodes 16a and 16b are formed from the first ground electrode 16 toward one end and the other end of the first dielectric layer 14 in the longitudinal direction, respectively. A second dielectric layer 18 is formed on the first ground electrode 16.

【0023】第2の誘電体層18上には、蛇行するよう
にして、第1のストリップライン電極20が形成され
る。第1のストリップライン電極20の一端および他端
は、それぞれ第2の誘電体層18の長手方向の一端側に
配置されるように形成される。第1のストリップライン
電極20上には、第3の誘電体層24が形成される。
A first stripline electrode 20 is formed on the second dielectric layer 18 in a meandering manner. One end and the other end of the first stripline electrode 20 are formed so as to be respectively arranged on one end side in the longitudinal direction of the second dielectric layer 18. A third dielectric layer 24 is formed on the first stripline electrode 20.

【0024】第3の誘電体層24上には、第2のアース
電極26が形成される。第2のアース電極26には、第
1のアース電極16の引出し電極16aおよび16bに
対応する位置に、引出し電極26aおよび26bが形成
される。第3の誘電体層24には、ビアホール28aお
よび28bが形成される。1つのビアホール28aは、
前記第1のストリップライン電極20の一端部に対応す
る位置に形成され、他の1つのビアホール28bは、第
1のストリップライン電極20の他端部に対応する位置
に形成される。第2のアース電極26上には、第4の誘
電体層30が形成される。
A second ground electrode 26 is formed on the third dielectric layer 24. Lead electrodes 26 a and 26 b are formed on the second ground electrode 26 at positions corresponding to the lead electrodes 16 a and 16 b of the first ground electrode 16. Via holes 28a and 28b are formed in the third dielectric layer 24. One via hole 28a is
The via hole 28b is formed at a position corresponding to one end of the first stripline electrode 20, and the other via hole 28b is formed at a position corresponding to the other end of the first stripline electrode 20. A fourth dielectric layer 30 is formed on the second ground electrode 26.

【0025】第4の誘電体層30上には、蛇行するよう
にして、第2のストリップライン電極32が形成され
る。第2のストリップライン電極32の一端および他端
は、それぞれ第4の誘電体層30の長手方向の一端側に
くるように形成される。第4の誘電体層30には、ビア
ホール28aおよび28bに対応する位置に、ビアホー
ル34aおよび34bが形成される。第2のストリップ
ライン電極32上には、第5の誘電体層36が形成され
る。
A second stripline electrode 32 is formed on the fourth dielectric layer 30 so as to meander. One end and the other end of the second stripline electrode 32 are formed so as to come to one end side in the longitudinal direction of the fourth dielectric layer 30, respectively. Via holes 34a and 34b are formed in the fourth dielectric layer 30 at positions corresponding to the via holes 28a and 28b. A fifth dielectric layer 36 is formed on the second stripline electrode 32.

【0026】第5の誘電体層36上には、第3のアース
電極38が形成される。第3のアース電極38には、第
2のアース電極26の引出し電極26aおよび26bに
対応する位置に、引出し電極38aおよび38bが形成
される。第5の誘電体層36には、ビアホール34aお
よび34bに対応する位置に、ビアホール40aおよび
40bが形成されるとともに、前記第2のストリップラ
イン電極32の両端部にそれぞれ対応する位置に、ビア
ホール40cおよび40dが形成される。第3のアース
電極38上には、第6の誘電体層42が形成される。
A third ground electrode 38 is formed on the fifth dielectric layer 36. Lead electrodes 38a and 38b are formed on the third ground electrode 38 at positions corresponding to the lead electrodes 26a and 26b of the second ground electrode 26. Via holes 40a and 40b are formed in the fifth dielectric layer 36 at positions corresponding to the via holes 34a and 34b, and via holes 40c are formed at positions corresponding to both ends of the second stripline electrode 32, respectively. And 40d are formed. A sixth dielectric layer 42 is formed on the third ground electrode 38.

【0027】この1番上の第6の誘電体層42上には、
各ランドや第1のダイオード44,第2のダイオード4
6およびインダクタL1となるチップインダクタ48な
どが形成される。それらのランドや第1および第2のダ
イオード44および46には、第1,第2,第3,第
4,第5,第6および第7のコンデンサC1,C2,C
3,C4,C5,C6およびC7となるチップコンデン
サ50,52,54,56,58,60および62と、
第1,第2,第3および第4の抵抗R1,R2,R3お
よびR4となるチップ抵抗(あるいは印刷抵抗)64,
66,68および70とが接続される。この第6の誘電
体層42には、ビアホール40a,40b,40cおよ
び40dに対応する位置に、ビアホール72a,72
b,72cおよび72dが形成される。これらのビアホ
ール72a〜72dは、所定のランドを貫通するように
して形成される。
On the uppermost sixth dielectric layer 42,
Each land, first diode 44, second diode 4
6 and the chip inductor 48 that becomes the inductor L1 are formed. The first, second, third, fourth, fifth, sixth and seventh capacitors C1, C2, C are connected to those lands and the first and second diodes 44 and 46, respectively.
Chip capacitors 50, 52, 54, 56, 58, 60 and 62 which are 3, C4, C5, C6 and C7,
Chip resistors (or printing resistors) 64 that become the first, second, third and fourth resistors R1, R2, R3 and R4,
66, 68 and 70 are connected. The sixth dielectric layer 42 has via holes 72a, 72 at positions corresponding to the via holes 40a, 40b, 40c and 40d.
b, 72c and 72d are formed. These via holes 72a to 72d are formed so as to penetrate a predetermined land.

【0028】これらの複数の誘電体層が一体化されるこ
とによって、積層体ないし多層基板12が形成される。
このとき、ビアホール28b,34b,40b,72b
およびランド74を介して、第1のストリップライン電
極20の一端と、第1のチップコンデンサ50の一端
と、第1のダイオード44の一端と、チップインダクタ
48の一端と、第6のチップコンデンサ60の一端と、
第2のチップ抵抗66の一端とが接続される。
A laminated body or a multilayer substrate 12 is formed by integrating these plural dielectric layers.
At this time, the via holes 28b, 34b, 40b, 72b
And one end of the first stripline electrode 20, one end of the first chip capacitor 50, one end of the first diode 44, one end of the chip inductor 48, and the sixth chip capacitor 60 via the land 74. One end of
One end of the second chip resistor 66 is connected.

【0029】また、ビアホール28a,34a,40
a,72aおよびランド76を介して、第1のストリッ
プライン電極20の他端と、第1のチップ抵抗64の一
端と、第4のチップコンデンサ56の一端とが接続され
る。
Further, the via holes 28a, 34a, 40
The other end of the first strip line electrode 20, one end of the first chip resistor 64, and one end of the fourth chip capacitor 56 are connected via a, 72a and the land 76.

【0030】さらに、ビアホール40c,72cおよび
ランド78を介して、第2のストリップライン電極32
の一端と、第2のチップコンデンサ52の一端と、第1
のダイオード44の他端と、第7のチップコンデンサ6
2の一端と、第6のチップコンデンサ60の一端と、第
2のチップ抵抗66の他端とが接続される。また、第7
のチップコンデンサ62の他端は、チップインダクタ4
8の他端に接続される。
Further, the second strip line electrode 32 is provided via the via holes 40c and 72c and the land 78.
One end of the second chip capacitor 52,
The other end of the diode 44 and the seventh chip capacitor 6
2, one end of the sixth chip capacitor 60 and the other end of the second chip resistor 66 are connected. Also, the seventh
The other end of the chip capacitor 62 of the
8 is connected to the other end.

【0031】さらに、ビアホール40d,72dおよび
ランド80を介して、第2のストリップライン電極32
の他端と、第3のチップ抵抗68の一端と、第2のダイ
オード46の一端(アノード側)と、第3のチップコン
デンサ54の一端とが接続される。また、第3のチップ
抵抗68の他端と第4のチップ抵抗70の一端とが、ラ
ンド82を介して接続される。さらに、第2のダイオー
ド46の他端(カソード側)と、第5のチップコンデン
サ58の一端と、第4のチップ抵抗70の一端とが、ラ
ンド82を介して接続される。
Further, the second strip line electrode 32 is provided via the via holes 40d and 72d and the land 80.
Is connected to one end of the third chip resistor 68, one end of the second diode 46 (anode side), and one end of the third chip capacitor 54. Further, the other end of the third chip resistor 68 and one end of the fourth chip resistor 70 are connected via the land 82. Further, the other end (cathode side) of the second diode 46, one end of the fifth chip capacitor 58, and one end of the fourth chip resistor 70 are connected via the land 82.

【0032】さらに、多層基板12の4つの側面部に
は、図1に示すように、8個の外部電極84,86,8
8,90,92,94,96および98が形成される。
この場合、多層基板12には、その幅方向の一側面部に
3つの外部電極84,86,88が形成され、その幅方
向の他側面部に3つの外部電極90,92,94が形成
され、その長手方向の一側面部に1つの外部電極96が
形成され、その長手方向の他側面部に1つの外部電極9
8が形成される。
Further, as shown in FIG. 1, eight external electrodes 84, 86, 8 are provided on the four side surfaces of the multilayer substrate 12.
8, 90, 92, 94, 96 and 98 are formed.
In this case, the multi-layered substrate 12 has three external electrodes 84, 86, 88 formed on one side surface portion in the width direction and three external electrodes 90, 92, 94 formed on the other side surface portion in the width direction. , One external electrode 96 is formed on one side surface portion in the longitudinal direction, and one external electrode 9 is formed on the other side surface portion in the longitudinal direction.
8 is formed.

【0033】外部電極84は、第1のチップコンデンサ
50の他端に接続される。この外部電極84は、送信回
路TXに接続される。外部電極88は、第3のチップコ
ンデンサ54の他端に接続される。この外部電極88
は、受信回路RXに接続される。外部電極90は、第1
のチップ抵抗64の他端に接続される。この外部電極9
0は、第1のコントロール端子T1を介して、コントロ
ール回路に接続される。外部電極92は、第2のチップ
コンデンサ52の他端に接続される。この外部電極92
は、アンテナANTに接続される。外部電極94は、第
4のチップ抵抗70の他端に接続される。この外部電極
94は、第2のコントロール端子T2を介して、別のコ
ントロール回路に接続される。
The external electrode 84 is connected to the other end of the first chip capacitor 50. The external electrode 84 is connected to the transmission circuit TX. The external electrode 88 is connected to the other end of the third chip capacitor 54. This external electrode 88
Is connected to the receiving circuit RX. The external electrode 90 is the first
Is connected to the other end of the chip resistor 64. This external electrode 9
0 is connected to the control circuit via the first control terminal T1. The external electrode 92 is connected to the other end of the second chip capacitor 52. This external electrode 92
Is connected to the antenna ANT. The external electrode 94 is connected to the other end of the fourth chip resistor 70. The external electrode 94 is connected to another control circuit via the second control terminal T2.

【0034】外部電極96は、第1のアース電極16の
引出し電極16aと、第2のアース電極26の引出し電
極26aと、第3のアース電極38の引出し電極38a
と、第4のチップコンデンサ56の他端とに接続され
る。外部電極98は、第1のアース電極16の引出し電
極16bと、第2のアース電極26の引出し電極26b
と、第3のアース電極38の引出し電極38bと、第5
のチップコンデンサ58の他端とに接続される。したが
って、図1に示す高周波スイッチ10は、図3に示す回
路を有する。
The external electrodes 96 are the extraction electrode 16a of the first ground electrode 16, the extraction electrode 26a of the second ground electrode 26, and the extraction electrode 38a of the third ground electrode 38.
And the other end of the fourth chip capacitor 56. The external electrode 98 includes a lead electrode 16b of the first ground electrode 16 and a lead electrode 26b of the second ground electrode 26.
A lead electrode 38b of the third ground electrode 38, and a fifth electrode
Is connected to the other end of the chip capacitor 58. Therefore, the high frequency switch 10 shown in FIG. 1 has the circuit shown in FIG.

【0035】図1に示す高周波スイッチ10では、第1
および第2のストリップラインSL1およびSL2とな
る第1および第2のストリップライン電極20および3
2が積層体ないし多層基板12に内蔵される。さらに、
第1および第2のダイオード44および46と、インダ
クタL1となるチップインダクタ48とが、多層基板1
2上に実装されているので、これらの部品などを1枚の
基板上に実装した場合に比べて、平面的に見て、面積が
減り小型になる。そのため、この高周波スイッチ10を
用いたデジタル携帯電話などの小型化が可能となり、歩
留りも高くできる。なお、この実施例では、インダクタ
L1となるチップインダクタ48を多層基板12の表面
に実装し、第1,第2のストリップラインSL1および
SL2を内蔵した構造としているが、図示はしないが第
1のストリップラインSL1を多層基板12の表面に形
成し、インダクタL1を内蔵するようにしてもよい。
In the high frequency switch 10 shown in FIG.
And the first and second stripline electrodes 20 and 3 to be the second striplines SL1 and SL2.
2 is built in the laminated body or the multilayer substrate 12. further,
The first and second diodes 44 and 46 and the chip inductor 48 serving as the inductor L1 are provided in the multilayer substrate 1
Since it is mounted on the board 2, the area is reduced and the size is reduced in a plan view as compared with the case where these parts are mounted on one board. Therefore, it is possible to reduce the size of a digital mobile phone or the like using the high frequency switch 10 and increase the yield. In this embodiment, the chip inductor 48 serving as the inductor L1 is mounted on the surface of the multilayer substrate 12 and has the first and second strip lines SL1 and SL2 built therein. The strip line SL1 may be formed on the surface of the multi-layer substrate 12 to incorporate the inductor L1 therein.

【0036】また、図1に示す高周波スイッチ10で
は、図4に示すように、積層体ないし多層基板12を覆
うよにして、たとえば金属および樹脂材料からなる外装
ケース100を被せ設けるようにしてもよい。この場
合、第1および第2のストリップライン電極20および
32が積層体ないし多層基板12に内蔵されるため、外
装ケース100も含めた外部からの悪影響を受けにく
い。
Further, in the high frequency switch 10 shown in FIG. 1, as shown in FIG. 4, the laminated body or the multilayer substrate 12 may be covered, and the outer case 100 made of, for example, a metal and a resin material may be covered. Good. In this case, since the first and second stripline electrodes 20 and 32 are built in the laminated body or the multilayer substrate 12, it is unlikely to be adversely affected from the outside including the outer case 100.

【0037】さらに、図1に示す高周波スイッチ10で
は、第1および第2のストリップライン電極20および
32に誘電体層を挟んで第1のアース電極16,第2の
アース電極26および第3のアース電極38などが積層
されるため、それらのストリップライン電極20および
32の長さを短く形成することができ、平面的に見て、
さらに小型化が可能である。
Further, in the high-frequency switch 10 shown in FIG. 1, the first ground electrode 16, the second ground electrode 26 and the third ground electrode 26 and the third strip line electrodes 20 and 32 are sandwiched by a dielectric layer. Since the ground electrode 38 and the like are laminated, the stripline electrodes 20 and 32 can be formed to have a short length.
Further downsizing is possible.

【0038】なお、図1に示す実施例では図3に示す回
路を有するが、この発明は、図3に示す回路に限らず、
たとえば、図5および図7に示す回路に適用してもよ
い。この場合、図5に示す回路は、図7に示す回路と比
べて、特に、ストリップラインおよびダイオードが2段
に接続されているので、アンテナANTおよび送信回路
TX側と、受信回路RX側とのアイソレーションが良く
なる。また、この発明は、図3,図5および図7に示す
回路以外にも、第1のストリップラインまたはインダク
タと、第2のストリップラインと、第1および第2のダ
イオードとを有する他の高周波スイッチの回路にも適用
され得る。さらに、積層体ないし多層基板12上に形成
されているコンデンサや抵抗を、適宜内部に埋設させる
ようにすることなど、この発明の趣旨の範囲での設計変
更は自由である。
Although the embodiment shown in FIG. 1 has the circuit shown in FIG. 3, the present invention is not limited to the circuit shown in FIG.
For example, it may be applied to the circuits shown in FIGS. In this case, as compared with the circuit shown in FIG. 7, in the circuit shown in FIG. 5, since the strip line and the diode are connected in two stages, the antenna ANT and the transmission circuit TX side and the reception circuit RX side are connected. Good isolation. In addition to the circuits shown in FIGS. 3, 5 and 7, the present invention provides another high frequency having a first strip line or inductor, a second strip line, and first and second diodes. It can also be applied to a switch circuit. Further, design modification within the scope of the present invention is free, such as by appropriately embedding capacitors and resistors formed on the laminated body or the multilayer substrate 12 inside.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を示す斜視図である。FIG. 1 is a perspective view showing an embodiment of the present invention.

【図2】図1に示す実施例の高周波スイッチの多層基板
の分解斜視図である。
FIG. 2 is an exploded perspective view of a multilayer substrate of the high frequency switch of the embodiment shown in FIG.

【図3】図1に示す実施例の回路図である。FIG. 3 is a circuit diagram of the embodiment shown in FIG.

【図4】この発明の他の実施例を示す図解図である。FIG. 4 is an illustrative view showing another embodiment of the present invention.

【図5】この発明が適用される高周波スイッチの他の例
を示す回路図である。
FIG. 5 is a circuit diagram showing another example of a high-frequency switch to which the present invention is applied.

【図6】高周波スイッチの働きを示す概念図である。FIG. 6 is a conceptual diagram showing the operation of a high frequency switch.

【図7】この発明の背景となりかつこの発明が適用され
る高周波スイッチの一例を示す回路図である。
FIG. 7 is a circuit diagram showing an example of a high frequency switch which is the background of the present invention and to which the present invention is applied.

【図8】図7に示す高周波スイッチの一例を示す平面図
である。
8 is a plan view showing an example of the high frequency switch shown in FIG. 7. FIG.

【符号の説明】[Explanation of symbols]

10 高周波スイッチ 12 多層基板 14 第1の誘電体層 16 第1のアース電極 16a,16b,26a,26b,38a,38b 引
出し電極 18 第2の誘電体層 20 第1のストリップライン電極 28a,28b,34a,34b,40a〜40d,7
2a〜72d ビアホール 24 第3の誘電体層 26 第2のアース電極 30 第4の誘電体層 32 第2のストリップライン電極 36 第5の誘電体層 38 第3のアース電極 42 第6の誘電体層 44 第1のダイオード 46 第2のダイオード 48 チップインダクタ 74,76,78,80,82 ランド 84,86,88,90,92,94,96,98 外
部電極 100 外装ケース TX 送信回路 RX 受信回路 ANT アンテナ T1 第1のコントロール端子 T2 第2のコントロール端子
10 High Frequency Switch 12 Multilayer Substrate 14 First Dielectric Layer 16 First Ground Electrode 16a, 16b, 26a, 26b, 38a, 38b Lead-out Electrode 18 Second Dielectric Layer 20 First Stripline Electrode 28a, 28b, 34a, 34b, 40a-40d, 7
2a to 72d via hole 24 third dielectric layer 26 second ground electrode 30 fourth dielectric layer 32 second stripline electrode 36 fifth dielectric layer 38 third ground electrode 42 sixth dielectric Layer 44 First diode 46 Second diode 48 Chip inductor 74,76,78,80,82 Land 84,86,88,90,92,94,96,98 External electrode 100 Outer case TX transmitter circuit RX receiver circuit ANT antenna T1 first control terminal T2 second control terminal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 送信回路,受信回路およびアンテナに接
続され、前記送信回路と前記アンテナとの接続および前
記受信回路と前記アンテナとの接続を切り換えるための
高周波スイッチであって、 前記送信回路側にアノードが接続され前記アンテナ側に
カソードが接続される第1のダイオード、 前記第1のダイオードのアノードに接続される第1のス
トリップラインまたは前記第1のダイオードに並列接続
されるインダクタ、 前記アンテナと前記受信回路との間に接続される第2の
ストリップライン、および前記受信回路側にアノードが
接続されアース側にカソードが接続される第2のダイオ
ードを含み、 前記第2のストリップラインは多層基板に内蔵され、 前記第1のダイオードと、前記第2のダイオードと、前
記第1のストリップラインまたは前記インダクタとが、
前記多層基板上に形成される、高周波スイッチ。
1. A high-frequency switch connected to a transmission circuit, a reception circuit, and an antenna, for switching connection between the transmission circuit and the antenna and connection between the reception circuit and the antenna. A first diode having an anode connected to the antenna and having a cathode connected to the antenna; a first stripline connected to the anode of the first diode or an inductor connected in parallel to the first diode; A second strip line connected to the receiving circuit; and a second diode having an anode connected to the receiving circuit side and a cathode connected to the ground side, wherein the second strip line is a multilayer substrate. Embedded in the first diode, the second diode, and the first strip line. Others and the inductor,
A high frequency switch formed on the multilayer substrate.
JP35018193A 1993-12-27 1993-12-27 High frequency switch Pending JPH07202503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35018193A JPH07202503A (en) 1993-12-27 1993-12-27 High frequency switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35018193A JPH07202503A (en) 1993-12-27 1993-12-27 High frequency switch

Publications (1)

Publication Number Publication Date
JPH07202503A true JPH07202503A (en) 1995-08-04

Family

ID=18408769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35018193A Pending JPH07202503A (en) 1993-12-27 1993-12-27 High frequency switch

Country Status (1)

Country Link
JP (1) JPH07202503A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261751B1 (en) * 1996-01-16 2000-07-15 무라타 야스타카 Composite high frequency component
JP2002064400A (en) * 2000-06-09 2002-02-28 Hitachi Metals Ltd High frequency switch module
US6563396B2 (en) 1999-09-28 2003-05-13 Murata Manufacturing Co., Ltd. Composite high frequency component and mobile communication apparatus incorporating the same
US6862436B2 (en) 2001-02-27 2005-03-01 Ngk Spark Plug Co., Ltd. High frequency circuit board and antenna switch module for high frequency using the same
JP2006157880A (en) * 2004-10-28 2006-06-15 Tdk Corp High frequency module
US7565116B2 (en) 2004-11-15 2009-07-21 Tdk Corporation High frequency module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261751B1 (en) * 1996-01-16 2000-07-15 무라타 야스타카 Composite high frequency component
US6563396B2 (en) 1999-09-28 2003-05-13 Murata Manufacturing Co., Ltd. Composite high frequency component and mobile communication apparatus incorporating the same
JP2002064400A (en) * 2000-06-09 2002-02-28 Hitachi Metals Ltd High frequency switch module
US6862436B2 (en) 2001-02-27 2005-03-01 Ngk Spark Plug Co., Ltd. High frequency circuit board and antenna switch module for high frequency using the same
JP2006157880A (en) * 2004-10-28 2006-06-15 Tdk Corp High frequency module
US7565116B2 (en) 2004-11-15 2009-07-21 Tdk Corporation High frequency module

Similar Documents

Publication Publication Date Title
JP2874496B2 (en) High frequency switch
KR100324720B1 (en) High-Frequency Switch
US5499000A (en) High-frequency switch
JP3031178B2 (en) Composite high frequency components
US6985712B2 (en) RF device and communication apparatus using the same
KR100261751B1 (en) Composite high frequency component
US20060290447A1 (en) Transmission circuit, antenna duplexer, and radio-frequency switch circuit
EP1126624B1 (en) High-frequency switch
JPH07202503A (en) High frequency switch
US5742212A (en) High-frequency switch
JP4249595B2 (en) High frequency switch circuit and high frequency switch parts
JPH07202502A (en) High frequency switch
JP3183012B2 (en) High frequency switch
JP3186397B2 (en) High frequency switch
JP3887805B2 (en) Diode switch
JPH06334449A (en) Multi-layered board for high frequency amplifier circuit
JP2874497B2 (en) High frequency switch
JPH10276117A (en) Composite switch circuit parts
JP3887804B2 (en) Diode switch
JP3832484B2 (en) High frequency switch
JP2001127665A (en) Transmission reception control circuit
JP4193873B2 (en) High frequency switch
JP2004260624A (en) Transmission/reception control apparatus
JP2005136658A (en) High-frequency switching circuit and high-frequency switch parts
JP2006081212A (en) Diode switch