JPH07202096A - ガラスダイオードの封止構造 - Google Patents

ガラスダイオードの封止構造

Info

Publication number
JPH07202096A
JPH07202096A JP43594A JP43594A JPH07202096A JP H07202096 A JPH07202096 A JP H07202096A JP 43594 A JP43594 A JP 43594A JP 43594 A JP43594 A JP 43594A JP H07202096 A JPH07202096 A JP H07202096A
Authority
JP
Japan
Prior art keywords
semiconductor chip
dumet
glass
diode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP43594A
Other languages
English (en)
Inventor
Hiroshi Tsuruta
浩 鶴田
Masayuki Morita
正行 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP43594A priority Critical patent/JPH07202096A/ja
Publication of JPH07202096A publication Critical patent/JPH07202096A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 ダイオードにあって金属性異物の封入に起因
し、或いは複数の半導体チップの挿入に起因する信頼性
の低下を防止できるようにする。 【構成】 半導体チップ2を一対のデュメット電極3,
4で介挿した状態で管状のガラス1内に封止するガラス
ダイオードであって、デュメット電極3の半導体チップ
2に対向する領域を除く部分に、周縁に向かって高さが
大きくなる傾斜部3aを設け、金属性異物によるショー
トが生じ易くすると共に、複数の半導体チップの挿入を
検出し易くする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はガラスダイオードの封止
技術、特に、デュメット電極間をショートする恐れのあ
る金属性の異物を検出することのできる封止構造を確立
するために用いて効果のある技術に関するものである。
【0002】
【従来の技術】例えば、自動車にあってはエンジンの回
転制御に電子制御が用いられる車種が増えており、CP
Uのほかトランジスタ、ダイオード等の各種の半導体装
置が用いられている。このような用途の半導体装置は、
安全性を直接左右することになるため、高い信頼性が要
求される。
【0003】半導体装置の1種であるダイオードにも種
々のタイプがあるが、その1つにスイッチングダイオー
ドがある。その構造例には、例えば、株式会社誠文堂新
光社発行「エレクトロニクスを支える半導体の仲間た
ち」泉弘志著、19頁に記載のようなガラスダイオード
がある。このガラスダイオードは、リードが接続された
金属性の一対のデュメット電極間に半導体チップを介在
させ、この半導体チップ及びデュメット電極の周囲をガ
ラス材で覆うように封止した形状を有している。
【0004】ところで、本発明者はガラスダイオードの
封止に際し、デュメット電極間に混入した金属性異物に
よるショート発生、及び複数個の半導体チップの挿入に
伴う問題について検討した。以下は本発明者によって検
討された技術であり、その概要は次の通りである。
【0005】すなわち、ガラスダイオードの組み立てに
際しては、中空のガラス筒の一端にリードを接続したデ
ュメット電極(鉄を基材とし表面に銅メッキ等を施した
部品)を通し、これらを立設した状態で半導体チップを
ガラス筒内に挿入し、更に他方のデュメット電極を挿入
した後、加熱炉内でガラス筒を溶融してモールドを行う
工程が用いられている。
【0006】この場合、半導体チップが搭載される下側
のデュメット電極の表面は平坦になっており、また上側
のデュメット電極のチップ側の表面も平坦になってお
り、半導体チップの上下面が一対のデュメット電極の平
坦面で圧接される状態で固定されている。
【0007】
【発明が解決しようとする課題】本発明者の検討によれ
ば、ガラスダイオードにおいてはデュメット電極間に複
数個の半導体チップが挿入できるだけの空間を有してお
り、複数個の半導体チップが挿入される場合があり、製
品歩留り及び信頼性を低下させるという問題がある。す
なわち、デュメット電極間に介在する半導体チップは1
個のみでなければならないが、何らかの理由で複数個が
搭載されてしまう場合がある。
【0008】この場合、同一極性の状態で並列配置にな
れば問題はないが、相互に逆極性で並列接続された場合
には通電の方向性が無くなりダイオードとしての用をな
さない。また、極性が対向する形で直列接続された場
合、或いは横倒しのまま封止された場合も製品不良にな
る。このような場合、封止後のスクリーニング法による
試験によって、チップ同士のショート品は容易に検出さ
れ、除去することができる。しかし、ショートしていな
い製品については、除去できないため、本来、不良品と
して除去されるべきものが市場に流通し、或いは顧客に
渡り、後日に不良の判定がなされる。
【0009】また、デュメット電極の剥がれや製造装置
からの持ち込みに起因する金属性異物がデュメット電極
間の空間に入り込み、これが振動などによって空間内を
移動することにより半導体チップの導電部とデュメット
電極に触れ、半導体チップ部分をバイパスして導通状態
(半導体チップの端縁の保護用絶縁膜の設けられていな
い導通部分とデュメット電極の表面との接触)になり、
製品不良を生じるという問題がある。
【0010】そこで、本発明の目的は、金属性異物の封
入に起因し、或いは複数の半導体チップの挿入に起因す
る信頼性の低下を防止することのできる技術を提供する
ことにある。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【0012】すなわち、半導体チップを一対のデュメッ
ト電極で介挿した状態で管状のガラス内に封止するガラ
スダイオードであって、前記デュメット電極の少なくと
も一方の前記半導体チップに対向する領域を除く部分
に、傾斜部を設けるようにしている。
【0013】
【作用】上記した手段によれば、デュメット電極のチッ
プ搭載面のチップ搭載領域を除く部分に傾斜部を設け、
その傾斜面と他方のデュメット電極表面との間の間隙が
徐々に狭くなるような空間を形成することができる。こ
の結果、ダイオードを斜めにしたときに空間内に存在す
る金属性異物が、その直径に応じた隙間まで転がって停
止する。また、複数の半導体チップが挿入されたときに
は、チップ同士が接触してショート状態になり易くな
る。
【0014】したがって、複数の半導体チップの挿入に
対しては初期不良が形成され易くなり、金属性異物が封
入された場合には半導体チップを電気的に短絡する状態
が形成され易くなり、在来のスクリーニング方法による
不良品除去効率を向上させることができる。
【0015】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
【0016】(実施例1)図1は本発明によるガラスダ
イオードの封止構造の第1実施例を示す断面図である。
【0017】筒状のガラス1(ガラススリーブ)内に
は、半導体チップ2(片面にパンプ5が形成されてい
る)を介挿した状態で一対のデュメット電極3,4が封
入されている。デュメット電極3,4(共に素材には鉄
が用いられ、表面にはCuメッキ等が施されている)
は、共に半導体チップ2に面した表面が平坦に加工され
ている。そして、デュメット電極3とデュメット電極4
の間には、最大部分で半導体チップ2の厚み(高さ)分
の空間が形成されている。
【0018】更に、デュメット電極3のチップ側の面
は、半導体チップ2の搭載領域を除いた部分(デュメッ
ト電極3の全表面積の約半分、角度では半径約180度
の領域)が斜めに突出した傾斜部3a(平面または円周
方向に曲面を有するように加工されている)を有してい
る(デュメット電極3と一体加工により作られる)。こ
の傾斜部の頂点3bは、デュメット電極4の表面に接触
しない程度の間隔が生じるような高さに設定されてい
る。また、デュメット電極3,4には、実装時に基板上
の配線パターンに接続するためのリード3c,4aが各
デュメット電極の中心点に接続されている。
【0019】具体例を示せば、デュメット電極3,4の
直径が700μmである場合、半導体チップ2の搭載幅
は360μm、傾斜部3aの設定幅は水平方向に340
μmである。また、半導体チップ2の搭載面から頂点3
bまでの高さは120μm、デュメット電極4の表面と
頂点3bとの間の隙間は80μm、バンプ5の厚みは5
0μm、及び半導体チップ2の高さは150μmであ
る。このような各部の寸法における傾斜部3aの角度
は、約19度である。
【0020】図1のようなダイオードにおいて、その組
み立て手順を説明すると、ガラス1を立てた状態でその
中空部の下側にリード3cを下側にしてデュメット電極
3を挿入し、位置決めする。ついで、バンプ5が上にな
るようにして半導体チップ2をガラス1の中空部に挿入
し、デュメット電極3の表面に載置する。このとき、半
導体チップ2は傾斜部3aを避けたチップ搭載領域に配
設される。仮に、半導体チップ2が傾斜部3aに載った
場合でも、半導体チップ2は傾斜部3aを滑り落ち、平
坦面の定位置に載置される。
【0021】この後、リード4aを上にしてデュメット
電極4をガラス1の中空部の上端に挿入し、デュメット
電極3とデュメット電極4で半導体チップ2を押圧した
状態で加熱炉に設置し、加熱することによりガラス1が
溶融し、各部材が固定される。
【0022】傾斜部3aが設けられていることによっ
て、デュメット電極3上に同時に2個の半導体チップ2
a,2bが挿入された場合でも、図2のように1個が傾
斜部3aに乗り上げ、それぞれバンプ5a,5bを有す
る半導体チップ2aと半導体チップ2bの高さが不揃い
になるため、異常発見が、電気的検査によっても組立装
置のセンサによっても容易に検出ができるようになる。
【0023】また、デュメット電極3,4間の空間に金
属性異物が入っていた場合、図3に示すように、ダイオ
ードを横位置にして振動を与えると、金属性異物6は傾
斜部3aとデュメット電極4の間の空隙に転がり落ち、
傾斜部3aとデュメット電極4が電気的に接続される。
この結果、ダイオードの方向性は消滅し、単なるワイヤ
の機能になり、試験装置7の電流状態から不良を判定す
ることができる。
【0024】なお、上記実施例においては、デュメット
電極3側に傾斜部3aを設けたが、逆に、図4の(a)
のようにデュメット電極4側に傾斜部4bを設けてもよ
い。或いは、図4の(b)に示すようにデュメット電極
3,4の夫々にすり鉢状(その範囲は180度)の傾斜
部3d,4cを設けてもよい。
【0025】更に、図5に示すように、デュメット電極
3の中央部に半導体チップ2を配設し、この半導体チッ
プ2を取り囲むようにすり鉢状の傾斜部8(360度の
範囲)を設ける構成にしてもよい。更には、傾斜部3a
を連続した斜面ではなく、階段状にしてもよい。
【0026】(実施例2)図6は本発明の第2実施例を
示す正面断面図である。なお、図6においては、図1と
同一であるものには同一引用数字を用いたので、以下に
おいては重複する説明を省略する。
【0027】本実施例は、図1のデュメット電極3に代
えてチップ搭載面に凸部9aを設けたデュメット電極9
を設けたところに特徴がある。この実施例では、複数の
半導体チップ2が挿入できる空間は形成されず、また、
半導体チップ2が移動できる空間も形成されない。
【0028】したがって、半導体チップ2を常に定位置
に封入でき、安定した製造が可能になる。また、複数の
半導体チップの挿入に対しては、電気的に検出できない
場合でも、組立装置のセンサで容易に検出が可能であ
る。更に、金属性異物に対しては、デュメット電極間に
圧接された状態で固定され易くなり、不良検出の確率を
高めることができる。
【0029】なお、図7に示すように、半導体チップ2
のサイズに応じて凸部9aの領域を変更することができ
る。これにより、どのような仕様の半導体チップに対し
ても対応できるようになる。
【0030】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【0031】例えば、図6及び図7の実施例において
は、凸部9aをデュメット電極3側に設けるものとした
が、逆に、デュメット電極4側に設けることもできる。
或いは、デュメット電極3,4の両方に分割した形で設
けてもよい。いずれも半導体チップ2を定位置にセット
できるようになると共に、金属性異物によるショート状
態を生じ易くすることが可能になる。
【0032】更には、図8に示すように、傾斜部3aの
傾斜面の傾斜方向を逆にしても、前記実施例と同等の効
果を得ることができる。
【0033】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0034】すなわち、半導体チップを一対のデュメッ
ト電極で介挿した状態で管状のガラス内に封止するガラ
スダイオードであって、前記デュメット電極の少なくと
も一方の前記半導体チップに対向する領域を除く部分
に、傾斜部を設けるようにしたので、複数の半導体チッ
プの挿入に対しては初期不良が形成され易くなり、金属
性異物が封入された場合には半導体チップを電気的に短
絡する状態が形成され易くなり、在来のスクリーニング
方法による不良品除去効率を向上させることができる。
【図面の簡単な説明】
【図1】本発明のガラスダイオードの封止構造の第1実
施例を示す断面図である。
【図2】本発明において複数の半導体チップがデュメッ
ト電極間に挿入された場合の状態を示す説明図である。
【図3】本発明において金属性の異物がデュメット電極
間に介在した場合の状態を示す説明図である。
【図4】(a),(b)は図1の実施例の第1の変形例
を示す断面図である。
【図5】図1の実施例の第2の変形例を示す断面図であ
る。
【図6】本発明の第2実施例を示す正面断面図である。
【図7】図6の実施例の変形例を示す正面断面図であ
る。
【図8】図1の実施例の第3の変形例を示す断面図であ
る。
【符号の説明】
1 ガラス 2 半導体チップ 2a 半導体チップ 2b 半導体チップ 3 デュメット電極 3a 傾斜部 3b 頂点 3c リード 3d 傾斜部 4 デュメット電極 4a リード 4b 傾斜部 4c 傾斜部 5 バンプ 5a バンプ 5b バンプ 6 金属性異物 7 試験装置 8 傾斜部 9 デュメット電極 9a 凸部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを一対のデュメット電極で
    介挿した状態で管状のガラス内に封止するガラスダイオ
    ードであって、前記デュメット電極の少なくとも一方の
    前記半導体チップに対向する領域を除く部分に、傾斜部
    を設けることを特徴とするガラスダイオードの封止構
    造。
  2. 【請求項2】 前記傾斜部は、その外周縁が前記デュメ
    ット電極の外周面に同一で、内周縁が前記半導体チップ
    の外周面近傍であることを特徴とする請求項1記載のガ
    ラスダイオードの封止構造。
  3. 【請求項3】 前記傾斜部は、三角形の断面形状を有
    し、デュメット電極に一体加工で形成されることを特徴
    とする請求項1または2記載のガラスダイオードの封止
    構造。
  4. 【請求項4】 前記傾斜部は、その高さが外側に向かっ
    て大きくなることを特徴とする請求項1,2または3記
    載のガラスダイオードの封止構造。
  5. 【請求項5】 半導体チップを一対のデュメット電極で
    介挿した状態で管状のガラス内に封止するガラスダイオ
    ードであって、前記半導体チップの搭載部を除く非搭載
    領域に前記半導体チップが挿入されるような空間が生じ
    ないようにすることを特徴とするガラスダイオードの封
    止構造。
  6. 【請求項6】 前記非搭載領域は、前記半導体チップと
    ほぼ同じ高さを有する凸部であることを特徴とする請求
    項5記載のガラスダイオードの封止構造。
  7. 【請求項7】 前記非搭載領域は、前記一対のデュメッ
    ト電極の少なくとも一方に設けることを特徴とする請求
    項5または6記載のガラスダイオードの封止構造。
JP43594A 1994-01-07 1994-01-07 ガラスダイオードの封止構造 Pending JPH07202096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43594A JPH07202096A (ja) 1994-01-07 1994-01-07 ガラスダイオードの封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43594A JPH07202096A (ja) 1994-01-07 1994-01-07 ガラスダイオードの封止構造

Publications (1)

Publication Number Publication Date
JPH07202096A true JPH07202096A (ja) 1995-08-04

Family

ID=11473741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43594A Pending JPH07202096A (ja) 1994-01-07 1994-01-07 ガラスダイオードの封止構造

Country Status (1)

Country Link
JP (1) JPH07202096A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111316A (en) * 1997-08-29 2000-08-29 Motorola, Inc. Electronic component encapsulated in a glass tube

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111316A (en) * 1997-08-29 2000-08-29 Motorola, Inc. Electronic component encapsulated in a glass tube

Similar Documents

Publication Publication Date Title
US7021521B2 (en) Bump connection and method and apparatus for forming said connection
US20030098703A1 (en) Methods of testing integrated circuitry
JPH06268101A (ja) 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US4875618A (en) Wire stacked bonding method
JPH0563029A (ja) 半導体素子
KR19980032440A (ko) 반도체 소자 및 그 제조 방법과, 반도체 디바이스 및 그 제조 방법
JPH06302653A (ja) 半導体装置
US20020060367A1 (en) Semiconductor apparatus and method for fabricating the same
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPH07202096A (ja) ガラスダイオードの封止構造
JP2010281625A (ja) 半導体チップの検査方法
JPS63124434A (ja) 半導体装置の製造方法
EP0076104A2 (en) Package for semicondutor device and method of manufacturing it
US10978364B2 (en) Semiconductor module
JP3325755B2 (ja) 半導体装置及びその実装方法、並びにその実装部の検査方法
US20040119168A1 (en) Packaged integrated circuit having wire bonds and method therefor
JP3234614B2 (ja) 半導体装置及びその製造方法
JP3174238B2 (ja) 半導体装置およびその製造方法
JPH09196700A (ja) 静電容量型半導体力学量センサ及び製造方法
JPH02134857A (ja) 半導体装置
JP3439048B2 (ja) 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法
JPH1140716A (ja) 半導体装置およびその製造方法
JPH0712892A (ja) 半導体素子の検査治具及び検査方法
JPH08264698A (ja) 半導体装置
JPS60160134A (ja) Hic