JPH07201226A - 薄膜積層体および薄膜積層体の作製方法 - Google Patents

薄膜積層体および薄膜積層体の作製方法

Info

Publication number
JPH07201226A
JPH07201226A JP35050893A JP35050893A JPH07201226A JP H07201226 A JPH07201226 A JP H07201226A JP 35050893 A JP35050893 A JP 35050893A JP 35050893 A JP35050893 A JP 35050893A JP H07201226 A JPH07201226 A JP H07201226A
Authority
JP
Japan
Prior art keywords
thin film
substrate
film laminate
ceramic
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35050893A
Other languages
English (en)
Other versions
JP3710498B2 (ja
Inventor
Zenichi Akiyama
善一 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP35050893A priority Critical patent/JP3710498B2/ja
Publication of JPH07201226A publication Critical patent/JPH07201226A/ja
Application granted granted Critical
Publication of JP3710498B2 publication Critical patent/JP3710498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Insulated Conductors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、通常の薄膜作製技術を用
い、基板上にセラミック薄膜を形成し、電気伝導層、セ
ラミック層の積層体を形成し、バルク体の特性値を薄膜
形態で実現させるとともに、各種機能性薄膜、およびこ
れを用いた素子とのハイブリッドを成させ、短小軽薄を
実現するものである。 【構成】 第1の電気伝導層の上に、セラミック層と電
気伝導層の積層構造を1単位として複数単位が積層され
ていることを特徴とする積層体に於いて、その積層体が
基板上に形成され、かつ各層が薄膜からなることを特徴
とする基板付き薄膜積層体。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜セラミック材料に
関する。
【0002】
【従来技術】酸化物セラミックスが内部電極を有し積層
されている素子として、チタン酸バリウム積層コンデン
サ素子、ジルコン酸チタン酸鉛積層アクチュエータなど
が製品化されている。しかしこれらの積層体は10μm
以上の酸化物セラミックスが積層されているものであ
る。
【0003】
【発明が解決しようとする課題】装置の短小軽薄化の要
請は、その装置の高機能化、高集積化から非常に高まっ
てきている。各種電気回路に組み込まれる、抵抗、コン
デンサ等の電子部品は半導体装置のモノリシック化によ
り飛躍的に小型化がなされた例である。しかし薄膜形態
で代用できる、コンデンサや抵抗体は、その絶対値
(量)において、限定された面積、もしくは限定された
体積により、十分な代用にはなっていない。従来型であ
るバルク素子(薄膜にたいしてバルクという言葉を用い
る)の小型化はもっぱら積層することにより実現してい
る。さらにバルク素子ではセラミック層の薄層化により
実現しており、これらセラミック層の膜厚は10μm以
上のものがもっぱら使用されている。しかし、バルク体
の積層、薄層化は実装面で工程数の増加を伴い好ましく
なく、半導体装置とのモノリシック化による一体形成の
方が装置の短小軽薄化の要請に対し好ましい。本発明の
目的は、通常の薄膜作製技術を用い、基板上にセラミッ
ク薄膜を形成し、電気伝導層、セラミック層の積層体を
形成し、バルク体の特性値を薄膜形態で実現させるとと
もに、各種機能性薄膜、およびこれを用いた素子とのハ
イブリッドを成させ、短小軽薄を実現するものである。
【0004】
【構成】本発明の第1は、第1の電気伝導層の上に、セ
ラミック層と電気伝導層の積層構造を1単位として複数
単位が積層されていることを特徴とする積層体に於い
て、その積層体が基板上に形成され、かつ各層が薄膜か
らなることを特徴とする基板付き薄膜積層体に関する。
本発明の第2は、前記第1の基板付き薄膜積層体の基板
が部分的に除去され、薄膜積層体が部分的に自立体とし
て形成されていることを特徴とする基板付き薄膜積層体
に関する。本発明の第3は、基板上の第1の電気伝導層
の上に、セラミック層と電気伝導層の積層構造を1単位
として複数単位を積層することにより前記第1または2
の薄膜積層体を作製する方法において、フォトリソグラ
フィー、エッチング手法により自己整合的に薄膜の作製
および加工を行なうことを特徴とする基板付き薄膜積層
体の作製方法に関する。薄膜の作製および加工を自己整
合的(セルファライン)に行うことにより、例えば工程
の簡略化、積層の重ね合わせずれ等が飛躍的に改善され
た。本発明の第4は、前記第3の薄膜積層体の作製方法
において、該薄膜積層体のセラミック層を金属有機化合
物を用いた塗布、焼成による製膜法で行うことを特徴と
する基板付き薄膜積層体の作製方法に関する。本発明の
第5は、本発明の基板付き薄膜積層体上に機能性薄膜素
子および/または機能性薄膜装置を有することを特徴と
する薄膜積層体を有する機能性素子およびその装置に関
する。例えば本発明の基板付き薄膜積層体に、インク吹
き出し用素子を接合することで、インクジェット記録用
ヘッドを作製することが可能であるほか、これら素子の
上部に液体搬送機構を接合させることで、マイクロポン
プが実現できるほか、これら素子の上部、もしくは下部
に面発光素子を接合することで発振レーザの多機能化が
実現できるものである。以下、本発明を実施例に基づい
て具体的に説明する。
【0005】
【実施例】
実施例1 シリコンウエハ上に五酸化タンタルをスパッタリング法
により1.5μm製膜する。本実施例ではこの状態を薄
膜積層体形成用の基板とする。次に、第一の電気伝導層
としてPt薄膜1をスパッタリング法により1000Å
堆積する。次にセラミック薄膜2を所望する膜厚に製膜
する。薄膜積層アクチュエータ素子を作製するときは、
圧電材料であるジルコン酸チタン酸鉛(PZT)セラミ
ックスを、また薄膜積層キャパシター素子を作製すると
きはチタン酸バリウム(BaTiO3)セラミックスを
堆積する。ただし、前記の各素子の材料は例示であり、
これら材料に限定されるものではない。薄膜作製法とし
てはMOCVD法、スパッタリング法、多元蒸着法、レ
ーザーアブレーション法、イオンビーム蒸着法、また各
種蒸着法に光やプラズマを複合させて、エネルギー密度
を向上させた製膜法でも構わない。これら真空製膜法の
ほか、液相法であるsol−gel法、熱分解法、無電
界めっき法等でもよい。フォトリソグラフィー、エッチ
ングによりこのセラミック層を所望する箇所を除去す
る。この時パターニングもしくは電気伝導層に電気的に
コンタクトを取るためのコンタクトホールの開孔を行
う。これら工程を積層回数に応じて繰り返し、最後に各
電極とコンタクトすべくPt膜を堆積させ薄膜積層体
(図1)を作製した。一部自立体を含む薄膜積層体の形
成は、基板エッチングを行うことで実行した。基板エッ
チングは基板裏面からエッチングホールの開孔を行い、
KOH等のアルカリエッチングでもよく、また、基板に
(100)シリコンウエハを用いれば、基板表面に(1
10)方向にたいし、垂直または水平のエッチングホー
ル面をデザインすれば表面からの基板除去が可能であ
る。このような作製法により得た一部自立体を含む薄膜
積層体の構造を図2に示す。この薄膜積層体および一部
自立体を含む薄膜積層体はチタン酸バリウムをセラミッ
ク層とし、膜厚を1μmとし5層の積層体であり、薄膜
の比誘電率は2400であり、1mm角における素子の
電気容量は約10μFであった。
【0006】実施例2 図3(a)に示す基板上に形成した薄膜積層体と図3
(b)に示す部分的自立体構造を具備した薄膜積層体を
作製する例を、以下図4に基づいて具体的に説明する。
セラミック材料としてはアクチュエータとして知られて
いるPZTを使用し作成した。石英基板上に電気伝導層
としてPt薄膜をスパッタリング法により1000Å堆
積する。この時石英基板との密着性を向上させるために
Ti、Ta等の金属層を配置させてもよい。通常のフォ
トリソグラフィーによりパターンをレジスト転写後、A
rのスパッタエッチングにより、このPt薄膜をエッチ
ングする(a)。次に電子セラミック薄膜を堆積する。
薄膜積層アクチュエータ素子を作製するときは、圧電材
料であるジルコン酸チタン酸鉛(PZT)セラミックス
を、また薄膜積層キャパシター素子を作製するときはチ
タン酸バリウム(BaTiO3)セラミックスを堆積す
る。ただし、前記の各素子の材料は例示であり、これら
材料に限定されるものではない。薄膜作製法としてはM
OCVD法、スパッタリング法、多元蒸着法、レーザー
アブレーション法、イオンビーム蒸着法、また各種蒸着
法に光やプラズマを複合させて、エネルギー密度を向上
させた製膜法でも構わない。これら真空製膜法のほか、
液相法であるsol−gel法、熱分解法、無電界めっ
き法等でもよい。本実施例においては比較的簡便な作製
法であるsol−gel法を採用した。sol−gel
法とは金属アルコキシド等の金属有機化合物を溶液系で
加水分解、重縮合させて金属−酸素−金属結合を成長さ
せ、この前駆体溶液を塗布し、最終的に焼結することに
より完成させる無機酸化物の作製方法である。sol−
gel法による酸化物セラミックスの作製方法は、具体
的には基板上に金属有機化合物を含む溶液を塗布し、乾
燥後焼結を行う。用いられる金属有機化合物としては、
セラミックスを構成する金属元素のメトキシド、エトキ
シド、プロポキシド、ブトキシド等のアルコキシドやア
セテート化合物などがあげられる。硝酸塩、塩化物など
の無機塩でもよい。これらを出発材料としてセラミック
スを作製するには加水分解による重縮合反応を進める必
要があるため、塗布溶液中には水および触媒としての
酸、塩基等の適量の添加が必要となる。添加量は系によ
り異なり、多すぎると反応が不均一に進行するため得ら
れる膜の質が不均質となりやすく、また、反応速度の制
御が難しい。これら添加量が少なすぎても好ましくな
く、適量がある。塗布は、スピンコート法の場合、溶液
粘度が数cP〜十数cPとなるように調整すると良い。
さらにキレート剤等を添加しても良い。コーティング後
焼結することにより結晶化が促進される。焼結温度は材
料により異なるが、通常の金属酸化物粉末の焼成にかか
る温度より低温で(通常のセラミックス焼結温度より2
00〜300℃の低温化が出来る。)作製できる。この
ことにより、出来る複合酸化物の組成ずれがない。これ
ら最適化されたsol−gel法に於いては低温で大面
積に組成均一が良好な膜が得られること、基板との密着
性に優れる、またどんな形状の基板にも比較的容易に製
膜できる、等のほか優れた特徴を有している。
【0007】sol−gelPZT膜は、出発材料とし
て酢酸鉛、ジルコニウムプロポキシド、チタンイソプロ
ポキシド、をメトキシエタノールを溶媒とし、部分加水
分解させたものを塗布液とした。先述までの工程を経た
パターン化された下部電極層を有する基板上にスピンコ
ート、乾燥、焼成により10μm以下のセラミック薄膜
を堆積させた(b)。次にポジ型フォトレジストを同様
にスピンコート、プリベークしポジ型フォトレジスト層
を形成し(c)、基板背面から露光を施す。この時Pt
パターン膜が露光におけるフォトマスクの役割を果たす
ので、通常のフォトマスク合わせ、整合の操作はいらな
くなり、工程の歩留まりを向上させるほか、転写すべき
レジストパターンが自己整合的(セルファライン)に形
成される利点を有するものである。現像後はPtパター
ン上のみにレジストが形成されている(d)。このレジ
ストをマスクとして、セラミックスのエッチングを行
う。エッチング工程は5μm以上のパターンにおいては
ウェット加工が好ましく、それ以下の寸法においてはド
ライエッチングを採用するとよい。本実施例では、フッ
酸、硝酸、酢酸、水の混酸にてエッチングをした。エッ
チング終了後、レジストを剥離した後(e)、ネガ型の
フォトレジストを用いたリソグラフィー工程に移る。ネ
ガ型フォトレジストを塗布、プリベークしネガ型レジス
ト層を形成した(f)後に同様に背面から露光を行う。
この時Ptパターン膜が同様にフォトマスクの作用をす
るため、ポジ型ではPZT/Pt積層部位外のところに
レジストパターンが自己整合的(セルファライン)に形
成される(g)。電極を通常の製膜法により1000Å
堆積させ(h)、ネガレジスト除去と同じにレジスト上
に堆積した金属膜ごとに除去する、いわゆるリフト−オ
フ加工により、電極/セラミックス/電極/基板の積層
体を形成する(i)。以下は必要に応じて、積層回数分
これら工程を繰り返すことにより、所望する薄膜積層体
が形成される。また図に示した部分的自立体を有する薄
膜積層体は、今までの工程後、基板エッチングでのパッ
シベーション膜を堆積、開孔させ、エッチングすること
で作製した。素子のアクチュエータとしての特性は、積
層回数に比例して変位が増加した。
【0008】
【効果】(1)セラミック材料にチタン酸バリウムを用
いた本発明の基板付き薄膜積層体は素子堆積において3
桁程の縮小が可能となった。これら薄膜積層体は基板上
に作り込まれているため、さらに機能性材料(シリコン
半導体素子、および半導体装置)等との混成が可能であ
る。 (2)セラミック材料にPZTを用いた本発明の基板付
き薄膜積層体は、アクチュエータ機能として逆圧電効果
による電界による歪み特性が、およそ200pm/V
(ピコメーター/ボルト)程であり、電界歪み横特性を
利用したアクチュエータに利用可能である。
【図面の簡単な説明】
【図1】薄膜積層体の構成を示す図である。
【図2】薄膜積層体が一部自立体膜に形成された構成を
示す図である。
【図3】パターン化された薄膜積層体の構成を示す図で
ある。(a)は、基板上に形成された薄膜積層体の全体
図である。(b)は、(a)構造体中、基板の一部を除
去することで薄膜積層体の部分的自立体構造を具備させ
たものの全体図である。
【図4】自己整合的なパターン化薄膜積層体の作製工程
を示す図である。 (a)下部電極 (b)セラミック薄膜堆積 (c)ポジ型フォトレジスト層形成 (d)セルファラインで形成したレジストパターン化 (e)エッチング/レジスト剥離 (f)ネガ型レジスト層形成 (g)レジストパターン層形成 (h)電極層形成 (i)リフトオフ加工(レジスト除去)
【符号の説明】
1 Pt薄膜 2 セラミック薄膜 3 Pt薄膜 4 下部電極 5 PZT膜 6 ポジ型フォトレジスト層 7 ネガ型フォトレジスト層 8 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 41/083 41/22 // H05K 3/46 E 6921−4E H01L 41/22 Z

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 第1の電気伝導層の上に、セラミック層
    と電気伝導層の積層構造を1単位として複数単位が積層
    されていることを特徴とする積層体に於いて、その積層
    体が基板上に形成され、かつ各層が薄膜からなることを
    特徴とする基板付き薄膜積層体。
  2. 【請求項2】 薄膜積層体のセラミック層が、金属有機
    化合物を用いた塗布、焼成による製膜法で形成されたも
    のである請求項1記載の薄膜積層体。
  3. 【請求項3】 薄膜積層体の基板が部分的に除去され、
    薄膜積層体が部分的に自立体として形成されていること
    を特徴とする請求項1または2記載の薄膜積層体。
  4. 【請求項4】 薄膜積層体が連続部および非連続部から
    なる構造にパターン化された請求項1、2または3記載
    の薄膜積層体。
  5. 【請求項5】 基板上の第1の電気伝導層の上に、セラ
    ミック層と電気伝導層の積層構造を1単位として複数単
    位を積層することにより請求項1、2、3または4記載
    の薄膜積層体を作製する方法において、フォトリソグラ
    フィー、エッチング手法により自己整合的に薄膜の作製
    および加工を行なうことを特徴とする薄膜積層体の作製
    方法。
  6. 【請求項6】 薄膜積層体のセラミック層を金属有機化
    合物を用いた塗布、焼成による製膜法で行うことを特徴
    とする請求項5記載の薄膜積層体の作製方法。
  7. 【請求項7】 請求項1、2、3または4記載の基板付
    き薄膜積層体上に機能性薄膜素子および/または機能性
    薄膜装置を有することを特徴とする薄膜積層体を有する
    機能性素子およびその装置。
JP35050893A 1993-12-28 1993-12-28 基板付き薄膜積層体の作製方法 Expired - Fee Related JP3710498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35050893A JP3710498B2 (ja) 1993-12-28 1993-12-28 基板付き薄膜積層体の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35050893A JP3710498B2 (ja) 1993-12-28 1993-12-28 基板付き薄膜積層体の作製方法

Publications (2)

Publication Number Publication Date
JPH07201226A true JPH07201226A (ja) 1995-08-04
JP3710498B2 JP3710498B2 (ja) 2005-10-26

Family

ID=18410973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35050893A Expired - Fee Related JP3710498B2 (ja) 1993-12-28 1993-12-28 基板付き薄膜積層体の作製方法

Country Status (1)

Country Link
JP (1) JP3710498B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173301A (ja) * 1998-12-10 2000-06-23 Seiko Epson Corp 圧電発光素子、表示装置およびそれらの製造方法
KR100762006B1 (ko) * 2006-06-13 2007-09-28 삼성전기주식회사 무수축 세라믹 기판의 제조방법
US8178285B2 (en) 2008-03-06 2012-05-15 Ngk Insulators, Ltd. Method for manufacturing piezoelectric/electrostrictive film type element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173301A (ja) * 1998-12-10 2000-06-23 Seiko Epson Corp 圧電発光素子、表示装置およびそれらの製造方法
KR100762006B1 (ko) * 2006-06-13 2007-09-28 삼성전기주식회사 무수축 세라믹 기판의 제조방법
US8178285B2 (en) 2008-03-06 2012-05-15 Ngk Insulators, Ltd. Method for manufacturing piezoelectric/electrostrictive film type element

Also Published As

Publication number Publication date
JP3710498B2 (ja) 2005-10-26

Similar Documents

Publication Publication Date Title
EP1763093B1 (en) Piezoelectric element, liquid jetting head, and method for manufacturing thereof
US20100246091A1 (en) Thin film capacitor and method of manufacturing the same
JP2004006645A (ja) 圧電体素子の製造方法、圧電体素子並びに液滴吐出式記録ヘッド
US7200907B2 (en) Method of manufacturing piezoelectric device
JPH1083934A (ja) コンデンサを具える構成部品
JP3498836B2 (ja) 圧電体素子およびその製造方法
JP3710498B2 (ja) 基板付き薄膜積層体の作製方法
JP5024812B2 (ja) 誘電体構造及びその製造方法
US5453347A (en) Method for constructing ferroelectric capacitors on integrated circuit substrates
JP4587310B2 (ja) 誘電体膜キャパシタおよびその製造方法
JP2000323845A (ja) 電子回路実装用基板の製造方法
JP5115910B2 (ja) プリンタ
JPH1197289A (ja) 薄膜チップコンデンサー及びその製造方法
JP2001203402A (ja) 圧電/電歪膜型素子
US5950292A (en) Methods of fabricating applique circuits
JP5152842B2 (ja) 誘電体構造体の製造方法、圧着転写方法、及び保持構造
JP3969178B2 (ja) 電子部品及びその製造方法
JPH11170547A (ja) インクジェットプリンタヘッド及びその製造方法
JP2002008939A (ja) 選択的コーティングによるセラミック体の製造方法
JPH11195552A (ja) 薄型コンデンサとその製造方法
JP4759117B2 (ja) 金属酸化物膜付き基板及び金属酸化物膜付き基板の製造方法
JP4680332B2 (ja) チップコンデンサの製造方法
JP2001015381A (ja) 表面実装型複合電子部品とその製造方法
JPH05166666A (ja) 金属−セラミック積層フィルム
JP2001298219A (ja) 圧電体素子、インクジェット式記録ヘッド、プリンタ、及び圧電体素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees