JPH0720038B2 - 折れ線回路 - Google Patents
折れ線回路Info
- Publication number
- JPH0720038B2 JPH0720038B2 JP1051502A JP5150289A JPH0720038B2 JP H0720038 B2 JPH0720038 B2 JP H0720038B2 JP 1051502 A JP1051502 A JP 1051502A JP 5150289 A JP5150289 A JP 5150289A JP H0720038 B2 JPH0720038 B2 JP H0720038B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- vin
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明はカラーテレビカメラ等の信号処理回路におい
て入力信号レベル圧縮のために用いられる折れ線回路に
関するものである。
て入力信号レベル圧縮のために用いられる折れ線回路に
関するものである。
〔従来の技術〕 第３図は従来の折れ線回路を示す図である。図におい
て、Q21〜Q28はトランジスタ、R21〜R32は抵抗器で、Q2
3とR24、Q24とR25およびQ27とR26はそれぞれ電流源を構
成し、入力端子（24）に与えられた電流源電流設定電圧
Vbにより、一定電流が流れるよう構成されている。ここ
では説明を簡単にするためR24,R25およびR26が同じ値で
あつて、Q23,Q24およびQ27にはそれぞれ同じコレクタ電
流I0が流れるものとする。（20）は入力信号Vinの入力
端子、（21）は基準電圧Vrefの入力端子、（22）は、折
れ点設定電圧Vaの入力端子、（23）は、電流源電流設定
電圧Vbの入力端子、（24）は出力信号Voutの出力端子
で、VCCは電源電圧である。
て、Q21〜Q28はトランジスタ、R21〜R32は抵抗器で、Q2
3とR24、Q24とR25およびQ27とR26はそれぞれ電流源を構
成し、入力端子（24）に与えられた電流源電流設定電圧
Vbにより、一定電流が流れるよう構成されている。ここ
では説明を簡単にするためR24,R25およびR26が同じ値で
あつて、Q23,Q24およびQ27にはそれぞれ同じコレクタ電
流I0が流れるものとする。（20）は入力信号Vinの入力
端子、（21）は基準電圧Vrefの入力端子、（22）は、折
れ点設定電圧Vaの入力端子、（23）は、電流源電流設定
電圧Vbの入力端子、（24）は出力信号Voutの出力端子
で、VCCは電源電圧である。
つぎに動作を説明する。
まず、Q22のコレクタ電圧VCQ22がVCQ22＜Vaの場合を説
明する。
明する。
この場合にはQ26はエミツタホロワとして動作し、Q26の
ベース・エミツタの電圧をVBEQ26とすると、 Q28のベース電圧VBQ28は、 VBQ28＝Va−VBEQ26 … Q28のエミツタ電圧VEQ28は、 VEQ28＜VcQ22 … となり、Q28のベース・エミツタ間の電圧VEQ28は、VcQ2
2＜Vaおよび，よりVEQ28が小さく、Q28はオフとな
るので、出力信号Voutは、 となる。
ベース・エミツタの電圧をVBEQ26とすると、 Q28のベース電圧VBQ28は、 VBQ28＝Va−VBEQ26 … Q28のエミツタ電圧VEQ28は、 VEQ28＜VcQ22 … となり、Q28のベース・エミツタ間の電圧VEQ28は、VcQ2
2＜Vaおよび，よりVEQ28が小さく、Q28はオフとな
るので、出力信号Voutは、 となる。
つぎに、VCQ22＞Vaの場合を説明する。
この場合には、Q28はエミツタホロワとして動作し、出
力信号Voutは、 となる。
力信号Voutは、 となる。
第４図は、この従来の折れ線回路の入出力特性図で、VC
Q22＜Vaの区間、つまり、 の区間の入出力特性線の傾きは、 となる。
Q22＜Vaの区間、つまり、 の区間の入出力特性線の傾きは、 となる。
また、QCQ22＞Vaの区間、つまり、 の区間の入出力特性線の傾きは、 となる。
この折れ線回路は、主としてモノリシツク集積回路に用
いられ、折れ点設定電圧Vaには、通常、集積回路の外部
に設けた抵抗R29とR30により電源電圧VCCを分圧した電
圧が用いられる。また、基準電圧Vrefは入力信号の基準
レベルであり、映像信号を入力信号とする場合は、映像
信号の黒レベルをVrefにクランプして入力する。
いられ、折れ点設定電圧Vaには、通常、集積回路の外部
に設けた抵抗R29とR30により電源電圧VCCを分圧した電
圧が用いられる。また、基準電圧Vrefは入力信号の基準
レベルであり、映像信号を入力信号とする場合は、映像
信号の黒レベルをVrefにクランプして入力する。
なお、VCC−I0 R22が出力信号Voutの基準レベルとな
る。
る。
従来の折れ線回路は以上のように構成されているので、
R22,Q24,R25などの特性がばらついたり、電流源電流設
定電圧Vbがばらつくと、R29およびR30により設定した折
れ点が、入力信号の基準レベルVrefあるいは出力信号Vo
utの基準レベルVCC−I0 R22に対して変動するという問
題点があつた。
R22,Q24,R25などの特性がばらついたり、電流源電流設
定電圧Vbがばらつくと、R29およびR30により設定した折
れ点が、入力信号の基準レベルVrefあるいは出力信号Vo
utの基準レベルVCC−I0 R22に対して変動するという問
題点があつた。
この発明は上記のような問題点を解消するためになされ
たもので、折れ点が基準レベルに対して変動しにくい折
れ線回路を得ることを目的とする。
たもので、折れ点が基準レベルに対して変動しにくい折
れ線回路を得ることを目的とする。
この発明に係る折れ線回路は、入力信号Vinと、折れ点
設定電圧Vaとを直接比較する構成とした点を特徴とす
る。
設定電圧Vaとを直接比較する構成とした点を特徴とす
る。
この発明における折れ線回路は、入力信号Vinと、折れ
点設定電圧Vaとを直接比較するので、回路素子の特性
や、電流源電流設定電圧Vbがばらついても、入出力特性
の折れ点の基準レベルに対する変動が少なくなる。
点設定電圧Vaとを直接比較するので、回路素子の特性
や、電流源電流設定電圧Vbがばらついても、入出力特性
の折れ点の基準レベルに対する変動が少なくなる。
以下、この発明の一実施例を説明する。
第１図はこの実施例の回路図で、第３図と同一符号は同
一部分を示しているので説明を省略する。図において、
Q1〜Q19はトランジスタ、R1〜R7は抵抗器であり、Q3とR
9、Q4とR10、Q7とR11,Q10とR12,Q15とR13、Q17とR14お
よびQ19とR15はそれぞれ電流源を構成し、入力端子（2
3）に与えられた電流源電流設定電圧Vbによりそれぞれ
一定電流が流れるよう構成されている。ここでは説明を
簡単にするためR9,R10,R11,R12,R13,R14およびR15が同
じ値であつて、Q3,Q4,Q7,Q10,Q15,Q17およびQ19にはそ
れぞれ同じコレクタ電流I0が流れるものとする。
一部分を示しているので説明を省略する。図において、
Q1〜Q19はトランジスタ、R1〜R7は抵抗器であり、Q3とR
9、Q4とR10、Q7とR11,Q10とR12,Q15とR13、Q17とR14お
よびQ19とR15はそれぞれ電流源を構成し、入力端子（2
3）に与えられた電流源電流設定電圧Vbによりそれぞれ
一定電流が流れるよう構成されている。ここでは説明を
簡単にするためR9,R10,R11,R12,R13,R14およびR15が同
じ値であつて、Q3,Q4,Q7,Q10,Q15,Q17およびQ19にはそ
れぞれ同じコレクタ電流I0が流れるものとする。
また、Q12とR4は電流源を構成し、Q12のベースに与えら
れる電圧VCにより流れる電流値が決定される。
れる電圧VCにより流れる電流値が決定される。
また、Q5とR2、Q6とR3は第１のカレントミラー回路を構
成するので、Q5のコレクタ電流I1とQ6のコレクタ電流I2
は、 となり、I1＝I2は（Vin−Vref）に比例した第１の電流
となる。
成するので、Q5のコレクタ電流I1とQ6のコレクタ電流I2
は、 となり、I1＝I2は（Vin−Vref）に比例した第１の電流
となる。
また、Q8、Q9は互いの特性が同じペアトランジスタを用
いたクリツプ回路を構成しており、入力信号電圧Vin
と、折れ点設定電圧Vaとを直接比較して電圧の高い方の
レベルよりQ8、Q9のベース・エミツタ間電圧（シリコン
トランジスタの場合は約0.6V）だけ低い電圧がエミツタ
Ａに出力される。また、Q11はエミツタホロワとして動
作し、ベースに入力された電圧より、Q11のベース・エ
ミツタ間電圧（約0.6V）だけ高い電圧をエミツタより出
力する。
いたクリツプ回路を構成しており、入力信号電圧Vin
と、折れ点設定電圧Vaとを直接比較して電圧の高い方の
レベルよりQ8、Q9のベース・エミツタ間電圧（シリコン
トランジスタの場合は約0.6V）だけ低い電圧がエミツタ
Ａに出力される。また、Q11はエミツタホロワとして動
作し、ベースに入力された電圧より、Q11のベース・エ
ミツタ間電圧（約0.6V）だけ高い電圧をエミツタより出
力する。
まず、Vin＜Vaの場合を考える。
Q9とQ11のベース・エミツタ間電圧はほぼ等しいとする
ことができるので、Q11のエミツタにはVaが出力され
る。
ことができるので、Q11のエミツタにはVaが出力され
る。
つぎに、Vin＞Vaの場合を考える。
Q8とQ11のベース・エミツタ間電圧はほぼ等しいとする
ことができるので、Q11のエミツタにはVinが出力され
る。
ことができるので、Q11のエミツタにはVinが出力され
る。
Q14とR6、およびQ18とR7は第２のカレントミラー回路を
構成するので、Q14のコレクタ電流I3と、Q18のコレクタ
電流I4は、 Vin＜Vaのときには、Q13のベース電圧と、Q16のベース
電圧は互いにVaとなり等しくなるので、 I3＝I4＝I0 … となり、また Vin＜Vaのときには、Q13のベース電圧はVa,Q16のベース
電圧はVinとなるので、 となり、I3,I4は入力電圧Vinと、折れ点設定電圧Vaとの
差に比例した第２の電流となる。
構成するので、Q14のコレクタ電流I3と、Q18のコレクタ
電流I4は、 Vin＜Vaのときには、Q13のベース電圧と、Q16のベース
電圧は互いにVaとなり等しくなるので、 I3＝I4＝I0 … となり、また Vin＜Vaのときには、Q13のベース電圧はVa,Q16のベース
電圧はVinとなるので、 となり、I3,I4は入力電圧Vinと、折れ点設定電圧Vaとの
差に比例した第２の電流となる。
R8に流れる電流をI5とすると、 Vout＝Vret＋I5・R8 … となり、Vin＜Vaのときは、 となり、 となる。また、Vin＞Vaのときは、 となり、 となつて、第１の電流I2から第２の電流I4を加算した値
に比例した出力電圧Voutとなる。
に比例した出力電圧Voutとなる。
なお、折れ点設定電圧VaはVrefと電流電圧Vccとの差を
抵抗R16とR17で分圧することにより得られる。
抵抗R16とR17で分圧することにより得られる。
以上説明した動作により、第１図に示した実施例の入出
力特性は第２図で示すように、入出力特性の折れ点はVi
n＝VaのときのVoutの点、すなわち式から となり、Vin＜Vaの区間の入出力特性の傾きは、 Vin＞Vaの区間の入出力特性の傾きは、 となる。
力特性は第２図で示すように、入出力特性の折れ点はVi
n＝VaのときのVoutの点、すなわち式から となり、Vin＜Vaの区間の入出力特性の傾きは、 Vin＞Vaの区間の入出力特性の傾きは、 となる。
このように、折れ点は折れ点設定電圧Vaによつて定ま
り、その折れ点における出力電圧Voutの値はVref、Vaお
よびR1,R8によつて定まるので、従来回路に比べて折れ
点の変動が少なくなる。
り、その折れ点における出力電圧Voutの値はVref、Vaお
よびR1,R8によつて定まるので、従来回路に比べて折れ
点の変動が少なくなる。
また、基準電圧Vrefと電源電圧VCCを分圧して、折れ点
設定電圧Vaとすることにより一層の効果を奏する。つま
り、第１図の回路において、VrefはVaに近い値に設定さ
れるので、抵抗値R29およびR30が変動した場合の折れ点
の変動が少ない。また、出力電圧Voutが基準電圧Vretを
基準として得られるので、入力信号の基準電圧と合つて
おり、後段の回路との接点が容易になる。
設定電圧Vaとすることにより一層の効果を奏する。つま
り、第１図の回路において、VrefはVaに近い値に設定さ
れるので、抵抗値R29およびR30が変動した場合の折れ点
の変動が少ない。また、出力電圧Voutが基準電圧Vretを
基準として得られるので、入力信号の基準電圧と合つて
おり、後段の回路との接点が容易になる。
なお、上記実施例では、一つの折れ点を有する例を示し
たが、折れ点の数は複数としてもよい。
たが、折れ点の数は複数としてもよい。
また、上記実施例では、I2とI4を加算する場合の例を示
したが、Q13,Q16などにより構成される作動アンプの入
力信号の極性が変わる場合には、I2とI4を減算してもよ
い。
したが、Q13,Q16などにより構成される作動アンプの入
力信号の極性が変わる場合には、I2とI4を減算してもよ
い。
以上のように、この発明によれば、入力信号Vinと折れ
点設定電圧Vaを直接比較して、折れ線特性を決定するよ
うにしたので、折れ点の変動が少ない折れ線回路を得る
ことができる。
点設定電圧Vaを直接比較して、折れ線特性を決定するよ
うにしたので、折れ点の変動が少ない折れ線回路を得る
ことができる。
第１図はこの発明の一実施例の折れ線回路を示す図、第
２図はその入出力特性を示す図、第３図は従来の折れ線
回路を示す図、第４図はその入出力特性を示す図であ
る。 （20）……入力信号Vinの入力端子、（21）……基準電
圧Vrefの入力端子、（22）……折れ点設定電圧Vaの入力
端子、（23）……電流源電流設定電圧Vbの入力端子、
（24）……出力信号Voutの出力端子、Q1〜Q19……トラ
ンジスタ、R1〜R17……抵抗器、Vcc……電源電圧。 なお、各図中、同一符号は同一または相当部分を示す。
２図はその入出力特性を示す図、第３図は従来の折れ線
回路を示す図、第４図はその入出力特性を示す図であ
る。 （20）……入力信号Vinの入力端子、（21）……基準電
圧Vrefの入力端子、（22）……折れ点設定電圧Vaの入力
端子、（23）……電流源電流設定電圧Vbの入力端子、
（24）……出力信号Voutの出力端子、Q1〜Q19……トラ
ンジスタ、R1〜R17……抵抗器、Vcc……電源電圧。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】入力信号電圧Vinと基準電圧Vrefの差に比
例した第１の電流を得る手段と、上記入力信号電圧Vin
を折れ点設定電圧Vaと直接比較することによりクリップ
するクリップ回路と、このクリップ回路の出力電圧と上
記折れ点設定電圧Vaとの差に比例した第２の電流を得る
手段と、上記第１の電流から上記第２の電流を加算ある
いは減算しこの加算値あるいは減算値に比例した電圧信
号を出力する手段とを備えた折れ線回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051502A JPH0720038B2 (ja) | 1989-03-02 | 1989-03-02 | 折れ線回路 |
| US07/493,829 US5045732A (en) | 1989-03-02 | 1990-02-27 | Polygon circuit |
| GB9004457A GB2228810B (en) | 1989-03-02 | 1990-02-28 | Polygon circuit |
| DE4006416A DE4006416A1 (de) | 1989-03-02 | 1990-03-01 | Polygonschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051502A JPH0720038B2 (ja) | 1989-03-02 | 1989-03-02 | 折れ線回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228883A JPH02228883A (ja) | 1990-09-11 |
| JPH0720038B2 true JPH0720038B2 (ja) | 1995-03-06 |
Family
ID=12888763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051502A Expired - Lifetime JPH0720038B2 (ja) | 1989-03-02 | 1989-03-02 | 折れ線回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720038B2 (ja) |
-
1989
- 1989-03-02 JP JP1051502A patent/JPH0720038B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02228883A (ja) | 1990-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445054A (en) | Full-wave rectifying circuit | |
| KR850000732B1 (ko) | 음량 콘트롤 회로 | |
| JPH0720038B2 (ja) | 折れ線回路 | |
| JP2753422B2 (ja) | 全波整流回路 | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| US5467045A (en) | Integrator including an offset eliminating circuit and capable of operating with low voltage | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JP3683931B2 (ja) | クランプ回路 | |
| JP3065459B2 (ja) | オフセット除去回路 | |
| JPS6216015Y2 (ja) | ||
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPS62102612A (ja) | 利得制御回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JPH0445199Y2 (ja) | ||
| JPH03108877A (ja) | 折れ線回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JPH02202219A (ja) | 温度検出回路 | |
| JPH0612607A (ja) | 記録アンプ回路 | |
| JPS60238917A (ja) | 定電流回路 | |
| JPS5857658A (ja) | コントロ−ル信号の再生回路 | |
| JPS6256685B2 (ja) | ||
| JPH03198415A (ja) | オフセット量可変型コンパレータ | |
| JPS62185408A (ja) | パルス出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080306 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090306 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |