JPH07181688A - 多層レジストパターン形成方法 - Google Patents

多層レジストパターン形成方法

Info

Publication number
JPH07181688A
JPH07181688A JP32741293A JP32741293A JPH07181688A JP H07181688 A JPH07181688 A JP H07181688A JP 32741293 A JP32741293 A JP 32741293A JP 32741293 A JP32741293 A JP 32741293A JP H07181688 A JPH07181688 A JP H07181688A
Authority
JP
Japan
Prior art keywords
layer
intermediate layer
resist
pattern
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32741293A
Other languages
English (en)
Inventor
Tetsuji Nagayama
哲治 長山
Tetsuo Gocho
哲雄 牛膓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32741293A priority Critical patent/JPH07181688A/ja
Publication of JPH07181688A publication Critical patent/JPH07181688A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【目的】 高反射率下地上の3層レジストプロセスにお
いて、下地反射による異常露光を防止し、寸法変換差、
パターン形状を改良する。 【構成】 段差を有する高反射率下地材料層3上の下層
レジスト層4を、プラズマCVD法で形成したSiON
中間層パターン5aを実質的なマスクとして、イオンモ
ードの高速、高異方性のエッチングによりパターニング
する。 【効果】 プラズマCVD法により形成したSiON中
間層5は、短波長の露光光に対し優れた反射防止膜とな
るので、上層レジストパターン6が制御性良く形成でき
る。またその膜質は緻密で耐イオン衝撃性に優れるの
で、中間層パターン5aの膜減りや後退がなく、設計ル
ールに忠実な下層レジストパターン4aが得られる。ま
た低温度のプラズマCVDで中間層5を形成するので、
下層レジストに熱的なダメージを与えることが無い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層レジストパターンの
形成方法に関し、特に例えば3層レジストプロセスにお
いて、有機材料層である下層レジストを異方性加工して
下層レジストパターンを形成する際の寸法変換差を低減
するとともに、微細加工性を向上する方法に関する。
【0002】
【従来の技術】LSI等の半導体装置のデザインルール
がハーフミクロンからクォータミクロンのレベルへと微
細化されるに伴い、フォトリソグラフィやドライエッチ
ング等の微細加工技術に対する要求は一段と厳しさを増
している。フォトリソグラフィ技術においては、近年高
解像度を求めて露光波長が短波長化され、さらに多層配
線構造を採るために下地基板の表面段差が増大している
ことから、多層レジストプロセスの採用が必須となりつ
つある。多層レジストプロセスは、下地基板の表面段差
を吸収して平坦面を形成するに充分な厚い下層レジスト
と、下層レジストをエッチングする際の実質的なマスク
パターンを構成するための無機材料からなる薄い中間層
と、高解像度を達成するのに充分な薄い上層レジストと
を組み合わせて使用するいわゆる3層レジストプロセス
が、J.M.MorranとD.MaydanによりJ.Vac.Sci.Technol.,
16, 1620 (1979) に報告されている。
【0003】3層レジストプロセスにおいては、まず上
層レジストを所定形状に露光、現像してパターニング
し、これをマスクとして中間層をRIE(反応性イオン
エッチング)によりパターニングし、さらにパターニン
グされた上記上層レジストと中間層とをマスクとして、
2 ガス等を用いる異方性ドライエッチングにより下層
レジストをパターニングする。このプロセスにより、段
差下地上でも高解像度の微細レジストパターンを形成す
ることができる。
【0004】ところで、O2 ガスにより有機材料層であ
る下層レジストを異方性エッチングしてパターニングす
る工程においては、エッチングレートの向上を意図して
高ガス圧力条件とし、酸素ラジカル(以下、O* と記
す)を増加させてラジカル反応を主体としてエッチング
すると、O* が中間層パターン下部にまでまわりこみ、
等方的酸化反応によるアンダーカットが発生し、パター
ン形状が悪化する。
【0005】一方、下層レジストのアンダーカットを防
止し、高異方性エッチングを達成するためには、低ガス
圧かつ高バイアス電力といった、イオンの平均自由行程
と基板バイアスを高めた条件を採用することが必要とな
る。つまり、酸素イオン(以下、O+ と記す)の垂直入
射性と、大きな運動エネルギを利用して、スパッタリン
グを併用しながらイオンモードのエッチングを行うこと
により、高異方性エッチングするのである。ところが、
かかるエッチング条件の採用は、中間層パターンおよび
下地材料層との選択比低下を招き、これが多層レジスト
の実用化を妨げる一因となっている。この問題を図6を
参照しながら説明する。
【0006】図6(a)は、SRAM製造プロセスでの
第2層Wポリサイド配線のパターニング用レジストパタ
ーン形成方法において、上層レジストパターン6が形成
された被エッチング基板の断面形状を示している。すな
わち、まず段差を有する層間絶縁膜2上にこの段差にな
らってポリシリコン層およびWシリサイド層を順次被着
積層して第2層Wポリサイド層3を形成する。なお、7
は第1層Wポリサイドゲート配線パターン、1はSi基
板であり、素子形成領域やゲート絶縁膜等は図示を省略
している。Wポリサイド層3の段差を吸収して平坦面を
形成しうるに充分な厚さを有する下層レジスト層4、お
よび例えば回転塗布ガラス(SOG)からなる中間層
5、そしてさらにこの中間層5上に薄い上層レジスト層
をこの順に形成する。この上層レジスト層をフォトリソ
グラフィと現像によりパターニングして、上述の上層レ
ジストパターン6を得る。この際のフォトリソグラフィ
は平坦面への露光であるから解像度は高く、上記上層レ
ジストパターン6は例えば0.35μm幅の明瞭な矩形
形状を有する。
【0007】次に、上層レジストパターン6をマスクと
して中間層5をRIEによりパターニングし、図6
(b)に示すように中間層パターン5aを形成する。こ
の中間層パターン5aも0.35μm幅の明瞭な形状を
有する。
【0008】次に、O2 ガスを用い上記下層レジスト層
4をエッチングする。このエッチング過程では、薄い上
層レジストパターン6は中途で消失し、それ以後は露出
した中間層パターン5aがエッチングマスクとしての実
質的な機能をはたす。ここで、下層レジスト層4は3層
レジストプロセスの趣旨にもとづき、被エッチング基板
の表面段差を吸収するのに充分な膜厚に形成した層であ
るから、そのエッチングには高速性が要求され、前述し
たスパッタリングを併用したイオンモードの高速かつ高
異方性のエッチングをおこなう。
【0009】ところで、実質的なマスク機能をはたすS
OGからなる中間層パターン5aは、下層レジスト層4
に影響を与えないように、高々200℃以下で形成した
膜であるから、その緻密性は充分ではなくイオン衝撃耐
性が低い。このため下層レジストパターンが完成される
時点では、中間層パターン5aの厚さが減少し、同時に
パターン幅方向へも膜減りして後退する。この関係を図
6(c)を参照して説明すると、前述した中間層パター
ン後退幅xにより、完成した下層レジストパターン4a
の幅は(0.35−2x)μmとなり、意図した0.3
5μmより狭く、寸法変換差となって現れてくる。この
ため、第2層Wポリサイド配線のパターン幅も設計ルー
ルからはずれたものとなってしまう。
【0010】一方、先に述べたように、下地材料層の段
差が増大し、しかも下地材料層がWポリサイド、Al合
金のように高反射率の材料層であると、上層レジストパ
ターニングの露光時に、下地材料層からの反射光の影響
が無視できなくなってくる。すなわち、上層レジスト層
を例えばKrFエキシマレーザステッパを用いてパター
ン露光する場合を想定すると、中間層5、下層レジスト
層4ともに露光光に対してある程度高い光透過率を有す
るものであるから、下地材料層3に達しここで反射した
露光光は上層レジストを下側から再度露光する結果とな
る。しかも下地材料層53には不規則な段差が形成され
ているので、反射光強度も不規則となり、このため肝心
な上層レジストパターン6の形状に悪影響をおよぼす。
【0011】
【発明が解決しようとする課題】そこで本発明の課題
は、多層レジストパターン形成方法において、実用的な
エッチングレートを確保しつつ、有機材料層から構成さ
れる下層レジスト層と充分なエッチング選択比を有し、
レジスト後退と寸法変換差の問題を回避しうる対イオン
衝撃性に優れた中間層を形成することである。
【0012】本発明の他の課題は、高反射率の下地材料
層の多層レジストパターン形成方法において、下地材料
層からの不規則な反射光の影響を防ぎ、制御性のよい微
細な上層レジストパターン形状が得られる中間層を形成
することである。
【0013】また本発明の他の課題は、有機材料層から
構成される下層レジスト層に何ら熱的な悪影響を与える
ことなしに、高々200℃以下の温度で形成でき、上記
目的を達成しうる中間層の形成方法を提供することであ
る。
【0014】さらにまた本発明の他の課題は、所定の光
学定数を持つ上記中間層を組成的にもモホロジ的にも制
御性よく形成することである。
【0015】
【課題を解決するための手段】本発明の多層レジストパ
ターン形成方法は、上述の課題を解決するために発案し
たものであり、多層レジストプロセスにおける中間層
が、SiOx y すなわちシリコンオキシナイトライド
層を有することを特徴とするものである。
【0016】また本発明の多層レジストパターン形成方
法は、中間層としての上記SiOxy 層を、プラズマ
CVDにより、室温以上200℃以下の温度範囲で、さ
らに好ましくは50℃以上150℃以下の温度範囲で形
成する形成するものである。なお、本明細書中で用いる
室温とは、一般的な半導体製造プロセス用クリーンルー
ムの室温をさし、20℃程度の温度をいう。
【0017】かかるプラズマCVD装置としては、一般
的な平行平板型プラズマ処理装置をはじめ、任意の装置
を用いることができるが、望ましくは1×1011/cm
3 以上の高密度プラズマ処理装置を使用するとよい。か
かる装置としては、例えばECRプラズマ(Electron Cy
clotron Resonance Plasma) 処理装置、ヘリコン波プラ
ズマ(Helicon Wave Plasma) 処理装置、誘導結合プラズ
マ(Inductively Coupled Plasma)装置、トランス結合プ
ラズマ(Transformer Coupled Plasma)装置等をあげるこ
とができ、上記装置は1011/cm3 以上1×1014
cm3 未満での高密度プラズマを用いてプラズマCVD
を行うことができるものである。上記した各プラズマ処
理装置の技術的説明は、個々の技術リポートに詳述され
ているので省略するが、総説としては月間セミコンダク
ター・ワールド誌(プレスジャーナル社刊行)1993
年10月号59ページに掲載されているとおりである。
この掲載記事でも明らかなごとく、高密度プラズマを利
用した高精度ドライエッチングの実用化研究が行われて
いる。本発明は、これら高密度プラズマ処理装置により
多層レジストのSiOx y 中間層を形成したところ、
好結果をおさめたことに基づくものである。
【0018】なお、上述したRF励起による平行平板型
のプラズマ処理装置は、プラズマ密度として109 /c
3 台、マグネトロン方式の平行平板型プラズマ処理装
置にあっても1010/cm3 オーダーであるから、20
0℃以下の成膜温度範囲では得られる膜質に若干の低下
がみられるが、従来のSOGよりは優れるものである。
【0019】また本発明の多層レジストパターン形成方
法は、中間層としての上記SiOxy 層を、予め下層
レジスト層上に形成したSi層、SiO層、SiN層
へ、O、N等をイオン注入することにより、室温以上2
00℃以下の温度範囲で形成するものである。この場
合、単純に所定量のイオンを注入しても、平均投射飛程
距離を中心に注入イオンが膜厚方向にガウス分布をとる
ので、目的とする均質な組成のSiOx y 膜は得られ
ない。このため、本発明においては、N、Oまたはその
双方の加速電圧、注入量およびイオン種を変えて複数水
準の注入をおこない、膜厚方向のイオン濃度を所望のプ
ロファイルに制御することが望ましい。一般的には、平
均投射飛程距離は加速電圧に比例するものであるが、膜
厚方向の深部に注入するにはN+ 、O+ イオンを、これ
より浅い領域に注入するにはN2 + 、O2 + を用いれば
よい。またイオン注入後、アニール処理により膜質の向
上をはかることが望ましい。この場合も、下層レジスト
層には熱的な負担をかけないように、200℃以下のア
ニール温度が採用される。この程度の低温アニールであ
っても、注入イオンの再配列等による膜の均質化、ダメ
ージの回復が得られる。このアニール効果により、反射
防止膜特性の向上、中間層としての耐イオン衝撃特性の
向上が見られるものである。
【0020】
【作用】本発明のポイントの1つは、多層レジストプロ
セスにおける中間層が、SOGより膜質の緻密なSiO
x y 層を有することである。このため、SiOx y
を有する中間層パターンは、下層レジストパターニング
時の耐イオン衝撃性に優れ、中間層の膜減りや後退がな
く、したがって下層レジストパターンの寸法変換差が発
生しない。
【0021】ところで、本出願人は先に出願した特願平
04-359750 号明細書において、KrFエキシマレーザ等
短波長露光の実用化には、露光波長に適した反射防止膜
の適切な使用が不可欠であるとしてSiOx y の使用
を提案した。この出願は、SiOx y の組成比と膜厚
を制御し、複素屈折率等の光学定数をKrFエキシマレ
ーザの波長(248nm)に対して最も低くなるごとく
最適設計することにより、短波長露光にまつわる反射の
問題を解決したものである。
【0022】上述の先願は、高反射率の被エッチング下
地層上に直接反射防止膜を形成し、この上部の単層のレ
ジスト層にパターン露光する場合を想定しており、本願
の多層レジストにおける中間層へ適用とは別種の発明で
ある。本発明者らは、その後の研究により、多層レジス
トの中間層へのSiOx y の適用が好結果を収める結
果を得て、あわせて下層レジスト層への熱的ダメージを
防止すべく高々200℃以下で形成できる方法を開発
し、本発明を完成するに至った。
【0023】なお、プラズマ密度を1×1011/cm3
以上とした理由は、この範囲以下では膜質改善の効果が
薄いからである。また一方、上述した高密度プラズマ処
理装置の一般的な作動ガス圧力である10-1Pa台にお
いては、1×1014/cm3のイオン密度は、ほぼ完全
解離に近い値であることによる。
【0024】また、中間層形成温度範囲を室温以上20
0℃以下とした理由は、この範囲以下では成膜した膜の
モホロジが充分でなく、またこの範囲以上では下層レジ
ストの変質が生じ、後のプロセスに影響をあたえること
による。
【0025】以上の作用により、下層レジスト層に熱的
なダメージを与えることなく、対イオン衝撃性と反射防
止効果に優れた中間層が形成でき、寸法変換差のない下
層レジストパターンの形成が可能となる。
【0026】
【実施例】以下、本発明の具体的実施例につき、図面を
参照しながら説明する。
【0027】実施例1 本実施例は、ECRプラズマ処理装置を用いて3層レジ
ストの中間層をSiO x y により形成し、SRAM製
造プロセスでの第2層Wポリサイド配線のパターニング
に適用した例である。本プラズマ処理装置は、1011
cm3 台のプラズマ密度によりプラズマCVD膜を形成
できるものである。
【0028】プラズマ処理装置は、図2にその概略を示
した。マグネトロン25で生成した2.45GHzのマ
イクロ波を導波管と石英製の導入窓26を経由してプラ
ズマ生成室24に導入する。図示せざる反応ガス導入管
から導入された反応ガスは、プラズマ生成室周囲のソレ
ノイドコイル27で形成する0.0875Tの磁界との
相互作用によりECR放電を起こし、プラズマ生成室2
4内で高密度プラズマ28を形成する。プラズマ密度
は、マイクロ波の出力により制御できる。この後、プラ
ズマ処理室23に拡散したプラズマが基板ステージ22
上に載置した被処理基板21にECRプラズマCVDを
施す。なお、29は基板バイアス用のRF電源である。
【0029】本実施例のプロセスを、図1を参照しなが
ら説明する。なお、図1においては、図6と同一部分に
は同一の参照番号を付与するものとする。まず、図1
(a)に示すように、段差を有する層間絶縁膜2上にこ
の段差にならってポリシリコン層およびWシリサイド層
を順次被着積層して、下地材料層としての第2層Wポリ
サイド層3を形成する。なお、7は第1層Wポリサイド
ゲート配線パターン、1はSi基板であり、素子形成領
域やゲート絶縁膜等は説明の簡略化のため図示を省略し
てある。つぎに、この上に第2層Wポリサイド層3の段
差を吸収して平坦面を形成しうるに充分な厚さを有す
る、有機材料層としての下層レジスト層4を形成する。
下層レジスト層4は、一例としてノボラック系ポジ型レ
ジスト(東京応化工業株式会社製、商品名OFPR−8
00)をスピンコートして用い、塗布厚は段差下部に対
応する領域で約1.0μmとする。なお、被処理基板の
直径は5インチである。
【0030】下層レジスト層4の平坦面上に、上記EC
Rプラズマ処理装置を用い、下記条件により中間層5を
一例として0.2μmの厚さに形成する。 SiH4 50 sccm N2 O 50 sccm ガス圧力 0.1 Pa マイクロ波出力 1000 W(2.45GHz) プラズマ密度 3×1011 /cm3 RFバイアスパワー 0 W 被処理基板温度 150 ℃ 上記条件により、緻密な膜質を有するSiOx y から
なる中間層5が形成された。150℃の被処理基板温度
は、ECRプラズマCVDによりSiH4 とN2Oとの
反応を促進するのに充分な温度であり、一方下層レジス
ト層4に対しては比較的マイルドな温度条件であるの
で、下層レジスト4の熱的変質はみられなかった。
【0031】さらに、この中間層5上に所定の形状にパ
ターニングした上層レジストパターン6を形成する。本
上層レジストパターン6は、一例としてネガ型化学増幅
系レジスト(シプレー社製、商品名SAL−601)か
らなる厚さ約0.7μmの塗布膜に対し、KrFエキシ
マレーザ露光および現像処理を行うことにより形成そた
ものである。露光に際しては、高反射率表面をもつ第2
層Wポリサイド層3からの反射光の影響もなく、一例と
して0.35μmのパターン幅を持つ明瞭な矩形形状を
有する上層レジストパターン6が形成された。
【0032】つぎに、この被処理基板を有磁場マイクロ
波プラズマエッチング装置にセットし、上層レジストパ
ターン6をマスクとして中間層5をエッチングする。こ
のときのエッチング条件は、例えば下記のとおりとし
た。 CHF3 40 sccm CH2 2 5 sccm O2 5 sccm ガス圧力 0.3 Pa マイクロ波出力 1200 W RFバイアスパワー 200 W(800kHz) 被処理基板温度 20 ℃ この結果、図1(b)に示したように、上層レジストパ
ターン6の直下に中間層パターン5aが形成された。こ
の中間層パターン5aも0.35μm幅の明瞭な矩形パ
ターンを有していた。
【0033】続けて、エッチング条件を一例として下記
のように切り替え、下層レジスト層4をエッチングし
た。 CO2 50 sccm ガス圧力 0.3 Pa マイクロ波出力 600 W RFバイアスパワー 50 W(800kHz) 被処理基板温度 ─50 ℃
【0034】本エッチング工程では、上層レジストパタ
ーン6はエッチング中途で消失するが、その後は中間層
パターン5aが実質的なエッチングマスクとなって下層
レジスト4のエッチングを終了した。高密度プラズマに
より形成した膜質の緻密な中間層パターンの効果によ
り、下層レジストとの高選択比エッチングが可能とな
り、エッチング終了後のマスク減りやマスク後退はみら
れず、寸法変換差のない0.35μm幅の明瞭なパター
ン幅を持つ下層レジストパターンが形成された。なお、
本実施例で用いたCO2 をエッチングガスとする有機物
エッチングの機構については、本出願人が出願した特願
平05─165406号明細書中で開示した通りであ
る。
【0035】引き続き、中間層パターン5aおよび下層
レジストパターン4aをマスクとして、段差を有する第
2層Wポリサイド配線3にパターニングを施した。な
お、第2層Wポリサイド配線3のエッチングに際して
は、中間層パターンを残したままでもよいし、別途プラ
ズマエッチングやウェットエッチングで除去して下層レ
ジストパターンのみをマスクとしてエッチングしてもよ
い。前者の場合は、エッチングガスからの反応生成物に
よる側壁保護膜が期待できるエッチング条件を選べばよ
い。この場合も、イオン衝撃耐性が向上した中間層の効
果により、パターンシフトの発生は観察されなかった。
また後者の場合には、下層レジストパターンからの解離
生成物からなる側壁保護膜の効果が期待できるエッチン
グ条件を選択すればよい。いずれのエッチング方法を採
用しても、下層レジストパターン4aが0.35μm幅
の明瞭で垂直な側壁を有するので、第2層Wポリサイド
配線パターンも寸法変換差なく、設計通りのルール幅に
パターニングすることが可能である。
【0036】実施例2 本実施例は、ICPタイプのプラズマ処理装置を用いて
3層レジストの中間層をSiOx y により形成した例
である。本装置の概略を図3を参照して説明する。
【0037】石英等誘電体材料により構成されるプラズ
マ処理室側壁33に多重に巻いた誘導結合コイル36に
よりRF電源35のパワーをプラズマ処理室内に供給
し、高密度プラズマ38を発生する。被処理基板31を
載置する基板ステージ32には基板RFバイアス電源3
9より基板バイアスを印加する。34は上部電極であ
り、ヒータ37により温度制御が可能である。本装置構
造によれば大型のマルチターン誘導結合コイル36によ
り、大電力でのプラズマ励起が可能であり、上記実施例
より更にプラズマの高密度化と、基板温度の低減が達成
できる。なお、図3においては、プラズマ処理室底板、
反応ガス導入管等は図示を省略している。
【0038】本実施例もSRAM製造プロセスでの第2
層Wポリサイド配線のパターニング用多層レジストの中
間層にSiOx y を適用した例であり、再度図1を参
照して説明する。下層レジスト4の形成までは実施例1
と同様であるので説明を省略する。下層レジスト層4の
平坦面上に、上記ICPプラズマ処理装置で下記条件に
より中間層5を一例として0.2μmの厚さに形成す
る。 SiH4 50 sccm N2 O 50 sccm ガス圧力 0.13 Pa RF電源出力 2000 W(2MHz) プラズマ密度 2×1012 /cm3 RFバイアスパワー 0 W 被処理基板温度 100 ℃ 上記条件により、図1aに示すように、緻密な膜質を有
するSiOx y からなる中間層5が形成された。本実
施例においては、成膜温度が先の実施例よりさらに低い
ので、耐熱性の低い有機材料層も下層レジストとして使
用できる。
【0039】本実施例においても実施例1と同様に中間
層をエッチングして中間層パターン5aを形成し、続け
て、エッチング条件を一例として下記のように切り替
え、下層レジスト層4をエッチングした。 O2 20 sccm S2 Cl2 10 sccm ガス圧力 0.3 Pa マイクロ波出力 600 W RFバイアスパワー 30 W(800kHz) 被処理基板温度 −50 ℃
【0040】本エッチング工程では、同じく上層レジス
トパターン6はエッチング中途で消失するが、その後は
中間層パターン5aが実質的なエッチングマスクとなっ
てエッチングが終了した。エッチング終了後のマスク減
りやマスク後退はみられず、寸法変換差のない0.35
μm幅の明瞭なパターン幅を持つ下層レジストパターン
が形成された。なお、S2 Cl2 のごときハロゲン化イ
オウをエッチングガスとする有機物エッチングの機構に
ついては、本出願人が出願した特願平04─22352
3号明細書中で開示した通りである。
【0041】実施例3 本実施例は、ヘリコン波プラズマCVD装置を用いて3
層レジストの中間層をSiOx y により形成した例を
示す。装置の概略を図4を参照し説明する。
【0042】RF電源45によりヘリコン波アンテナ4
6に電力を供給して発生する電場と、ソレノイドコイル
47により形成される磁場との相互作用により、プラズ
マ生成室44にホイッスラー波(ヘリコン波)を発生
し、図示せざる反応ガス導入口からプラズマ処理室43
へ供給する反応ガスの高密度プラズマ48を生成する。
50はプロセスチャンバ周囲に配設したマルチポール磁
石であり、高密度プラズマをプラズマ処理室43内に閉
じ込める磁界を発生する。被処理基板41を載置した基
板ステージ42には基板バイアス電源49より必要に応
じ基板バイアスを印加する。本装置によれば、ヘリコン
波アンテナの構造特性により、前述の実施例よりさらに
高い、1013/cm3 オーダーのプラズマ密度を得るこ
とが可能である。
【0043】本実施例も、同じくSRAM製造プロセス
での第2層Wポリサイド配線パターニング用多層レジス
トの中間層形成に適用した例につき説明する。下層レジ
ストの形成までは実施例1と同様であるので、ここでも
説明を省略する。再び図1(a)を参照し、下層レジス
ト層4の平坦面上に、上記ヘリコン波プラズマCVD装
置を使用して下記条件により中間層5を一例として0.
2μmの厚さに形成する。 SiH4 50 sccm N2 O 50 sccm ガス圧力 0.13 Pa RF出力 2500 W(13.56MH
z) プラズマ密度 1×1013 /cm3 RFバイアスパワー 0 W 被処理基板温度 50 ℃ 上記条件により、緻密な膜質を有するSiOx y から
なる中間層5が形成された。本実施例においては、成膜
温度が先の実施例よりさらに一段と低いので、耐熱性に
劣る有機材料層も下層レジストとして使用できる。本実
施例においても実施例1と同様に中間層をエッチングし
て中間層パターン5aを、またこの耐イオン衝撃性の高
い中間層パターン5aを実質的なマスクとして下層レジ
スト4のパターニングをおこなった。本実施例の中間層
パターン5aは低温形成ではあるが、緻密な膜質を有
し、中間層パターン5aの後退はなく、寸法シフトのな
い0.35μm幅の垂直壁を持つ下層レジストパターン
4aが形成された。
【0044】実施例4 本実施例では、SiOx y からなる中間層のプラズマ
CVD条件のうち、ソースガスの流量比を変えた場合の
膜質について検討を加えた。
【0045】実施例1で用いたECRプラズマ処理装置
を用い、SiH4 とNO2 の流量比をパラメータとして
0.5から2.0まで変え、総流量は100sccm一
定とした。その他の条件は実施例1と同じである。生成
したSiOx y 膜につき、赤外線吸収スペクトルを測
定した結果を図5に示す。同図から明らかなように、流
量比の変化にともないSi−OおよびSi−Nの吸収強
度がともに変化しいる。他のプラズマ処理装置を用いて
成膜しても、同様の傾向をしめした。このことから、複
素屈折率等の光学定数を制御しつつ、膜厚等他の要素を
勘案して、KrFエキシマレーザ光等、露光波長に最適
な吸収特性を持つSiOx y 反射防止膜を形成するこ
とが可能となる。
【0046】実施例5 本実施例は、下層レジスト上に予め形成したa−Si層
へのイオン注入法により、SiOx y 中間層を形成し
た例である。
【0047】被処理基板の下層レジスト層4上に下記プ
ラズマCVD条件により、a−Si層を0.2μmの厚
さに形成する。なお、プラズマ装置は実施例1で用いた
ECRプラズマ処理装置である。 SiH4 50 sccm Ar 50 sccm ガス圧力 0.1 Pa マイクロ波出力 1000 W(2.45GHz) プラズマ密度 1×1013 /cm3 RFバイアスパワー 0 W 被処理基板温度 150 ℃
【0048】続けて、上記a−Si層に下記条件でイオ
ン種、加速電圧を変え、つぎの順序で6水準のイオン注
入をおこなう。 第1おび第2のイオン注入 注入イオン O+ およびN+ 加速電圧 各々 45KeV 注入量 各々 7×1016/cm2 第3おび第4のイオン注入 注入イオン O2 + および N2 + 加速電圧 各々 50KeV 注入量 各々 2×1016/cm2 第5おび第6のイオン注入 注入イオン O2 + および N2 + 加速電圧 各々 20KeV 注入量 各々 1×1016/cm2 注入量は、OおよびNにつき、各々トータルで1×10
17/cm2 とする。イオン注入の順序はO、Nどちらが
先でもよい。注入後、減圧雰囲気中で150℃のアニー
ルをおこう。アニール後のこの膜の膜厚方向のOおよび
Nの分布をオージェ・デプスプロファイリングで測定し
た結果、ほぼ平坦な濃度分布であった。反射防止膜とし
ての光学定数は、OおよびNの注入量およびその比率に
より制御できる。
【0049】引き続き、実施例1と同様にKrFエキシ
マレーザリソグラフィにより上層レジストパターン6を
形成し、本実施例による中間層5および下層レジスト4
をパターニングしたところ、パターン変換差は見られず
0.35μm幅の明瞭な輪郭を有する下層レジストパタ
ーン5aが得られた。すなわち、a−Si層へのイオン
注入法によるSiOx y 反射防止膜は、耐イオン衝撃
性、反射防止機能ともにすぐれた効果を有するものであ
った。
【0050】実施例6 本実施例は、下層レジスト上に予め形成したSiO層へ
のイオン注入法により、SiOx y 中間層を形成した
例である。
【0051】被処理基板の下層レジスト層4上に下記プ
ラズマCVD条件により、SiO層を0.2μmの厚さ
に形成する。なお、プラズマ装置は実施例1で用いたE
CRプラズマ処理装置である。 SiH4 70 sccm O2 30 sccm ガス圧力 0.1 Pa マイクロ波出力 1000 W(2.45GHz) プラズマ密度 1×1013 /cm3 RFバイアスパワー 0 W 被処理基板温度 150 ℃
【0052】続けて、上記SiO層に下記条件でイオン
種、加速電圧を変え、つぎの順序で3水準のイオン注入
をおこなう。 第1のイオン注入 注入イオン N+ 加速電圧 45KeV 注入量 7×1016/cm2 第2のイオン注入 注入イオン N2 + 加速電圧 50KeV 注入量 2×1016/cm2 第3のイオン注入 注入イオン N2 + 加速電圧 20KeV 注入量 1×1016/cm2 注入量は、トータルで1×1017/cm2 とする。注入
後、希ガス雰囲気中で150℃のアニールをおこなう。
アニール後のこの膜の膜厚方向のOおよびNの分布をオ
ージェ・デプスプロファイリングで測定した結果、ほぼ
平坦な濃度分布であった。反射防止膜としての光学定数
は、SiO層形成時のソースガスの比率、Nの注入量等
により制御できる。
【0053】引き続き、実施例1と同様にKrFエキシ
マレーザリソグラフィにより上層レジストパターン6を
形成し、本実施例による中間層5および下層レジスト4
をパターニングしたところ、パターン変換差は見られず
0.35μm幅の明瞭な輪郭を有する下層レジストパタ
ーン4aが得られた。すなわち、SiO層へのイオン注
入法によるSiOx y 反射防止膜は、耐イオン衝撃
性、反射防止機能ともにすぐれた効果を有するものであ
った。
【0054】実施例7 本実施例は、下層レジスト上に予め形成したSiN層へ
のイオン注入法により、SiOx y 中間層を形成した
例である。
【0055】被処理基板の下層レジスト層4上に下記プ
ラズマCVD条件により、SiN層を0.2μmの厚さ
に形成する。なお、プラズマ装置は実施例1で用いたE
CRプラズマ処理装置である。 SiH4 60 sccm NH3 20 sccm N2 20 sccm ガス圧力 0.1 Pa マイクロ波出力 1000 W(2.45GHz) プラズマ密度 1×1013 /cm3 RFバイアスパワー 0 W 被処理基板温度 150 ℃
【0056】続けて、上記SiN層に下記条件でイオン
種、加速電圧を変え、つぎの順序で3水準のイオン注入
をおこなう。 第1のイオン注入 注入イオン O+ 加速電圧 45KeV 注入量 7×1016/cm2 第2のイオン注入 注入イオン O2 + 加速電圧 50KeV 注入量 2×1016/cm2 第3のイオン注入 注入イオン O2 + 加速電圧 20KeV 注入量 1×1016/cm2 注入量は、トータルで1×1017/cm2 とする。注入
後、減圧雰囲気中で150℃のアニールをおこう。アニ
ール後のこの膜の膜厚方向のOおよびNの分布をオージ
ェ・デプスプロファイリングで測定した結果、ほぼ平坦
な濃度分布であった。反射防止膜としての光学定数は、
SiN層形成時のソースガスの比率、Nの注入量等によ
り制御できる。
【0057】引き続き、実施例1と同様にKrFエキシ
マレーザリソグラフィにより上層レジストパターン6を
形成し、本実施例による中間層5および下層レジスト4
をパターニングしたところ、パターン変換差は見られず
0.35μm幅の明瞭な輪郭を有する下層レジストパタ
ーン4aが得られた。すなわち、SiN層へのイオン注
入法によるSiOx y 反射防止膜は、耐イオン衝撃
性、反射防止機能ともにすぐれた効果を有するものであ
った。
【0058】実施例8 本実施例は中間層5を2層構造とし、下層を塗布ガラ
ス、上層をSiOx yとした例である。
【0059】本実施例もSRAM製造プロセスでの第2
層Wポリサイド配線のパターニング用多層レジストの中
間層に本発明を適用した例であり、再度図1を参照して
説明する。下層レジスト4の形成までは実施例1と同様
であるので説明を省略する。下層レジスト層4の平坦面
上に、SOG(東京応化工業製、商品名OCD−Typ
e2)をスピンコートして200℃の熱処理をほどこ
し、厚さ150nmのSiO2 系塗布膜を形成する。続
けて実施例1と同じCVD条件およびECRプラズマ処
理装置により、SiOx y 層を30nm形成し、先の
SiO2 系塗布膜とあわせて中間層5とする。
【0060】引き続き、実施例1と同様にKrFエキシ
マレーザリソグラフィにより上層レジストパターン6を
形成し、本実施例による積層中間層5および下層レジス
ト4をパターニングしたところ、パターン変換差は見ら
れず0.35μm幅の明瞭な輪郭を有する下層レジスト
パターン4aの形状が得られた。すなわち、本実施例に
よる積層中間層パターン5aは、耐イオン衝撃性、反射
防止機能ともにすぐれた効果を奏するものであった。
【0061】以上、本発明を8例の実施例をもって説明
したが、本発明はこれら実施例に何ら限定されるもので
はない。
【0062】例えば、SiOx y 層のプラズマCVD
条件は、上層レジストの露光波長により最適光学定数が
得られるように、ソースガス種、混合比等を適宜変更し
てよい。またプラズマ処理装置は、上記ECR、IC
P、ヘリコン波の3タイプを例示したが、TCPプラズ
マ処理装置等、高密度プラズマ源を有するプラズマ処理
装置を任意に選択してよい。従来より用いられている平
行平板型のプラズマ処理装置、これに磁界を併用するマ
グネトロン型平行平板プラズマ処理装置も、プラズマ密
度の点では2桁程度落ちるが、緻密性、耐イオン衝撃性
をそれほど要求しない用途であれば、充分使用可能であ
る。いずれの処理装置であっても、室温以上200℃以
下、より好ましくは50℃以上150℃以下の温度で成
膜することが望ましい。
【0063】本発明においては、中間層の少なくとも上
層部がSiOx y 層であれば耐イオン衝撃性、反射防
止効果が得られるものであるから、必ずしも単層である
必要ははなく、実施例8のようにSOG塗布膜やSiO
2 、Si3 4 、a−Si、SiC等のCVD、PVD
膜を下層に用い、2層構造以上の多層膜構造として最適
光学定数を得るようにしてもよい。
【0064】下層レジストとしての有機材料層として、
上述の各実施例ではノボラック系ポジ型フォトレジスト
を用いたが、その他各種レジスト材料を用いることが可
能である。本有機材料層は、段差下地の平坦化をはかれ
ば良いのであるから、感光性である必要はなく、ポリイ
ミド他各種有機材料を利用できる。また本発明の著しい
特長として、中間層を低温形成できるので、有機材料層
の耐熱性に関しては、大幅な条件緩和が可能である。
【0065】その他、下地材料層の構成、各層のエッチ
ング条件、エッチング装置等は適宜選択可能である。エ
ッチングガス組成には、He、Ar等希ガスを添加して
もよい。その他、N2 、H2 、NH3 、各種F系、Br
系、I系、CO系、NO系、SO系ガスを添加してもよ
い。特に下地材料層のスパッタリングを防止する必要の
有る場合には、下層レジストのパターニングを2段階と
し、2段目のエッチングにはイオン性を弱めた条件を採
用すれば、高速性、低パターンシフト、高異方性および
低ダメージを個々に満たす多層レジストパターン形成が
達成できる。
【0066】
【発明の効果】以上の説明から明らかなように、本発明
は3層レジストプロセスにおける中間層として、SiO
x y を有する膜を用いることにより、下層レジストエ
ッチング時の対イオン衝撃性を向上し、実用的なエッチ
ングレートを確保しつつ、中間層の膜減りにともなう中
間層および下層レジストパターンの後退を低減できる。
このため下層レジストパターンおよび下地材料層のパタ
ーニングにおける寸法変換差の問題を解決することが可
能となった。
【0067】また本発明によれば、3層レジストプロセ
スにおける中間層として、SiOxy を有する膜を用
いることにより、高反率の下地材料層上の多層レジスト
パターン形成時においても、段差下地材料層からの不規
則な反射光の影響を防止し、制御性のよい微細な上層レ
ジストパターンを形成することができる。
【0068】また本発明によれば、3層レジストプロセ
スにおける上記中間層を室温から200℃以下の温度範
囲の低温プロセスで形成でき、下層レジスト層の熱的劣
化を回避すると同時に、材料選択の幅を拡げることが可
能である。
【0069】さらに、本発明によれば上記中間層をプラ
ズマCVDにより、低温プロセスであっても緻密な耐イ
オン衝撃性に優れた膜質で形成できる。
【0070】さらにまた、本発明によればプラズマCV
Dにより予め形成した膜に、イオン注入を施すことによ
り上記中間層を形成することにより、膜組成を正確に制
御できるので、所望の光学定数を実現でき、高い反射防
止効果をあげることが可能となる。
【0071】上記効果により、たとえば3層レジストプ
ロセスの実用性を高めることができ、高集積度、高信頼
性を要求される、微細なデサインルールにもとづく多層
配線構造を有する半導体装置の製造において有効であ
る。本発明は、上記半導体装置のみにとどまらず、高段
差基板上等でパターニングする必要のあるOEIC、バ
ブルドメイン記憶装置さらには薄膜磁気ヘッドコイル等
のパターニング等においても高い効果を発揮する。
【図面の簡単な説明】
【図1】本発明を適用した実施例1〜3、および5〜8
を、その工程順に説明する概略断面図であり、(a)は
段差を有する層間絶縁膜上に下地材料層としての第2層
Wポリサイド層、下層レジスト、中間層および上層レジ
ストパターンが順次形成された状態、(b)は中間層パ
ターンが形成された状態、(c)は上層レジストパター
ンおよび中間層パターンをマスクに下層レジスト層をエ
ッチングすることにより、下地レジストパターンが形成
された状態であり、上層レジストパターンはエッチオフ
されて消失した状態である。
【図2】本発明を適用した実施例1、および5〜8で用
いるECRプラズマ処理装置の概略断面図である。
【図3】本発明を適用した実施例2で用いるICPプラ
ズマ処理装置の概略断面図である。
【図4】本発明を適用した実施例3で用いるヘリコン波
プラズマ処理装置の概略断面図である。
【図5】本発明を適用した実施例4で形成した反射防止
膜の赤外線吸収スペクトル図である。
【図6】従来例における多層レジストパターンの形成方
法を、その工程順に説明する概略断面図であり、(a)
は段差を有する層間絶縁膜上に下地材料層としての第2
層Wポリサイド層、下層レジスト、中間層および上層レ
ジストパターンが順次形成された状態、(b)は中間層
パターンが形成された状態、(c)は上層レジストパタ
ーンおよび中間層パターンをマスクに下層レジスト層を
エッチングすることにより、下地レジストパターンが形
成された状態であり、上層レジストパターンはエッチオ
フされて消失した状態である。なお、xは寸法変換差を
表す。
【符号の説明】
2 層間絶縁膜 3 第2層Wポリサイド層(下地材料
層) 4 下層レジスト層 4a 下層レジストパターン 5 中間層 5a 中間層パターン 6 上層レジストパターン 21、31、41 被処理基板 22、32、42 基板ステージ 28、38、48 高密度プラズマ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/027

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 下地材料層上に有機材料層、中間層およ
    び上層レジストパターンを順次形成し、該上層レジスト
    パターンをマスクに上記中間層をパターニングして中間
    層パターンを形成し、つぎに少なくとも該中間層パター
    ンをマスクに上記有機材料層をエッチングする多層レジ
    ストパターン形成方法において、 上記中間層は、SiOx y 層を有することを特徴とす
    る、多層レジストパターン形成方法。
  2. 【請求項2】 上記中間層は、上層レジストパターン露
    光時の反射防止膜であることを特徴とする、請求項1記
    載の多層レジストパターン形成方法。
  3. 【請求項3】 上記中間層は、プラズマCVD法により
    形成することを特徴とする、請求項1および2記載の多
    層レジストパターン形成方法。
  4. 【請求項4】 上記中間層は、予め形成したSi層、S
    iO層およびSiN層からなる群から選ばれる層へのイ
    オン注入法により形成することを特徴とする、請求項1
    および2記載の多層レジストパターン形成方法。
  5. 【請求項5】 上記中間層は、室温以上200℃以下の
    温度範囲内で形成されることを特徴とする、請求項1な
    いし4記載の多層レジストパターン形成方法。
JP32741293A 1993-12-24 1993-12-24 多層レジストパターン形成方法 Pending JPH07181688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32741293A JPH07181688A (ja) 1993-12-24 1993-12-24 多層レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32741293A JPH07181688A (ja) 1993-12-24 1993-12-24 多層レジストパターン形成方法

Publications (1)

Publication Number Publication Date
JPH07181688A true JPH07181688A (ja) 1995-07-21

Family

ID=18198873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32741293A Pending JPH07181688A (ja) 1993-12-24 1993-12-24 多層レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JPH07181688A (ja)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003895A (ko) * 1997-06-26 1999-01-15 김영환 선폭 균일도를 향상시킨 사진 식각 방법
JP2005311350A (ja) * 2004-03-25 2005-11-04 Nec Electronics Corp 半導体装置の製造方法
EP2011830A1 (en) 2007-07-04 2009-01-07 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
EP2011829A1 (en) 2007-07-04 2009-01-07 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
US7678529B2 (en) 2005-11-21 2010-03-16 Shin-Etsu Chemical Co., Ltd. Silicon-containing film forming composition, silicon-containing film serving as etching mask, substrate processing intermediate, and substrate processing method
EP2172807A1 (en) 2008-10-02 2010-04-07 Shinetsu Chemical Co., Ltd. Composition for forming silicon-containing film, silicon-containing film-formed substrate and patterning process
EP2172808A1 (en) 2008-10-02 2010-04-07 Shinetsu Chemical Co., Ltd. Metal oxide-containing film-forming composition metal oxide-containing film-formed substrate, and patterning process
JP2010152105A (ja) * 2008-12-25 2010-07-08 National Institute Of Advanced Industrial Science & Technology エッチングレジスト
US7829159B2 (en) 2005-12-16 2010-11-09 Asm Japan K.K. Method of forming organosilicon oxide film and multilayer resist structure
US7855043B2 (en) 2006-06-16 2010-12-21 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
US7914975B2 (en) 2007-04-10 2011-03-29 International Business Machines Corporation Multiple exposure lithography method incorporating intermediate layer patterning
US8026038B2 (en) 2007-11-22 2011-09-27 Shin-Etsu Chemical Co., Ltd. Metal oxide-containing film-forming composition, metal oxide-containing film, metal oxide-containing film-bearing substrate, and patterning method
EP2426558A1 (en) 2010-09-01 2012-03-07 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film-formed substrate, and patterning process
EP2500775A2 (en) 2011-03-15 2012-09-19 Shin-Etsu Chemical Co., Ltd. Patterning process and composition for forming silicon-containing film usable therefor
EP2518562A2 (en) 2011-04-28 2012-10-31 Shin-Etsu Chemical Co., Ltd. A patterning process
US8323536B2 (en) 2010-11-12 2012-12-04 Shin-Etsu Chemical Co., Ltd. Near-infrared absorbing dye, near-infrared absorptive film-forming composition, and near-infrared absorptive film
US8329376B2 (en) 2006-04-11 2012-12-11 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
EP2540780A1 (en) 2011-06-28 2013-01-02 Shin-Etsu Chemical Co., Ltd. Composition for forming resist underlayer film and patterning process using the same
EP2560049A2 (en) 2011-08-17 2013-02-20 Shin-Etsu Chemical Co., Ltd. Composition for forming a silicon-containing resist underlayer film and patterning processing using the same
EP2599819A1 (en) 2011-11-29 2013-06-05 Shin-Etsu Chemical Co., Ltd. Silicon-containing resist underlayer film-forming composition and patterning process
EP2599818A1 (en) 2011-11-29 2013-06-05 Shin-Etsu Chemical Co., Ltd. Silicon-containing resist underlayer film-forming composition and patterning process
EP2628745A1 (en) 2012-02-14 2013-08-21 Shin-Etsu Chemical Co., Ltd. Silicon-containing surface modifier, resist lower layer film-forming composition containing the same, and patterning process
EP2628744A1 (en) 2012-02-14 2013-08-21 Shin-Etsu Chemical Co., Ltd. Silicon-containing surface modifier, resist underlayer film composition containing this, and patterning process
EP2657240A1 (en) 2012-04-23 2013-10-30 Shin-Etsu Chemical Co., Ltd. Silicon compound, silicon-containing compound, composition for forming resits underlayer film containing the same and patterning process
US8722307B2 (en) 2011-05-27 2014-05-13 International Business Machines Corporation Near-infrared absorptive layer-forming composition and multilayer film comprising near-infrared absorptive layer
US8759220B1 (en) 2013-02-28 2014-06-24 Shin-Etsu Chemical Co., Ltd. Patterning process
KR20140113380A (ko) 2013-03-15 2014-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 티탄 함유 레지스트 하층막 형성용 조성물 및 패턴 형성 방법
EP2857467A1 (en) 2013-10-02 2015-04-08 Shin-Etsu Chemical Co., Ltd. Composition for forming a silicon-containing resist under layer film and patterning process
US9176382B2 (en) 2013-03-15 2015-11-03 Shin-Etsu Chemical Co., Ltd. Composition for forming titanium-containing resist underlayer film and patterning process
KR20160022251A (ko) 2014-08-19 2016-02-29 신에쓰 가가꾸 고교 가부시끼가이샤 자외선흡수제, 레지스트 하층막 형성용 조성물, 및 패턴 형성방법
US9315670B2 (en) 2013-02-15 2016-04-19 Shin-Etsu Chemical Co., Ltd. Composition for forming resist underlayer film and patterning process
US9377690B2 (en) 2013-01-08 2016-06-28 Shin-Etsu Chemical Co., Ltd. Compositon for forming metal oxide-containing film and patterning process
US9490144B2 (en) 2014-06-04 2016-11-08 Shin-Etsu Chemical Co., Ltd. Quaternary ammonium salt compound, composition for forming a resist under layer film, and patterning process
KR20200125665A (ko) 2018-02-28 2020-11-04 샌트랄 글래스 컴퍼니 리미티드 규소 함유층 형성 조성물 및 그것을 이용한 패턴을 가지는 기판의 제조 방법

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003895A (ko) * 1997-06-26 1999-01-15 김영환 선폭 균일도를 향상시킨 사진 식각 방법
JP2005311350A (ja) * 2004-03-25 2005-11-04 Nec Electronics Corp 半導体装置の製造方法
US7678529B2 (en) 2005-11-21 2010-03-16 Shin-Etsu Chemical Co., Ltd. Silicon-containing film forming composition, silicon-containing film serving as etching mask, substrate processing intermediate, and substrate processing method
US7829159B2 (en) 2005-12-16 2010-11-09 Asm Japan K.K. Method of forming organosilicon oxide film and multilayer resist structure
US8329376B2 (en) 2006-04-11 2012-12-11 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
US7855043B2 (en) 2006-06-16 2010-12-21 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
US7914975B2 (en) 2007-04-10 2011-03-29 International Business Machines Corporation Multiple exposure lithography method incorporating intermediate layer patterning
US8652750B2 (en) 2007-07-04 2014-02-18 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
EP2011830A1 (en) 2007-07-04 2009-01-07 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
EP2011829A1 (en) 2007-07-04 2009-01-07 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
US7875417B2 (en) 2007-07-04 2011-01-25 Shin-Etsu Chemical Co., Ltd. Silicone-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
US8026038B2 (en) 2007-11-22 2011-09-27 Shin-Etsu Chemical Co., Ltd. Metal oxide-containing film-forming composition, metal oxide-containing film, metal oxide-containing film-bearing substrate, and patterning method
US8029974B2 (en) 2008-10-02 2011-10-04 Shin-Etsu Chemical Co., Ltd. Metal oxide-containing film-forming composition, metal oxide-containing film-formed substrate, and patterning process
US8852844B2 (en) 2008-10-02 2014-10-07 Shin-Etsu Chemical Co., Ltd. Composition for forming silicon-containing film, silicon-containing film-formed substrate and patterning process
EP2172808A1 (en) 2008-10-02 2010-04-07 Shinetsu Chemical Co., Ltd. Metal oxide-containing film-forming composition metal oxide-containing film-formed substrate, and patterning process
EP2172807A1 (en) 2008-10-02 2010-04-07 Shinetsu Chemical Co., Ltd. Composition for forming silicon-containing film, silicon-containing film-formed substrate and patterning process
US8734964B2 (en) 2008-12-25 2014-05-27 National Institute Of Advanced Industrial Science And Technology Etching resist
JP2010152105A (ja) * 2008-12-25 2010-07-08 National Institute Of Advanced Industrial Science & Technology エッチングレジスト
US8501386B2 (en) 2010-09-01 2013-08-06 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film-formed substrate, and patterning process
EP2426558A1 (en) 2010-09-01 2012-03-07 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film-formed substrate, and patterning process
US8323536B2 (en) 2010-11-12 2012-12-04 Shin-Etsu Chemical Co., Ltd. Near-infrared absorbing dye, near-infrared absorptive film-forming composition, and near-infrared absorptive film
EP2500775A2 (en) 2011-03-15 2012-09-19 Shin-Etsu Chemical Co., Ltd. Patterning process and composition for forming silicon-containing film usable therefor
US8835102B2 (en) 2011-03-15 2014-09-16 Shin-Etsu Chemical Co., Ltd. Patterning process and composition for forming silicon-containing film usable therefor
US8951711B2 (en) 2011-03-15 2015-02-10 Shin-Etsu Chemical Co., Ltd. Patterning process and composition for forming silicon-containing film usable therefor
US8859189B2 (en) 2011-04-28 2014-10-14 Shin-Etsu Chemical Co., Ltd. Patterning process
KR20120122944A (ko) 2011-04-28 2012-11-07 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
EP2518562A2 (en) 2011-04-28 2012-10-31 Shin-Etsu Chemical Co., Ltd. A patterning process
US8722307B2 (en) 2011-05-27 2014-05-13 International Business Machines Corporation Near-infrared absorptive layer-forming composition and multilayer film comprising near-infrared absorptive layer
US8951917B2 (en) 2011-06-28 2015-02-10 Shin-Etsu Chemical Co., Ltd. Composition for forming resist underlayer film and patterning process using the same
EP2540780A1 (en) 2011-06-28 2013-01-02 Shin-Etsu Chemical Co., Ltd. Composition for forming resist underlayer film and patterning process using the same
KR20130020577A (ko) 2011-08-17 2013-02-27 신에쓰 가가꾸 고교 가부시끼가이샤 규소 함유 레지스트 하층막 형성용 조성물 및 패턴 형성 방법
EP2560049A2 (en) 2011-08-17 2013-02-20 Shin-Etsu Chemical Co., Ltd. Composition for forming a silicon-containing resist underlayer film and patterning processing using the same
US8932953B2 (en) 2011-08-17 2015-01-13 Shin-Etsu Chemical Co., Ltd. Composition for forming a silicon-containing resist underlayer film and patterning process using the same
EP2599818A1 (en) 2011-11-29 2013-06-05 Shin-Etsu Chemical Co., Ltd. Silicon-containing resist underlayer film-forming composition and patterning process
EP2599819A1 (en) 2011-11-29 2013-06-05 Shin-Etsu Chemical Co., Ltd. Silicon-containing resist underlayer film-forming composition and patterning process
US8715913B2 (en) 2011-11-29 2014-05-06 Shin-Etsu Chemical Co., Ltd. Silicon-containing resist underlayer film-forming composition and patterning process
US8945820B2 (en) 2011-11-29 2015-02-03 Shin-Etsu Chemical Co., Ltd. Silicon-containing resist underlayer film-forming composition and patterning process
EP2628744A1 (en) 2012-02-14 2013-08-21 Shin-Etsu Chemical Co., Ltd. Silicon-containing surface modifier, resist underlayer film composition containing this, and patterning process
US9075309B2 (en) 2012-02-14 2015-07-07 Shin-Etsu Chemical Co., Ltd. Silicon-containing surface modifier, resist underlayer film composition containing this, and patterning process
EP2628745A1 (en) 2012-02-14 2013-08-21 Shin-Etsu Chemical Co., Ltd. Silicon-containing surface modifier, resist lower layer film-forming composition containing the same, and patterning process
US9069247B2 (en) 2012-02-14 2015-06-30 Shin-Etsu Chemical Co., Ltd. Silicon-containing surface modifier, resist lower layer film-forming composition containing the same, and patterning process
EP2657240A1 (en) 2012-04-23 2013-10-30 Shin-Etsu Chemical Co., Ltd. Silicon compound, silicon-containing compound, composition for forming resits underlayer film containing the same and patterning process
US9377690B2 (en) 2013-01-08 2016-06-28 Shin-Etsu Chemical Co., Ltd. Compositon for forming metal oxide-containing film and patterning process
US9315670B2 (en) 2013-02-15 2016-04-19 Shin-Etsu Chemical Co., Ltd. Composition for forming resist underlayer film and patterning process
US8759220B1 (en) 2013-02-28 2014-06-24 Shin-Etsu Chemical Co., Ltd. Patterning process
US9176382B2 (en) 2013-03-15 2015-11-03 Shin-Etsu Chemical Co., Ltd. Composition for forming titanium-containing resist underlayer film and patterning process
KR20140113380A (ko) 2013-03-15 2014-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 티탄 함유 레지스트 하층막 형성용 조성물 및 패턴 형성 방법
US9188866B2 (en) 2013-03-15 2015-11-17 Shin-Etsu Chemical Co., Ltd. Composition for forming titanium-containing resist underlayer film and patterning process
US9312144B2 (en) 2013-10-02 2016-04-12 Shin-Etsu Chemical Co., Ltd. Composition for forming a silicon-containing resist under layer film and patterning process
JP2015072329A (ja) * 2013-10-02 2015-04-16 信越化学工業株式会社 ケイ素含有レジスト下層膜形成用組成物及びパターン形成方法
EP2857467A1 (en) 2013-10-02 2015-04-08 Shin-Etsu Chemical Co., Ltd. Composition for forming a silicon-containing resist under layer film and patterning process
US9490144B2 (en) 2014-06-04 2016-11-08 Shin-Etsu Chemical Co., Ltd. Quaternary ammonium salt compound, composition for forming a resist under layer film, and patterning process
KR20160022251A (ko) 2014-08-19 2016-02-29 신에쓰 가가꾸 고교 가부시끼가이샤 자외선흡수제, 레지스트 하층막 형성용 조성물, 및 패턴 형성방법
US9624356B2 (en) 2014-08-19 2017-04-18 Shin-Etsu Chemial Co., Ltd Ultraviolet absorber, composition for forming a resist under layer film, and patterning process
KR20200125665A (ko) 2018-02-28 2020-11-04 샌트랄 글래스 컴퍼니 리미티드 규소 함유층 형성 조성물 및 그것을 이용한 패턴을 가지는 기판의 제조 방법
US11437237B2 (en) 2018-02-28 2022-09-06 Central Glass Company, Limited Silicon-containing layer-forming composition, and method for producing pattern-equipped substrate which uses same
US11881400B2 (en) 2018-02-28 2024-01-23 Central Glass Company, Limited Silicon-containing layer-forming composition, and method for producing pattern-equipped substrate which uses same

Similar Documents

Publication Publication Date Title
JPH07181688A (ja) 多層レジストパターン形成方法
JPH07183194A (ja) 多層レジストパターン形成方法
US5831321A (en) Semiconductor device in which an anti-reflective layer is formed by varying the composition thereof
US6803661B2 (en) Polysilicon processing using an anti-reflective dual layer hardmask for 193 nm lithography
US6787452B2 (en) Use of amorphous carbon as a removable ARC material for dual damascene fabrication
US5656128A (en) Reduction of reflection by amorphous carbon
US7589015B2 (en) Fabrication of semiconductor devices using anti-reflective coatings
US6569778B2 (en) Method for forming fine pattern in semiconductor device
US6187689B1 (en) Manufacture of semiconductor device with fine patterns
US20010034121A1 (en) High selectivity Si-rich SiON etch-stop layer
EP0588087B1 (en) Method of forming a resist pattern using an optimized anti-reflective layer
US6007732A (en) Reduction of reflection by amorphous carbon
US6136723A (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
US6509261B2 (en) Wiring forming method
US6645868B1 (en) Method of forming shallow trench isolation using antireflection layer
EP0582308A2 (en) Photomask blank and phase shift photomask
US7109101B1 (en) Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same
US6162586A (en) Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers
JP3248353B2 (ja) 反射防止膜の設計方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JPH10242127A (ja) 有機系反射防止膜のプラズマエッチング方法
JPH07211616A (ja) 微細パターン形成方法
JP3109059B2 (ja) ドライエッチング方法
JP3505848B2 (ja) 半導体装置およびその製造方法
US6821883B1 (en) Shallow trench isolation using antireflection layer