JPH07147470A - スルーホール - Google Patents
スルーホールInfo
- Publication number
- JPH07147470A JPH07147470A JP5296489A JP29648993A JPH07147470A JP H07147470 A JPH07147470 A JP H07147470A JP 5296489 A JP5296489 A JP 5296489A JP 29648993 A JP29648993 A JP 29648993A JP H07147470 A JPH07147470 A JP H07147470A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- holes
- circuit
- conductor pattern
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】印刷基板のスルーホールにおいて、表裏二層の
印刷基板にスルーホールを適用するとともにスルーホー
ルの多重化を行なう。 【構成】セラミック基板１の表面導体パターン２と裏面
導体パターン３が内層スルーホールで接続され、その内
層スルーホールを基板表面の座も含め絶縁層４，５で覆
い、その上に第２のスルーホール６，７を形成し、裏お
よび表パターン３および２同志が、第２スルーホールを
介して接続されている。
印刷基板にスルーホールを適用するとともにスルーホー
ルの多重化を行なう。 【構成】セラミック基板１の表面導体パターン２と裏面
導体パターン３が内層スルーホールで接続され、その内
層スルーホールを基板表面の座も含め絶縁層４，５で覆
い、その上に第２のスルーホール６，７を形成し、裏お
よび表パターン３および２同志が、第２スルーホールを
介して接続されている。
Description
【０００１】
【産業上の利用分野】本発明は厚膜混成集積回路用の印
刷基板に関し、特に表裏二層プリント板のスルーホール
の構造に関する。
刷基板に関し、特に表裏二層プリント板のスルーホール
の構造に関する。
【０００２】
【従来の技術】従来、高密度実装や高密度配線のため、
スルーホールの設置位置数を削減したプリント板が用い
られている。たとえば、特開昭５６−１００４９４号公
報には、４層以上の導体回路を積層する印刷回路におい
て、表裏両面回路を導通するスルーホールと内層スルー
ホールを絶縁層を介して同心上に生成するという技術が
記載されている。
スルーホールの設置位置数を削減したプリント板が用い
られている。たとえば、特開昭５６−１００４９４号公
報には、４層以上の導体回路を積層する印刷回路におい
て、表裏両面回路を導通するスルーホールと内層スルー
ホールを絶縁層を介して同心上に生成するという技術が
記載されている。
【０００３】
【発明が解決しようとする課題】この従来のスルーホー
ルの構造では、内層スルーホールと表裏導通スルーホー
ルを４層以上の印刷配線板を用いて製造しているため、
表裏二層の印刷配線板には適用できなかった。また、積
層後スルーホールの孔がふさがれるため、再度、孔を空
けなければならず、セラミック基板のようなものでは、
印刷基板にひび割れが発生する可能性もあった。
ルの構造では、内層スルーホールと表裏導通スルーホー
ルを４層以上の印刷配線板を用いて製造しているため、
表裏二層の印刷配線板には適用できなかった。また、積
層後スルーホールの孔がふさがれるため、再度、孔を空
けなければならず、セラミック基板のようなものでは、
印刷基板にひび割れが発生する可能性もあった。
【０００４】
【課題を解決するための手段】本発明の目的は、上述し
た問題点を解決し、表裏二層プリント板に適したスルー
ホールを提供することにある。
た問題点を解決し、表裏二層プリント板に適したスルー
ホールを提供することにある。
【０００５】本発明のスルーホールは、上記目的を達成
するために、表裏二層プリン板のスルーホールにおい
て、前記表裏回路を接続する第１のスルーホールと、こ
の第１のスルーホールの上に形成された絶縁層と、この
絶縁層上に形成され、前記表裏回路を接続する第２のス
ルーホールとから構成されている。
するために、表裏二層プリン板のスルーホールにおい
て、前記表裏回路を接続する第１のスルーホールと、こ
の第１のスルーホールの上に形成された絶縁層と、この
絶縁層上に形成され、前記表裏回路を接続する第２のス
ルーホールとから構成されている。
【０００６】
【実施例】次に本発明について図面を参照して詳細に説
明する。図１は本発明の一実施例の製造プロセスを示す
要部断面図である。図２は図１の上方から見たスルーホ
ール部の平面図、図３は図１の下方から見たスルーホー
ル部の平面図である。図１において、図１（イ），
（ロ）は内層スルーホール形成工程、（ハ），（ニ）は
絶縁層の形成工程、（ホ），（ヘ）は第２のスルーホー
ル形成工程を示す。まず、セラミック基板１に表導体パ
ターン２を印刷すると同時に、印刷する面とは反対の面
より吸引し、スルーホールの一部を形成する。この後、
裏導体パターン３を表導体パターンと同様に印刷するこ
とにより第１のスルーホールを（ロ）図のように形成す
る。次に、表絶縁層４および裏絶縁層５を第１のスルー
ホール基板表面の座の部分を覆うように導体パターンと
同様に印刷し、（ニ）図のように形成する。最後に絶縁
層４および５の上に表面導体パターン６と裏面導体パタ
ーン７を導体パターンと同様に印刷し、（ヘ）図のよう
に第２のスルーホールを形成する。この時、第２スルー
ホールの基板表面の座が第１のスルーホールが接続され
ている導体パターンとは別の導体パターンに接続され
る。この様な構成においては、基板表面左からきた導体
配線２は第１のスルーホールを経由して基板裏面の右の
導体配線に接続される。一方、基板表面右からくる別の
導体配線は第２スルーホールを経由して基板裏面の左の
導体配線に接続される。
明する。図１は本発明の一実施例の製造プロセスを示す
要部断面図である。図２は図１の上方から見たスルーホ
ール部の平面図、図３は図１の下方から見たスルーホー
ル部の平面図である。図１において、図１（イ），
（ロ）は内層スルーホール形成工程、（ハ），（ニ）は
絶縁層の形成工程、（ホ），（ヘ）は第２のスルーホー
ル形成工程を示す。まず、セラミック基板１に表導体パ
ターン２を印刷すると同時に、印刷する面とは反対の面
より吸引し、スルーホールの一部を形成する。この後、
裏導体パターン３を表導体パターンと同様に印刷するこ
とにより第１のスルーホールを（ロ）図のように形成す
る。次に、表絶縁層４および裏絶縁層５を第１のスルー
ホール基板表面の座の部分を覆うように導体パターンと
同様に印刷し、（ニ）図のように形成する。最後に絶縁
層４および５の上に表面導体パターン６と裏面導体パタ
ーン７を導体パターンと同様に印刷し、（ヘ）図のよう
に第２のスルーホールを形成する。この時、第２スルー
ホールの基板表面の座が第１のスルーホールが接続され
ている導体パターンとは別の導体パターンに接続され
る。この様な構成においては、基板表面左からきた導体
配線２は第１のスルーホールを経由して基板裏面の右の
導体配線に接続される。一方、基板表面右からくる別の
導体配線は第２スルーホールを経由して基板裏面の左の
導体配線に接続される。
【０００７】
【発明の効果】以上説明したように、本発明によるスル
ーホールによれば、第２スルーホールを表裏配線を導通
する第１のスルーホールと絶縁層を介して生成し、第２
のスルーホールの基板表面の座から第１のスルーホール
を接続されていない基板表面の別の印刷回路に接続され
ることにより、表裏二層の印刷配線板に適用でき、スル
ーホールの二重化またはそれ以上の多重化が適用可能と
なる。また、印刷配線板に孔を空ける工程がないため、
セラミック基板などに適用できる効果がある。
ーホールによれば、第２スルーホールを表裏配線を導通
する第１のスルーホールと絶縁層を介して生成し、第２
のスルーホールの基板表面の座から第１のスルーホール
を接続されていない基板表面の別の印刷回路に接続され
ることにより、表裏二層の印刷配線板に適用でき、スル
ーホールの二重化またはそれ以上の多重化が適用可能と
なる。また、印刷配線板に孔を空ける工程がないため、
セラミック基板などに適用できる効果がある。
【図１】図１（イ）〜（ヘ）は本発明の印刷配線板の一
実施例の製造プロセスを示す図。
実施例の製造プロセスを示す図。
【図２】図１の上方から見たスルーホール部の平面図。
【図３】図１の下方から見たスルーホール部の平面図。
１ セラミック基板 ２ 表導体パターン ３ 裏導体パターン ４ 表絶縁層 ５ 裏絶縁層 ６ 第２のスルーホールの表面パターン ７ 第２のスルーホールの裏面パターン
Claims (3)
- 【請求項１】 表裏二層プリン板のスルーホールにおい
て、前記表裏回路を接続する第１のスルーホールと、こ
の第１のスルーホールの上に形成された絶縁層と、この
絶縁層上に形成され、前記表裏回路を接続する第２のス
ルーホールとから構成されたことを特徴とする表裏二層
プリント板のスルーホール。 - 【請求項２】 前記第１および第２のスルーホールと、
前記絶縁層が同心上に形成されたことを特徴とする請求
項１記載の表裏二層プリント板のスルーホール。 - 【請求項３】 前記表回路は前記第１のスルーホールを
介して対向する第１および第２の表回路を有し、前記裏
回路は前記第１のスルーホールを介して対向する第１お
よび第２の裏回路を有し、前記第１のスルーホールは、
前記第１の表回路と前記第２の裏回路とを接続し、前記
第２のスルーホールは前記第２の表回路と前記第１の裏
回路とを接続することを特徴とする請求項１記載の表裏
二層プリント板のスルーホール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296489A JPH07147470A (ja) | 1993-11-26 | 1993-11-26 | スルーホール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5296489A JPH07147470A (ja) | 1993-11-26 | 1993-11-26 | スルーホール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147470A true JPH07147470A (ja) | 1995-06-06 |
Family
ID=17834222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5296489A Pending JPH07147470A (ja) | 1993-11-26 | 1993-11-26 | スルーホール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147470A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166792A (ja) * | 1988-12-21 | 1990-06-27 | Nippon Chemicon Corp | 多層スルーホールおよびその形成方法 |
| JPH04225293A (ja) * | 1990-12-26 | 1992-08-14 | Oki Electric Ind Co Ltd | プリント配線板およびその製造方法 |
-
1993
- 1993-11-26 JP JP5296489A patent/JPH07147470A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02166792A (ja) * | 1988-12-21 | 1990-06-27 | Nippon Chemicon Corp | 多層スルーホールおよびその形成方法 |
| JPH04225293A (ja) * | 1990-12-26 | 1992-08-14 | Oki Electric Ind Co Ltd | プリント配線板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0141277B2 (ja) | ||
| JPH04340795A (ja) | プリント配線板 | |
| JPH07147470A (ja) | スルーホール | |
| JP2001102743A (ja) | 一枚基板化構造 | |
| JP2000101237A (ja) | ビルドアップ基板 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH02237142A (ja) | 半導体搭載用基板の製造方法 | |
| JPH0774475A (ja) | メッシュパターン構造 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JPH04217389A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPH06177277A (ja) | 半導体装置の製造方法 | |
| JPH01207992A (ja) | 回路配線板 | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JP2843401B2 (ja) | 多層構造配線基板 | |
| JPH02166792A (ja) | 多層スルーホールおよびその形成方法 | |
| JPH06196832A (ja) | スルホール付き絶縁基板 | |
| JPH04299597A (ja) | 印刷配線板の製造方法 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPH03185788A (ja) | 電気回路形成方法 | |
| JP2559008Y2 (ja) | 厚膜ハイブリッドｉｃ | |
| JP2000123893A (ja) | ライトアングルコネクタ | |
| JPH08316637A (ja) | 多層基板及び多層基板の形成方法 | |
| JPH01100998A (ja) | 多層配線基板 | |
| JPH05226812A (ja) | 印刷配線板及びその製造方法 | |
| JPH0918103A (ja) | フレキシブル配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960416 |