JPH07140939A - Spatial optical modulator and projection display device - Google Patents

Spatial optical modulator and projection display device

Info

Publication number
JPH07140939A
JPH07140939A JP29477293A JP29477293A JPH07140939A JP H07140939 A JPH07140939 A JP H07140939A JP 29477293 A JP29477293 A JP 29477293A JP 29477293 A JP29477293 A JP 29477293A JP H07140939 A JPH07140939 A JP H07140939A
Authority
JP
Japan
Prior art keywords
light
video signal
spatial light
light modulator
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29477293A
Other languages
Japanese (ja)
Inventor
Tsutae Asakura
伝 浅倉
Masato Furuya
正人 古屋
Ken Kobayashi
建 小林
Yoshitane Terai
美苗 寺井
Toshio Konno
俊男 昆野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP29477293A priority Critical patent/JPH07140939A/en
Publication of JPH07140939A publication Critical patent/JPH07140939A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a spatial optical modulator and a projection display device with high resolution by excellently preventing the leakage due to a dielectric mirror layer. CONSTITUTION:Video signals P0, P1, P2,... are outputted from a video signal output device at every one field (or one frame) (figure A). The video signal P1 is written in a memory 56 (figure B, W1). At this time, the video signal P0 written in the memory 58 is read out repeatedly plural times (figure C, R0). Such as operation are performed between the memories 56, 58 alternately repeatedly. The same video signal is supplied repeatedly in one field like the figure D. Since a repeating speed is faster than a leaking speed in the dielectric mirror layer, the deterioration in the resolution is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、反射型の空間光変調器
と、これを利用した投影表示装置にかかり、特に、アク
ティブマトリクス方式の空間光変調器の駆動方式の改良
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reflection type spatial light modulator and a projection display apparatus using the same, and more particularly to improvement of a driving system of an active matrix type spatial light modulator.

【0002】[0002]

【従来の技術】反射型電気アドレス方式の空間光変調器
としては、図11に示す反射型液晶パネルがある。この
液晶パネルは、例えば、テレビジョン学会技術報告vol.
13,No.58,pp.49〜54に開示されているもので、高開口率
と高画素密度化を両立するためにアクティブマトリクス
方式としたものである。
2. Description of the Related Art As a reflective electrical addressing type spatial light modulator, there is a reflective liquid crystal panel shown in FIG. This liquid crystal panel is, for example, the Technical Report of the Television Society of Japan vol.
This is disclosed in 13, No. 58, pp. 49-54, and is an active matrix method in order to achieve both high aperture ratio and high pixel density.

【0003】同図(A)において、シリコン基板10上
には、ソースS,ゲートG,ドレインDを含むトランジ
スタ(MOSFET)Q1が2次元状に多数形成されて
おり、これらトランジスタQ1上には層間絶縁膜12を
介して反射画素電極14が形成されている。これらによ
って、いわゆるアクティブマトリクス基板が構成されて
いる。他方、このマトリクス基板の対向側は、透明ガラ
ス基板16に透明電極18が形成されており、この透明
電極18の一部には前記反射画素電極14の境界部分に
対応して遮光膜20が形成されている。そして、この基
板と前記マトリクス基板との間に液晶層22が形成され
ている。
In FIG. 1A, a large number of two-dimensional transistors (MOSFETs) Q1 including a source S, a gate G and a drain D are two-dimensionally formed on a silicon substrate 10. Interlayers are formed on these transistors Q1. The reflective pixel electrode 14 is formed via the insulating film 12. These constitute a so-called active matrix substrate. On the other hand, on the opposite side of the matrix substrate, a transparent electrode 18 is formed on the transparent glass substrate 16, and a light shielding film 20 is formed on a part of the transparent electrode 18 corresponding to the boundary portion of the reflective pixel electrode 14. Has been done. A liquid crystal layer 22 is formed between this substrate and the matrix substrate.

【0004】反射画素電極14は読出し光を反射するた
めのもので、例えばアルミニウム金属が用いられてい
る。遮光膜20はトランジスタQ1に読出し光が照射し
ないようにするためのもので、例えばクロム金属が用い
られている。トランジスタQ1のマトリクスは、同図
(B)に示すようになる。ソースSはX−ドライバ24
にそれぞれ接続されており、ゲートGはY−ドライバ2
6にそれぞれ接続されている。ドレインDは保持容量C
S及び液晶層22の液晶容量CLにそれぞれ接続されてい
る。X,Y−ドライバ24,26には同期制御回路28
が接続されており、X−ドライバ24には書き込むべき
映像信号のソースである映像信号出力装置30が接続さ
れている。
The reflective pixel electrode 14 is for reflecting the readout light and is made of, for example, aluminum metal. The light shielding film 20 is for preventing the reading light from irradiating the transistor Q1 and is made of, for example, chromium metal. The matrix of the transistor Q1 is as shown in FIG. Source S is X-driver 24
And the gate G is connected to the Y-driver 2 respectively.
6 are connected respectively. The drain D is a storage capacitor C
They are connected to S and the liquid crystal capacitance CL of the liquid crystal layer 22, respectively. The X, Y-drivers 24, 26 include a synchronization control circuit 28.
Is connected to the X-driver 24, and the video signal output device 30 which is the source of the video signal to be written is connected to the X-driver 24.

【0005】概略の動作を説明すると、Y−ドライバ2
6によってONとなった水平ラインのトランジスタQ1
に、X−ドライバ24から順に映像信号が供給される。
この信号は、保持容量CS,液晶容量CLにそれぞれ蓄積
される。すなわち、入力映像信号の電圧がドレインDに
接続された反射画素電極14と透明電極18との間に印
加され、映像信号に対応する電界が液晶層22に形成さ
れることになる。
The operation of the Y-driver 2 will be described.
Horizontal line transistor Q1 turned on by 6
Then, video signals are sequentially supplied from the X-driver 24.
This signal is stored in each of the storage capacitor CS and the liquid crystal capacitor CL. That is, the voltage of the input video signal is applied between the reflective pixel electrode 14 connected to the drain D and the transparent electrode 18, and an electric field corresponding to the video signal is formed in the liquid crystal layer 22.

【0006】すると、同図(A)に矢印FAで示すよう
に入射した光が液晶層22で映像信号に対応する変調を
受けることになる。光は、反射画素電極14で反射され
て矢印FBのように透明ガラス基板16から出力され
る。この動作が、トランジスタ毎に、つまり画素毎に順
に行われる。なお、保持容量CSは、液晶層22におけ
るリークなどによる映像電圧の低下を防止するためのも
のである。
Then, the incident light is modulated by the liquid crystal layer 22 corresponding to the video signal as shown by the arrow FA in FIG. The light is reflected by the reflective pixel electrode 14 and is output from the transparent glass substrate 16 as indicated by an arrow FB. This operation is sequentially performed for each transistor, that is, for each pixel. The storage capacitor CS is for preventing a decrease in the video voltage due to a leak or the like in the liquid crystal layer 22.

【0007】このようなタイプの液晶パネルは、反射画
素電極14がトランジスタQ1上を覆うように構成され
ているので、透過型の液晶パネルと比較して開口率を大
きくとれる。なお、図示した例はシリコン基板上にMO
SFETを配列形成してアクティブマトリクスを構成し
たものであるが、その他、例えばガラス基板上に薄膜ト
ランジスタ(TFT)を配列形成することでアクティブ
マトリクスを構成するなど、各種のタイプがある。
Since the reflective pixel electrode 14 covers the transistor Q1 in the liquid crystal panel of this type, the aperture ratio can be increased as compared with the transmissive liquid crystal panel. In addition, the example shown in FIG.
Although an active matrix is formed by arranging SFETs, there are various types such as forming an active matrix by arranging thin film transistors (TFTs) on a glass substrate.

【0008】このような空間光変調器に対し、図12に
示すような光アドレス型の反射型空間光変調器が、高輝
度と高解像度を両立するものとして知られている。同図
において、透明電極32,34がそれぞれ設けられた2
枚のガラス基板36,38の間には、感光体層40,誘
電体ミラー層42,液晶層44がそれぞれ積層されてい
る。誘電体ミラー層42は、書込み側の感光体層40と
読出し側の液晶層44とを光学的に分離するとともに、
読出し光を反射するためのもので、例えばSiO2(酸
化シリコン)膜とTiO2(酸化チタン)膜を交互に積
層形成した構成となっている。透明電極32,34に
は、駆動用の交流電圧を印加するための電源46が接続
されている。なお、必要に応じて、感光体層40と誘電
体ミラー層42との間に遮光膜を介在させてもよい。
In contrast to such a spatial light modulator, an optical address type reflection type spatial light modulator as shown in FIG. 12 is known to have both high brightness and high resolution. In the figure, two transparent electrodes 32 and 34 are provided, respectively.
A photoconductor layer 40, a dielectric mirror layer 42, and a liquid crystal layer 44 are laminated between the glass substrates 36 and 38. The dielectric mirror layer 42 optically separates the photoconductor layer 40 on the writing side and the liquid crystal layer 44 on the reading side, and
It is for reflecting the reading light, and has a structure in which, for example, SiO 2 (silicon oxide) films and TiO 2 (titanium oxide) films are alternately laminated. A power source 46 for applying a driving AC voltage is connected to the transparent electrodes 32 and 34. A light-shielding film may be interposed between the photoconductor layer 40 and the dielectric mirror layer 42, if necessary.

【0009】このような空間光変調器の概略の動作を説
明すると、画像の書込みは、同図の右側から画像情報を
含む書込み光を入射して行われる。この書込み光の強度
分布に対応して感光体層40の導電度の分布が変化し、
更にこれに対応した強度で電源46の駆動電圧が液晶層
44に印加されることになる。この状態で液晶層44に
同図の左側から読出し光が入射すると、液晶層44で画
像情報に対応する変調を受け、更に誘電体ミラー層42
で反射されて出力されることになる。
An outline of the operation of such a spatial light modulator will be described. An image is written by entering writing light containing image information from the right side of FIG. The distribution of the conductivity of the photoconductor layer 40 changes according to the intensity distribution of the writing light,
Further, the drive voltage of the power supply 46 is applied to the liquid crystal layer 44 with an intensity corresponding to this. In this state, when the reading light is incident on the liquid crystal layer 44 from the left side of the figure, the liquid crystal layer 44 undergoes modulation corresponding to the image information, and the dielectric mirror layer 42 is further received.
Will be reflected and output.

【0010】このような空間光変調器の利点と問題点を
検討すると、次のようになる。 (1)図11の従来例の場合 電気信号で情報を書き込めるので、図12の従来例の
ような書込み側の光学系を必要とせず、装置のコンパク
ト化が容易である。 アルミニウムによる反射画素電極14の光反射率が十
分高いとはいえない。せいぜい90%程度である。 スイッチングトランジスタQ1への不要な光入射を十
分に防ぐため、遮光膜20を反射画素電極14に幾分重
なるように形成する必要があり、これによって実質的な
開口率が低下するようになる。
The advantages and problems of such a spatial light modulator will be examined as follows. (1) In the case of the conventional example of FIG. 11, since information can be written by an electric signal, an optical system on the writing side as in the conventional example of FIG. 12 is not required, and the device can be easily made compact. It cannot be said that the light reflectance of the reflective pixel electrode 14 made of aluminum is sufficiently high. It is about 90% at most. In order to sufficiently prevent unnecessary light from entering the switching transistor Q1, it is necessary to form the light shielding film 20 so as to overlap the reflective pixel electrode 14 to some extent, which causes a substantial aperture ratio to decrease.

【0011】各画素の表示エリア内の反射画素電極1
4表面の平坦化が難しく、読出し光が乱反射する。 反射画素電極14で反射されない光が吸収されて熱と
なる。また、遮光膜20でも、その役割上光が吸収さ
れ、これも熱となる。これらの理由によって液晶パネル
の温度が上昇すると、トランジスタQ1や液晶層22な
どが動作不良を起こし、表示品質の低下を招く。また、
かかる温度上昇を抑えるために、大がかりな冷却手段が
必要となる。
Reflective pixel electrode 1 in the display area of each pixel
4 It is difficult to flatten the surface, and the reading light is diffusely reflected. Light not reflected by the reflective pixel electrode 14 is absorbed and becomes heat. Further, the light-shielding film 20 also absorbs light due to its role, and this also becomes heat. When the temperature of the liquid crystal panel rises due to these reasons, the transistor Q1, the liquid crystal layer 22 and the like malfunction and display quality deteriorates. Also,
In order to suppress such temperature rise, a large-scale cooling means is required.

【0012】(2)図12の従来例の場合 誘電体ミラー層42は、反射する光の波長域,積層さ
れた膜の膜厚,積層数などを最適設計することで、10
0%に近い読出し光反射率を得ることができる。従って
光の利用率が高く、光吸収がほとんどないために発熱も
非常に少ない。 誘電体ミラー層42は周波数依存性があってインピー
ダンスが有限であるため、隣接画素間のリークが生じて
解像度が劣化する。このため、誘電体ミラー層42を介
して液晶層44に印加される電界を、解像度が劣化する
時間よりも早い時間で印加し直す必要がある。しかし、
この誘電体ミラー層42の周波数依存性については、電
源46によって印加される交流電圧の周波数を適宜設定
することで対応でき、解像度の劣化を防止できる。 画像情報の書込み光学系が必要であり、装置の小型化
が難しい。
(2) In the case of the conventional example shown in FIG. 12, the dielectric mirror layer 42 is designed by optimally designing the wavelength range of reflected light, the film thickness of laminated films, the number of laminated films, etc.
A read light reflectance close to 0% can be obtained. Therefore, the utilization factor of light is high, and the light is hardly absorbed so that the heat generation is very small. Since the dielectric mirror layer 42 has frequency dependence and finite impedance, leakage occurs between adjacent pixels and the resolution deteriorates. Therefore, it is necessary to reapply the electric field applied to the liquid crystal layer 44 via the dielectric mirror layer 42 at a time earlier than the time at which the resolution deteriorates. But,
The frequency dependency of the dielectric mirror layer 42 can be dealt with by appropriately setting the frequency of the AC voltage applied by the power supply 46, and the deterioration of resolution can be prevented. An optical system for writing image information is required, and downsizing of the device is difficult.

【0013】このように、両者にはそれぞれ利点,欠点
がある。そこで、図11の従来例に図12の従来例の誘
電体ミラーを適用して両者の利点を兼ね備えるようにす
る構成が考えられる。例えば、特開平4−338721
号公報には、そのような構成の反射型光変調パネルが開
示されており、図13にその一例が示されている。
Thus, both have advantages and disadvantages. Therefore, it is conceivable to apply the dielectric mirror of the conventional example of FIG. 12 to the conventional example of FIG. 11 so as to combine the advantages of both. For example, Japanese Patent Laid-Open No. 4-338721
The publication discloses a reflection type light modulation panel having such a structure, and an example thereof is shown in FIG.

【0014】同図において、前記トランジスタQ1が形
成されたシリコン基板10上には絶縁層又は遮光層48
が形成されている。絶縁層としては、例えばSiO2
用いられ、遮光層としては、例えば、光吸収率の高いC
dTe(テルル化カドミウム),NbO(酸化ニオブ)
などが用いられる。これらによって、画素電極アレイ表
面が平滑化され、それらの上に誘電体ミラー層42が形
成される。そして、この誘電体ミラー層42と透明電極
18との間に液晶層22が設けられる。なお、透明電極
18側の遮光膜20は設けられない。遮光層48は、誘
電体ミラー層42から漏れた光を吸収して、トランジス
タアレイ部への光漏れを防止するためのものである。
In the figure, an insulating layer or a light shielding layer 48 is formed on the silicon substrate 10 on which the transistor Q1 is formed.
Are formed. As the insulating layer, for example, SiO 2 is used, and as the light shielding layer, for example, C having a high light absorption rate
dTe (cadmium telluride), NbO (niobium oxide)
Are used. By these, the surface of the pixel electrode array is smoothed, and the dielectric mirror layer 42 is formed thereon. The liquid crystal layer 22 is provided between the dielectric mirror layer 42 and the transparent electrode 18. The light shielding film 20 on the transparent electrode 18 side is not provided. The light shielding layer 48 is for absorbing the light leaked from the dielectric mirror layer 42 and preventing the light from leaking to the transistor array section.

【0015】この従来例によれば、情報の書込みをアク
ティブマトリクスによって電気的に行うことができるの
で、装置のコンパクト化を図ることができる。また、読
出し光は誘電体ミラー層42によってほぼ100%反射
されるので、効率的に光が利用できるとともに、発熱の
問題も生じない。また、誘電体ミラー層42や遮光膜4
8によって、トランジスタアレイ部への光漏れが防止さ
れる。
According to this conventional example, since information can be electrically written by the active matrix, the device can be made compact. Further, since the read light is reflected by the dielectric mirror layer 42 by almost 100%, the light can be efficiently used and the problem of heat generation does not occur. In addition, the dielectric mirror layer 42 and the light shielding film 4
8 prevents light from leaking to the transistor array section.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術によれば、インピーダンスが有限の誘電体
ミラー層42を用いたため、この誘電体ミラー層42や
絶縁層又は遮光層48を介してリークが生じ、解像度が
低下するようになる。図12の従来例では、駆動用の電
源46の周波数を適宜設定することでかかる不都合を回
避できるが、図13の従来例ではそのような電源は存在
しないので、同様の手法で解決することはできない。
However, according to such a conventional technique, since the dielectric mirror layer 42 having a finite impedance is used, leakage occurs through the dielectric mirror layer 42, the insulating layer or the light shielding layer 48. Occurs, and the resolution is reduced. In the conventional example of FIG. 12, such an inconvenience can be avoided by appropriately setting the frequency of the driving power supply 46, but such a power source does not exist in the conventional example of FIG. 13, so it is not possible to solve by the same method. Can not.

【0017】本発明は、これらの点に着目したもので、
誘電体ミラーによるリークを良好に防止して、解像度の
高い空間光変調器及び投影表示装置を提供することを、
その目的とするものである。
The present invention focuses on these points,
Providing a spatial light modulator with high resolution and a projection display device, which prevent leakage due to a dielectric mirror satisfactorily.
That is the purpose.

【0018】[0018]

【課題を解決するための手段】前記目的を達成するた
め、第1の発明は、光変調層と、これによって変調を受
けた読出し光を反射する誘電体ミラー層と、前記光変調
層を駆動するマトリクス手段とを備えた空間光変調器に
おいて、1画面分の映像信号を、その1画面単位の期間
中に、繰り返し前記マトリクス手段に印加する記憶再生
手段を備えたことを特徴とする。
In order to achieve the above object, the first invention is to drive a light modulation layer, a dielectric mirror layer for reflecting read light modulated by the light modulation layer, and the light modulation layer. In the spatial light modulator including the matrix means, a storage / reproduction means for repeatedly applying the video signal for one screen to the matrix means during the period of one screen unit is provided.

【0019】第2の発明は、光変調層と、これによって
変調を受けた読出し光を反射する誘電体ミラー層と、蓄
積手段に映像信号を蓄積して前記光変調層を駆動するマ
トリクス手段とを備えた空間光変調器において、前記マ
トリクス手段は、前記蓄積手段の映像信号と対照される
リファレンス信号を得る電源手段と、このリファレンス
信号と前記蓄積手段の映像信号とを交互に繰り返し前記
光変調層に対して出力する出力切換手段とを備えたこと
を特徴とする。
According to a second aspect of the present invention, a light modulating layer, a dielectric mirror layer for reflecting the read light modulated by the light modulating layer, and a matrix means for accumulating a video signal in the accumulating means and driving the light modulating layer. In the spatial light modulator including: the matrix means, the power modulating means for obtaining a reference signal to be compared with the video signal of the accumulating means, and the optical modulation for alternately repeating the reference signal and the video signal of the accumulating means. And an output switching means for outputting to the layer.

【0020】第3の発明は、前記空間光変調器におい
て、これに読出し光を照射するための光源と、空間光変
調器から反射出力された読出し光を投影するための投影
手段とを備えたことを特徴とする。
In a third aspect of the present invention, in the above spatial light modulator, a light source for irradiating the spatial light modulator with the reading light and a projection means for projecting the reading light reflected and output from the spatial light modulator are provided. It is characterized by

【0021】[0021]

【作用】本発明によれば、空間光変調器の光変調層に対
する信号電圧の印加は、交流的に繰り返し行われる。こ
のため、光変調層に設けられた読出し光反射用の誘電体
ミラー層によるリークが防止されるようになり、これに
よる解像度の低下が防止される。
According to the present invention, the application of the signal voltage to the light modulation layer of the spatial light modulator is repeatedly performed in an alternating current manner. For this reason, the leak due to the dielectric mirror layer for reflecting the reading light provided in the light modulation layer is prevented, and the reduction in resolution due to this is prevented.

【0022】[0022]

【実施例】以下、本発明による空間光変調器及び投影表
示装置の実施例について、添付図面を参照しながら詳細
に説明する。なお、上述した従来技術と同一の構成部分
又は従来技術に対応する構成部分には、同一の符号を用
いることとする。
Embodiments of the spatial light modulator and the projection display apparatus according to the present invention will be described in detail below with reference to the accompanying drawings. The same reference numerals are used for the same components as those of the above-described conventional technique or components corresponding to the conventional technique.

【0023】<実施例の概要>最初に、以下に説明する
実施例の理解を容易にするため、その概要について説明
する。上述したように、解像度の低下は、誘電体ミラー
層42や絶縁層又は遮光層48を介して生ずるリークに
よる。従って、十分な解像度性能を得るには、反射画素
電極14と対向する透明電極18とに挟まれた液晶層2
2に印加される電界を、解像度劣化が生じるスピードよ
りも早いスピードで掛け直す必要がある。
<Outline of Embodiments> First, in order to facilitate understanding of the embodiments described below, the outline thereof will be described. As described above, the decrease in resolution is due to the leak generated through the dielectric mirror layer 42, the insulating layer, or the light shielding layer 48. Therefore, in order to obtain sufficient resolution performance, the liquid crystal layer 2 sandwiched between the reflective pixel electrode 14 and the transparent electrode 18 facing the reflective pixel electrode 14 is used.
It is necessary to reapply the electric field applied to 2 at a speed faster than the resolution deterioration.

【0024】このための手法としては、 空間光変調器の駆動手段の工夫によるもの 空間光変調器のアクティブマトリクスを構成する各画
素トランジスタ構成の工夫によるもの が考えられる。以下、それぞれの実施例について説明す
る。
As a method for this, it is conceivable to devise a driving means of the spatial light modulator or devise a constitution of each pixel transistor constituting the active matrix of the spatial light modulator. Each example will be described below.

【0025】<第1実施例(駆動手段の実施例)>ま
ず、駆動手段を工夫した第1実施例について、図1〜図
4を参照しながら説明する。図1には第1実施例の駆動
手段の構成が示されており、図2にはその動作のタイム
チャートが示されている。図3には投影表示装置の構成
例が示されており、図4には本実施例の変形例が示され
ている。
<First Embodiment (Embodiment of Driving Means)> First, a first embodiment in which the driving means is devised will be described with reference to FIGS. FIG. 1 shows the configuration of the driving means of the first embodiment, and FIG. 2 shows a time chart of its operation. FIG. 3 shows a configuration example of the projection display device, and FIG. 4 shows a modification example of this embodiment.

【0026】最初に、図1を参照しながら駆動手段の構
成について説明する。同図において、上述した映像信号
出力装置30の出力側は、画像情報の記憶再生部50の
入力側のA/D変換器52に接続されている。A/D変
換器52の出力側は切換スイッチ54に接続されてお
り、切換スイッチ54の切換出力側はメモリ56,58
にそれぞれ接続されている。そして、メモリ56,58
の出力側は切換スイッチ60の切換入力側にそれぞれ接
続されており、切換スイッチ60の出力側はD/A変換
器62に接続されている。
First, the structure of the driving means will be described with reference to FIG. In the figure, the output side of the video signal output device 30 described above is connected to the A / D converter 52 on the input side of the image information storage / reproduction unit 50. The output side of the A / D converter 52 is connected to a changeover switch 54, and the changeover output side of the changeover switch 54 is a memory 56, 58.
Respectively connected to. Then, the memories 56 and 58
Of the selector switch 60 is connected to the input side of the selector switch 60, and the output side of the selector switch 60 is connected to the D / A converter 62.

【0027】このD/A変換器62の出力側は記憶再生
部50の出力となっており、前記空間光変調器のX−ド
ライバ24に接続されている。本実施例は、図13に示
した空間光変調器に適用されるものであるが、そのマト
リクス構成と駆動回路は図11(B)に示したものと同
様である。前記メモリ56,58のアドレス入力側は、
切換スイッチ64,66にそれぞれ接続されており、切
換スイッチ64,66の切換入力側はアドレス発生回路
68にそれぞれ接続されている。
The output side of the D / A converter 62 is the output of the storage / reproduction unit 50 and is connected to the X-driver 24 of the spatial light modulator. This embodiment is applied to the spatial light modulator shown in FIG. 13, but its matrix configuration and drive circuit are the same as those shown in FIG. 11 (B). The address input sides of the memories 56 and 58 are
The changeover switches 64 and 66 are respectively connected, and the changeover input sides of the changeover switches 64 and 66 are respectively connected to the address generating circuit 68.

【0028】以上の各部のうち、切換スイッチ54は、
入力データを1画面分ずつ交互にメモリ56,58に供
給するためのものである。メモリ56,58は、それぞ
れ映像信号の1画面分を記憶するのに必要な容量を持っ
たものである。例えば、映像信号がインターレース方式
であれば、メモリ56,58はそれぞれ1フィールド分
の情報を記憶できる。映像信号がノンインターレース方
式であれば、メモリ56,58はそれぞれ1フレーム分
の情報を記憶できる。
Of the above parts, the changeover switch 54 is
The input data is alternately supplied to the memories 56 and 58 for each screen. Each of the memories 56 and 58 has a capacity necessary to store one screen of the video signal. For example, if the video signal is an interlaced system, the memories 56 and 58 can store information for one field, respectively. If the video signal is a non-interlaced type, the memories 56 and 58 can each store information for one frame.

【0029】アドレス発生回路68は、メモリ56,5
8におけるデータ書込み(Wで表示),データ読出し
(Rで表示)のアドレスを発生するためのものである。
切換スイッチ64,66は、メモリ56,58に供給さ
れる書込みアドレスと読出しアドレスとの切換えを行う
ためのもので、メモリ56,58のいずれか一方にデー
タが書き込まれるときは他方はデータを読み出すという
具合にアドレス情報が供給される。
The address generation circuit 68 includes memories 56, 5
This is for generating addresses for writing data (displayed by W) and reading data (displayed by R) in No. 8.
The changeover switches 64 and 66 are for switching between a write address and a read address supplied to the memories 56 and 58, and when data is written to either one of the memories 56 and 58, the other reads data. Then, the address information is supplied.

【0030】次に、以上のように構成された本実施例の
動作について、図2も参照しながら説明する。映像信号
出力装置30からは、例えば同図(A)に示すように、
1フィールド(又は1フレーム)毎に映像信号P0,P
1,P2,……が順に出力される。これらの画像信号
は、A/D変換器52によって必要なビット数のデジタ
ル信号に変換された後、切換スイッチ54によってメモ
リ56,58に交互に供給され、アドレス発生回路68
から,切換スイッチ64,66を介して供給されるアド
レス情報に従ってそれぞれ書き込まれる。他方、映像信
号が書き込まれているメモリと反対側のメモリからは、
アドレス発生回路68から切換スイッチ64,66を介
して供給されるアドレス情報に従ってデータの読出しが
行われる。
Next, the operation of this embodiment configured as described above will be described with reference to FIG. From the video signal output device 30, for example, as shown in FIG.
Video signals P0 and P for each field (or one frame)
1, P2, ... Are output in order. These image signals are converted into digital signals having a required number of bits by the A / D converter 52, and then alternately supplied to the memories 56 and 58 by the changeover switch 54, and the address generating circuit 68 is supplied.
Are written according to the address information supplied via the changeover switches 64 and 66. On the other hand, from the memory on the opposite side of the memory where the video signal is written,
Data is read according to the address information supplied from the address generation circuit 68 via the changeover switches 64 and 66.

【0031】すなわち、デジタル信号は、切換スイッチ
54がa側のときメモリ56に導かれる。このときメモ
リ56は書込み動作状態となっており、切換スイッチ6
4がW側に切り換えられてアドレス発生回路68から書
込みアドレスが供給される。メモリ56が書込み動作を
しているときには、メモリ58では既に書き込まれてい
る前画面のデータの読出し動作が行われている。すなわ
ち、切換スイッチ66がR側に切り換えられてアドレス
発生回路68から読出しアドレスが供給される。他方、
切換スイッチ60はb側に切り換えられて、メモリ58
から読み出されたデジタル映像信号はD/A変換器62
によって再びアナログ映像信号に変換された後、空間光
変調器のX−ドライバ24に供給される。
That is, the digital signal is guided to the memory 56 when the changeover switch 54 is on the side a. At this time, the memory 56 is in a write operation state, and the changeover switch 6
4 is switched to the W side and the write address is supplied from the address generation circuit 68. When the memory 56 is performing the write operation, the memory 58 is performing the read operation of the previously written data of the previous screen. That is, the changeover switch 66 is changed over to the R side and the read address is supplied from the address generating circuit 68. On the other hand,
The changeover switch 60 is switched to the b side, and the memory 58
The digital video signal read from the D / A converter 62
After being converted into an analog video signal again by the, it is supplied to the X-driver 24 of the spatial light modulator.

【0032】映像信号が次の画面になると、切換スイッ
チ54,60,64,66が切り換えられ、メモリ5
6,58の書込み,読出しの動作が反転して、空間光変
調器には反対のメモリ56から映像信号が供給されるよ
うになる。ここで、1画面分の映像信号を読み出す動作
時間は、1画面分の映像信号を書き込む動作時間よりも
2倍以上短い時間で行われるとともに、繰返し1画面分
の映像信号の読出しが行われる。
When the video signal changes to the next screen, the changeover switches 54, 60, 64, 66 are changed over and the memory 5
The writing and reading operations of Nos. 6 and 58 are reversed, and the video signal is supplied to the spatial light modulator from the opposite memory 56. Here, the operation time for reading the video signal for one screen is twice or more as short as the operation time for writing the video signal for one screen, and the video signal for one screen is repeatedly read.

【0033】同図(B),(C)には、以上のようなデ
ータの書込み,読出しの様子が示されている。これらに
示すように、映像信号P1はメモリ56に書き込まれる
(W1)。このとき、メモリ58に書き込まれている映
像信号P0(図示せず)が複数回繰返し読み出される
(R0)。メモリ56の書込み動作が1フィールド(又
はフレーム)の期間で終了すると、映像信号P2はメモ
リ58に書き込まれる(W2)。そして、この期間中
に、メモリ56に書き込まれた映像信号P1が複数回繰
返し読み出される(R1)。以上の動作が繰り返され、
空間光変調器に供給される映像信号は同図(D)に示す
ようになる。すなわち、1フィールド(又はフレーム)
期間中に同一映像信号が繰り返し空間光変調器に供給さ
れることになる。
The states of writing and reading data as described above are shown in FIGS. As shown in these figures, the video signal P1 is written in the memory 56 (W1). At this time, the video signal P0 (not shown) written in the memory 58 is repeatedly read a plurality of times (R0). When the writing operation of the memory 56 is completed in one field (or frame) period, the video signal P2 is written in the memory 58 (W2). Then, during this period, the video signal P1 written in the memory 56 is repeatedly read a plurality of times (R1). The above operation is repeated,
The video signal supplied to the spatial light modulator is as shown in FIG. That is, one field (or frame)
The same video signal is repeatedly supplied to the spatial light modulator during the period.

【0034】ここで、1画面分の画像信号の出力は、誘
電体ミラー層42におけるリークによる解像度劣化のス
ピードよりも早いスピードの繰返しサイクルで行なわれ
て、空間光変調器の保持容量CS中に繰返し蓄積され
る。従って、良好な解像度特性が得られるようになる。
Here, the output of the image signal for one screen is performed in a repetitive cycle at a speed faster than the speed of resolution deterioration due to the leak in the dielectric mirror layer 42, and is stored in the storage capacitor CS of the spatial light modulator. It is accumulated repeatedly. Therefore, good resolution characteristics can be obtained.

【0035】図3には、本実施例を適用した投影型のカ
ラー表示装置の構成例が示されている。同図において、
γ補正,マトリクス処理などの必要な映像プロセス処理
が施されたR,G,Bの映像信号は、図1に示した記憶
再生部50R,50G,50Bに供給されており、これ
らの出力側は空間光変調器70R,70G,70Bにそ
れぞれ接続されている。記憶再生部50R,50G,5
0B,空間光変調器70R,70G,70Bには同期信
号発生回路72がそれぞれ接続されている。そして、記
憶再生部50R,50G,50Bには同期駆動用のコン
トロール信号が供給されるようになっており、空間光変
調器70R,70G,70Bには同期情報やクロック信
号などが供給されるようになっている。
FIG. 3 shows a structural example of a projection type color display device to which this embodiment is applied. In the figure,
The R, G, and B video signals that have undergone necessary video process processing such as γ correction and matrix processing are supplied to the storage / playback units 50R, 50G, and 50B shown in FIG. The spatial light modulators 70R, 70G and 70B are respectively connected. Memory reproducing unit 50R, 50G, 5
A synchronization signal generation circuit 72 is connected to each of the 0B and the spatial light modulators 70R, 70G, and 70B. The control signals for synchronous driving are supplied to the storage / reproducing units 50R, 50G, 50B, and the synchronous information and clock signals are supplied to the spatial light modulators 70R, 70G, 70B. It has become.

【0036】次に、読出用のランプ74の読出し光出力
側には偏光ビームスプリッタ76が配置されており、そ
の読出し光反射出力側には色分解・合成プリズム78が
配置されている。そして、この色分解・合成プリズム7
8のR,G,Bの各光の出力側に空間光変調器70R,
70G,70Bが配置されている。また、偏光ビームス
プリッタ76の読出し光透過出力側には、投射光学系8
0を介してスクリーン82が配置されている。
Next, a polarization beam splitter 76 is arranged on the reading light output side of the reading lamp 74, and a color separating / combining prism 78 is arranged on the reading light reflecting output side. And this color separation / synthesis prism 7
8 R, G, B light output side of the spatial light modulator 70R,
70G and 70B are arranged. In addition, the projection optical system 8 is provided on the output side of the polarization beam splitter 76 where the read light is transmitted.
A screen 82 is arranged via 0.

【0037】この装置によれば、読出し光はランプ74
から出力されて偏光ビームスプリッタ76に入射し、こ
こで反射された読出し光が色分解・合成プリズム78に
入射してR,G,Bの光に分解される。これら分解光
は、記憶再生部50R,50G,50Bによって図2の
ように繰返し映像信号が書き込まれている空間光変調器
70R,70G,70Bにそれぞれ入射する。そして、
映像情報に対応した変調を受けて反射出力される。変調
後の分解光は、色分解・合成プリズム78で合成された
後偏光ビームスプリッタ76を透過して投射光学系80
に入射し、更にはスクリーン82に投影される。
According to this device, the reading light is emitted from the lamp 74.
The read light output from the above is incident on the polarization beam splitter 76, and the read light reflected here is incident on the color separation / combination prism 78 and is decomposed into R, G, and B lights. These decomposed lights enter the spatial light modulators 70R, 70G, 70B in which the video signals are repeatedly written by the storage / reproducing units 50R, 50G, 50B as shown in FIG. And
It is reflected and output after being modulated according to the image information. The modulated separated light is transmitted through the post-polarization beam splitter 76 after being combined by the color separating / combining prism 78, and the projection optical system 80.
To the screen 82 and is projected on the screen 82.

【0038】次に、図4を参照しながら本実施例の変形
例について説明する。この実施例は、空間光変調器内の
トランジスタアレイを駆動するドライバ構成を改良した
ものである。前記実施例では、1フィールド(又はフレ
ーム)期間中に繰り返し同じ映像信号が空間光変調器の
X−ドライバ24に供給される。従って、X−ドライバ
24を構成しているシフトレジスタの転送クロック周波
数は高くなる。
Next, a modification of this embodiment will be described with reference to FIG. This embodiment is an improved driver configuration for driving a transistor array in a spatial light modulator. In the above embodiment, the same video signal is repeatedly supplied to the X-driver 24 of the spatial light modulator during one field (or frame) period. Therefore, the transfer clock frequency of the shift register forming the X-driver 24 becomes high.

【0039】そこで、本実施例は、図4に示すようにX
−ドライバ24を複数のブロック24A,24B,…
…,24Nに分割し、記憶再生部51から各ブロックに
並列に映像信号を供給するようにする。これによって、
転送クロック周波数の上昇を避けることができる。
Therefore, in this embodiment, as shown in FIG.
-The driver 24 includes a plurality of blocks 24A, 24B, ...
, 24N, and the video signal is supplied from the storage / playback unit 51 to each block in parallel. by this,
It is possible to avoid an increase in the transfer clock frequency.

【0040】<第2実施例(トランジスタ構成の実施
例)>次に、図5〜図10を参照しながら本発明の第2
実施例について説明する。この第2実施例は、空間光変
調器のトランジスタ側を工夫して、液晶層22に印加さ
れる電界を解像度劣化が生じるよりも早いスピードで掛
け直すようにしたもので、最初に図5を参照しながら概
要を説明する。
<Second Embodiment (Example of Transistor Structure)> Next, referring to FIGS. 5 to 10, the second embodiment of the present invention will be described.
Examples will be described. In the second embodiment, the transistor side of the spatial light modulator is devised so that the electric field applied to the liquid crystal layer 22 is reapplied at a speed faster than the deterioration of resolution. First, referring to FIG. The outline will be explained with reference.

【0041】同図には、各画素の駆動用のトランジスタ
回路ブロックが示されている。前記トランジスタQ1の
ドレインには、保持容量CSの他に切換スイッチSWの
一方の切換入力側が接続されている。切換スイッチSW
の他方の切換入力側は所定の電圧源VRに接続されてお
り、切換スイッチSWの出力側が液晶容量CLに接続さ
れている。切換スイッチSWの切換えは、コントロール
信号CTLによって行われるように構成されている。
In the figure, a transistor circuit block for driving each pixel is shown. To the drain of the transistor Q1, one switching input side of the switching switch SW is connected in addition to the storage capacitor CS. Changeover switch SW
The other input side of the switch is connected to a predetermined voltage source VR, and the output side of the changeover switch SW is connected to the liquid crystal capacitance CL. The changeover switch SW is switched by the control signal CTL.

【0042】このような回路の基本的な動作を説明する
と、上述したように各画素の映像信号はトランジスタQ
1のドレインDに設けられた保持容量CSに蓄積される。
この容量CSの蓄積電荷によって生じた信号電圧VSは、
切換スイッチSWを介して反射画素電極14(図11又
は図13参照)に供給され、誘電体ミラー層42を介し
て液晶層22の容量CLに印加される。
The basic operation of such a circuit will be described. As described above, the video signal of each pixel is the transistor Q.
It is stored in the storage capacitor CS provided in the drain D of 1.
The signal voltage VS generated by the charges accumulated in the capacitor CS is
It is supplied to the reflective pixel electrode 14 (see FIG. 11 or 13) via the changeover switch SW, and is applied to the capacitance CL of the liquid crystal layer 22 via the dielectric mirror layer 42.

【0043】この場合において、本実施例では、この信
号電圧VSと電圧源VRのリファレンス電圧とが、切換ス
イッチSWによって交互に液晶容量CLに印加される。
すなわち、映像信号の1画面中において、信号電圧VS
とリファレンス電圧VRとが順次切り換えて液晶層22
に印加される。このような切換えを行うことでリークが
防止されて、解像度の向上を図ることができる。
In this case, in this embodiment, the signal voltage VS and the reference voltage of the voltage source VR are alternately applied to the liquid crystal capacitance CL by the changeover switch SW.
That is, in one screen of the video signal, the signal voltage VS
And the reference voltage VR are sequentially switched to switch the liquid crystal layer 22.
Applied to. By performing such switching, leakage can be prevented and the resolution can be improved.

【0044】図6〜図8には、具体的回路例がそれぞれ
示されている。まず、図6に示すものは、切換スイッチ
SWの入力側にトランジスタQ2が設けられており、そ
のゲートがトランジスタQ1のドレインに接続されてい
る。そして、トランジスタQ2のドレイン側に電圧源VD
Dが接続されており、ソース側に抵抗Rを介して電圧源
VSSが接続されている。このトランジスタQ2は、ソー
スフォロワとして作用する。
Specific circuit examples are shown in FIGS. 6 to 8, respectively. First, in the structure shown in FIG. 6, a transistor Q2 is provided on the input side of the changeover switch SW, and its gate is connected to the drain of the transistor Q1. The voltage source VD is applied to the drain side of the transistor Q2.
D is connected, and the voltage source VSS is connected to the source side via the resistor R. This transistor Q2 acts as a source follower.

【0045】次に、切換スイッチSWには、他にトラン
ジスタQ3,Q4が設けられており、インバータAによっ
て互いに異なる論理値のコントロール信号CTLを供給
することで、交互にON,OFFのスイッチング動作を
行うように構成されている。トランジスタQ3のソース
側には電圧源VRが接続されており、トランジスタQ4の
ソース側にはトランジスタQ2のドレイン側が接続され
ている。また、トランジスタQ3,Q4のドレイン側はい
ずれも液晶容量CLに接続されている。
Next, the changeover switch SW is further provided with transistors Q3 and Q4, and by supplying the control signals CTL having different logical values from each other by the inverter A, switching operations of ON and OFF are alternately performed. Is configured to do. The voltage source VR is connected to the source side of the transistor Q3, and the drain side of the transistor Q2 is connected to the source side of the transistor Q4. The drain sides of the transistors Q3 and Q4 are both connected to the liquid crystal capacitance CL.

【0046】次に、動作を説明すると、保持容量CSに
発生した信号電圧VSは、トランジスタQ2によるソース
フォロワにより高インピーダンスで受けて出力される。
トランジスタQ3,Q4は、上述したようにインバータA
の作用によって交互にON,OFFするので、信号電圧
VSとリファレンス電圧VRが交互に液晶容量CLに供給
されるようになる。
Next, the operation will be described. The signal voltage VS generated in the storage capacitor CS is received by the source follower of the transistor Q2 with high impedance and output.
The transistors Q3 and Q4 are connected to the inverter A as described above.
The signal voltage VS and the reference voltage VR are alternately supplied to the liquid crystal capacitor CL because of the effect of alternately turning on and off.

【0047】次に、図7に示すものは、トランジスタQ
2のドレイン,ソースいずれにも抵抗Rが接続されてお
り、これによって利得1のアンプが構成されている。こ
れによれば、ドレイン側にはソース側の信号電圧VSの
反転電圧VSRが得られる。トランジスタQ2のソース,
ドレインは、トランジスタQ3,Q4のソース側にそれぞ
れ接続されている。
Next, as shown in FIG. 7, the transistor Q
A resistor R is connected to both the drain and the source of 2 and an amplifier having a gain of 1 is constituted by this. According to this, the inverted voltage VSR of the signal voltage VS on the source side can be obtained on the drain side. Source of transistor Q2,
The drains are connected to the sources of the transistors Q3 and Q4, respectively.

【0048】この回路では、保持容量CSに発生した信
号電圧VSとその反転電圧VSRがトランジスタQ2のソー
ス,ドレインにそれぞれ得られるので、これらがトラン
ジスタQ3,Q4によって液晶容量CLに交互に供給され
るようになる。
In this circuit, since the signal voltage VS generated in the storage capacitor CS and its inverted voltage VSR are obtained at the source and drain of the transistor Q2, these are alternately supplied to the liquid crystal capacitor CL by the transistors Q3 and Q4. Like

【0049】次に、図8に示すものは、トランジスタQ
4のソースがトランジスタQ1のドレインに直接接続され
ており、トランジスタQ4のゲートにはコントロール信
号CTLが供給されており、トランジスタQ3のゲート
にはコントロール信号CTLtが供給されている。
Next, FIG. 8 shows a transistor Q.
The source of 4 is directly connected to the drain of the transistor Q1, the control signal CTL is supplied to the gate of the transistor Q4, and the control signal CTLt is supplied to the gate of the transistor Q3.

【0050】この回路では、トランジスタQ3,Q4がコ
ントロール信号CTL,CTLtにより交互に切り換え
られて、信号電圧VSとリファレンス電圧VRが交互に液
晶容量CLに印加されるようになる。
In this circuit, the transistors Q3 and Q4 are alternately switched by the control signals CTL and CTLt, so that the signal voltage VS and the reference voltage VR are alternately applied to the liquid crystal capacitance CL.

【0051】図9には、以上のような本実施例における
液晶容量CLの印加信号電圧の様子が示されている。同
図(B)に示すように、コントロール信号CTLは、同
図(A)に示す1フィールド(又はフレーム)の期間中
で論理値の「H」,「L」を繰返す信号である。
FIG. 9 shows the state of the applied signal voltage of the liquid crystal capacitance CL in the above-described embodiment. As shown in FIG. 7B, the control signal CTL is a signal that repeats logical values “H” and “L” during the period of one field (or frame) shown in FIG.

【0052】図6の回路例では、同図(C)に示すよう
に、信号電圧VSとリファレンス電圧VRとが交互に反射
画素電極14に印加される。しかし、図7の回路例で
は、同図(D)に示すように、信号電圧VSとその反転
電圧VSR(−VS)とが交互に反射画素電極14に印加
される。
In the circuit example of FIG. 6, as shown in FIG. 6C, the signal voltage VS and the reference voltage VR are alternately applied to the reflective pixel electrode 14. However, in the circuit example of FIG. 7, the signal voltage VS and its inversion voltage VSR (−VS) are alternately applied to the reflective pixel electrode 14 as shown in FIG.

【0053】更に、図8の回路例では、トランジスタQ
4は同図(B)のコントロール信号CTLでスイッチン
グ動作するものの、トランジスタQ3は同図(E)のコ
ントロール信号CTLtでスイッチング動作する。コン
トロール信号CTLtは、同図(B)のコントロール信
号CTLが論理値の「H」のときに必ず論理値の「L」
であるような信号である。これにより、同図(C)に示
すように、信号電圧VSとリファレンス電圧VRとが交互
に反射画素電極14に印加される。
Further, in the circuit example of FIG.
Although 4 performs switching operation with the control signal CTL shown in FIG. 9B, the transistor Q3 performs switching operation with the control signal CTLt shown in FIG. The control signal CTLt always has the logical value "L" when the control signal CTL in FIG. 7B has the logical value "H".
Is a signal such as As a result, the signal voltage VS and the reference voltage VR are alternately applied to the reflective pixel electrode 14 as shown in FIG.

【0054】ここで、反射画素電極14と液晶層22を
挟んだ反対側の透明電極18の電位が基準電位VETとな
るように設定すれば、液晶層22には常に交流電界が印
加されている状態となり、誘電体ミラー層42のリーク
による解像度の低下は良好に防止されるようになる。な
お、このようにすることで、液晶デバイスで一般的に行
われているフレーム(又はライン)反転動作も不要とな
る。
Here, if the potential of the transparent electrode 18 on the opposite side of the reflective pixel electrode 14 and the liquid crystal layer 22 is set to the reference potential VET, an alternating electric field is always applied to the liquid crystal layer 22. As a result, the deterioration of the resolution due to the leakage of the dielectric mirror layer 42 can be effectively prevented. By doing so, the frame (or line) inversion operation generally performed in the liquid crystal device is also unnecessary.

【0055】図10には、以上のような第2実施例の空
間光変調器を利用した投影型のカラー表示装置の構成例
が示されている。色分解・合成プリズム78のR,G,
Bの分解光の出力側には、図5や図6〜図8に示したマ
トリクス構成の空間光変調器90R,90G,90Bが
それぞれ配置されている。そして、各空間光変調器には
同期信号・コントロール信号発生回路92がそれぞれ接
続されており、これによって、切換スイッチSWのコン
トロール信号CTL,CTLtの供給も行われるように
なっている。基本的な動作は、前記図3に示した第1実
施例のカラー表示装置と同様である。
FIG. 10 shows a structural example of a projection type color display device using the spatial light modulator of the second embodiment as described above. R, G of the color separation / synthesis prism 78,
The spatial light modulators 90R, 90G, and 90B of the matrix configuration shown in FIG. 5 and FIGS. 6 to 8 are arranged on the output side of the decomposed light of B, respectively. A synchronizing signal / control signal generating circuit 92 is connected to each spatial light modulator, so that the control signals CTL and CTLt of the changeover switch SW are also supplied. The basic operation is similar to that of the color display device of the first embodiment shown in FIG.

【0056】なお、本発明は、何ら上記実施例に限定さ
れるものではなく、例えば前記実施例では、MOSタイ
プのFETによってアクティブマトリクスが構成された
空間光変調器を用いたが、TFT型など他のマトリクス
構成としてもよい。図1や図6〜図8に示した回路構成
も、同様の作用を奏するように各種設計変更が可能であ
る。
The present invention is not limited to the above embodiments. For example, in the above embodiments, the spatial light modulator in which the active matrix is composed of the MOS type FETs is used, but the TFT type etc. Other matrix configurations may be used. The circuit configurations shown in FIG. 1 and FIGS. 6 to 8 can be modified in various ways so as to achieve the same operation.

【0057】[0057]

【発明の効果】以上説明したように、本発明による空間
光変調器及び投影表示装置によれば、次のような効果が
ある。 (1)1フィールド又は1フレームの1画面期間中で、
1画面分の映像信号を繰り返しマトリクス手段に印加す
ることとしたので、誘電体ミラー層によるリークの影響
を低減して、良好な解像度を得ることができる。 (2)蓄積手段の映像信号とリファレンス信号とを交互
に繰り返し光変調層に対して出力することとしたので、
同様に良好な解像度を得ることができる。 (3)誘電体ミラー層による解像度低下を防止して、光
利用率の高い良好な画像投影を行うことができる。
As described above, the spatial light modulator and the projection display device according to the present invention have the following effects. (1) During one screen period of one field or one frame,
Since the video signal for one screen is repeatedly applied to the matrix means, it is possible to reduce the influence of the leak due to the dielectric mirror layer and obtain a good resolution. (2) Since the video signal of the storage means and the reference signal are alternately and repeatedly output to the light modulation layer,
Similarly good resolution can be obtained. (3) It is possible to prevent deterioration of resolution due to the dielectric mirror layer and perform good image projection with high light utilization rate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による空間光変調器の第1実施例を示す
回路ブロック図である。
FIG. 1 is a circuit block diagram showing a first embodiment of a spatial light modulator according to the present invention.

【図2】前記第1実施例の作用を示すタイムチャートで
ある。
FIG. 2 is a time chart showing the operation of the first embodiment.

【図3】前記第1実施例の空間光変調器を利用した投影
表示装置の構成例を示す説明図である。
FIG. 3 is an explanatory diagram showing a configuration example of a projection display device using the spatial light modulator of the first embodiment.

【図4】前記第1実施例の変形例を示す説明図である。FIG. 4 is an explanatory diagram showing a modified example of the first embodiment.

【図5】本発明による空間光変調器の第2実施例を示す
基本的な回路図である。
FIG. 5 is a basic circuit diagram showing a second embodiment of the spatial light modulator according to the present invention.

【図6】前記第2実施例の具体的な構成例を示す回路図
である。
FIG. 6 is a circuit diagram showing a specific configuration example of the second embodiment.

【図7】前記第2実施例の他の具体的な構成例を示す回
路図である。
FIG. 7 is a circuit diagram showing another specific configuration example of the second embodiment.

【図8】前記第2実施例の更に他の具体的な構成例を示
す回路図である。
FIG. 8 is a circuit diagram showing still another specific configuration example of the second embodiment.

【図9】前記第2実施例の作用を示すタイムチャートで
ある。
FIG. 9 is a time chart showing the operation of the second embodiment.

【図10】前記第2実施例の空間光変調器を利用した投
影表示装置の構成例を示す説明図である。
FIG. 10 is an explanatory diagram showing a configuration example of a projection display device using the spatial light modulator of the second embodiment.

【図11】アクティブマトリクス方式の空間光変調器の
一例を示す説明図である。
FIG. 11 is an explanatory diagram showing an example of an active matrix spatial light modulator.

【図12】光アドレス方式の空間光変調器の一例を示す
説明図である。
FIG. 12 is an explanatory diagram showing an example of an optical addressing type spatial light modulator.

【図13】誘電体ミラー層を備えたアクティブマトリク
ス方式の空間光変調器の一例を示す説明図である。
FIG. 13 is an explanatory diagram showing an example of an active matrix type spatial light modulator including a dielectric mirror layer.

【符号の説明】[Explanation of symbols]

10…シリコン基板、14…反射画素電極、16…ガラ
ス基板、18…透明電極、22…液晶層、24…X−ド
ライバ(マトリクス手段)、26…Y−ドライバ(マト
リクス手段)、28…同期制御回路、30…映像信号出
力装置、42…誘電体ミラー層、44…液晶層、48…
絶縁層又は遮光層、50,50R,50G,50B…記
憶再生部(記憶再生手段)、70R,70G,70B,
90R,90G,90B…空間光変調器、54,60,
64,66…切換スイッチ、56,58…メモリ、68
…アドレス発生回路、72…同期信号発生回路、74…
ランプ、76…偏光ビームスプリッタ、78…色分解・
合成プリズム(投影手段)、80…投影光学系(投影手
段)、82…スクリーン(投影手段)、92…同期信号
・コントロール信号発生回路、A…インバータ、CT
L,CTLt…コントロール信号、CL…液晶容量、CS
…保持容量(蓄積手段)、FA…読出し光入射方向、F
B…読出し光反射方向、P1〜P5…映像信号、Q1,
Q2,Q3,Q4…トランジスタ(マトリクス手段)、R
…抵抗、R0〜R4…読出し信号、SW…切換スイッチ
(出力切換手段)、VDD,VSS,VR…電圧源(電源手
段)又は電圧、VET…基準電位、VS…信号電圧、VSR
…反転電圧、W1〜W5…書込み信号。
10 ... Silicon substrate, 14 ... Reflection pixel electrode, 16 ... Glass substrate, 18 ... Transparent electrode, 22 ... Liquid crystal layer, 24 ... X-driver (matrix means), 26 ... Y-driver (matrix means), 28 ... Synchronous control Circuit, 30 ... Video signal output device, 42 ... Dielectric mirror layer, 44 ... Liquid crystal layer, 48 ...
Insulating layer or light shielding layer, 50, 50R, 50G, 50B ... Memory reproducing unit (memory reproducing unit), 70R, 70G, 70B,
90R, 90G, 90B ... Spatial light modulator, 54, 60,
64, 66 ... Changeover switch, 56, 58 ... Memory, 68
... Address generating circuit, 72 ... Synchronous signal generating circuit, 74 ...
Lamp, 76 ... Polarizing beam splitter, 78 ... Color separation
Synthetic prism (projection means), 80 ... Projection optical system (projection means), 82 ... Screen (projection means), 92 ... Synchronization signal / control signal generation circuit, A ... Inverter, CT
L, CTLt ... control signal, CL ... liquid crystal capacitance, CS
... holding capacity (storage means), FA ... reading light incident direction, F
B ... Read light reflection direction, P1 to P5 ... Video signal, Q1,
Q2, Q3, Q4 ... Transistor (matrix means), R
... resistance, R0 to R4 ... read signal, SW ... changeover switch (output changeover means), VDD, VSS, VR ... voltage source (power supply means) or voltage, VET ... reference potential, VS ... signal voltage, VSR
... inversion voltage, W1 to W5 ... write signal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 建 神奈川県横浜市神奈川区守屋町3丁目12番 地 日本ビクター株式会社内 (72)発明者 寺井 美苗 神奈川県横浜市神奈川区守屋町3丁目12番 地 日本ビクター株式会社内 (72)発明者 昆野 俊男 神奈川県横浜市神奈川区守屋町3丁目12番 地 日本ビクター株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Ken Kobayashi, 3-12 Moriya-cho, Kanagawa-ku, Yokohama, Kanagawa Prefecture, Japan Victor Company of Japan, Ltd. (72) Minae Terai 3--12, Moriya-cho, Kanagawa-ku, Yokohama Address, within Victor Company of Japan, Ltd. (72) Inventor Toshio Kunno, 3-12 Moriya-cho, Kanagawa-ku, Yokohama-shi, Kanagawa Within Victor Company of Japan, Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 光変調層と、これによって変調を受けた
読出し光を反射する誘電体ミラー層と、前記光変調層を
駆動するマトリクス手段とを備えた空間光変調器におい
て、 1画面分の映像信号を、その1画面単位の期間中に、繰
り返し前記マトリクス手段に印加する記憶再生手段を備
えたことを特徴とする空間光変調器。
1. A spatial light modulator comprising a light modulation layer, a dielectric mirror layer for reflecting read light modulated by the light modulation layer, and a matrix means for driving the light modulation layer. A spatial light modulator comprising a storage / reproduction means for repeatedly applying a video signal to the matrix means during a period of one screen unit.
【請求項2】 光変調層と、これによって変調を受けた
読出し光を反射する誘電体ミラー層と、蓄積手段に映像
信号を蓄積して前記光変調層を駆動するマトリクス手段
とを備えた空間光変調器において、 前記マトリクス手段は、前記蓄積手段の映像信号と対照
されるリファレンス信号を得る電源手段と、このリファ
レンス信号と前記蓄積手段の映像信号とを交互に繰り返
し前記光変調層に対して出力する出力切換手段とを備え
たことを特徴とする空間光変調器。
2. A space provided with a light modulation layer, a dielectric mirror layer for reflecting read light modulated by the light modulation layer, and matrix means for driving the light modulation layer by storing a video signal in the storage means. In the light modulator, the matrix means alternately repeats the power supply means for obtaining a reference signal to be compared with the video signal of the storage means and the reference signal and the video signal of the storage means with respect to the light modulation layer. A spatial light modulator comprising: output switching means for outputting.
【請求項3】 請求項1又は2記載の空間光変調器と、
これに読出し光を照射するための光源と、空間光変調器
から反射出力された読出し光を投影するための投影手段
とを備えたことを特徴とする投影表示装置。
3. A spatial light modulator according to claim 1 or 2,
A projection display device, comprising: a light source for irradiating the reading light, and a projection unit for projecting the reading light reflected and output from the spatial light modulator.
JP29477293A 1993-09-24 1993-10-30 Spatial optical modulator and projection display device Pending JPH07140939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29477293A JPH07140939A (en) 1993-09-24 1993-10-30 Spatial optical modulator and projection display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26176293 1993-09-24
JP5-261762 1993-09-24
JP29477293A JPH07140939A (en) 1993-09-24 1993-10-30 Spatial optical modulator and projection display device

Publications (1)

Publication Number Publication Date
JPH07140939A true JPH07140939A (en) 1995-06-02

Family

ID=26545237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29477293A Pending JPH07140939A (en) 1993-09-24 1993-10-30 Spatial optical modulator and projection display device

Country Status (1)

Country Link
JP (1) JPH07140939A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004189A (en) * 2003-05-16 2005-01-06 Semiconductor Energy Lab Co Ltd Display device and display control method
US7268777B2 (en) 1996-09-27 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
US7408534B2 (en) 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268777B2 (en) 1996-09-27 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of fabricating the same
US7408534B2 (en) 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device
JP2005004189A (en) * 2003-05-16 2005-01-06 Semiconductor Energy Lab Co Ltd Display device and display control method

Similar Documents

Publication Publication Date Title
US6778163B2 (en) Liquid crystal display device, driving circuit, driving method, and electronic apparatus
JP3077650B2 (en) Active matrix liquid crystal panel drive
JP2818335B2 (en) Liquid crystal device, display device, photodetector, color copier, printing plate making device, image input / output device, image operation device, lighting device, and method of manufacturing liquid crystal device
JP3664059B2 (en) Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus
US7224341B2 (en) Driving circuit system for use in electro-optical device and electro-optical device
JP3511409B2 (en) Active matrix type liquid crystal display device and driving method thereof
JP3458851B2 (en) Liquid crystal display device, image signal correction circuit, image signal correction method, and electronic device
JP2002366119A (en) Liquid crystal display device
JP2003271108A (en) Liquid crystal display device
JP3832086B2 (en) Reflective liquid crystal device and reflective projector
KR20040025625A (en) Optoelectronic-device substrate, method for driving same, digitally-driven liquid-crystal-display, electronic apparatus, and projector
JPH11259053A (en) Liquid crystal display
JPH07140939A (en) Spatial optical modulator and projection display device
JP3635972B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
US7095405B2 (en) Output control circuit, driving circuit, electro-optic apparatus, and electronic instrument
JP3855575B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP3893819B2 (en) Electro-optical device drive circuit, data line drive circuit, scanning line drive circuit, electro-optical device, and electronic apparatus
JP3843658B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP2000148065A (en) Substrate for electrooptical device, electrooptical device, electronic equipment and projection display device
JP2001188520A (en) Opto-electric device, drive circuit of the device and electronic equipment
JPH03209423A (en) Driving method for optical write type liquid crystal write valve device
JP2001059957A (en) Liquid crystal device and driving method therefor, and projection display device
JP2004062147A (en) Liquid crystal driving circuit, spatial optical modulator, and image display device
JP3873932B2 (en) Liquid crystal display device, image signal correction circuit, image signal correction method, and electronic apparatus
JPH06282247A (en) Method and system for increasing response speed of electronic light of liquid crystal bulb