JPH07130937A - Surface mounting type of semiconductor device, and lead frame used for its manufacture - Google Patents
Surface mounting type of semiconductor device, and lead frame used for its manufactureInfo
- Publication number
- JPH07130937A JPH07130937A JP5276844A JP27684493A JPH07130937A JP H07130937 A JPH07130937 A JP H07130937A JP 5276844 A JP5276844 A JP 5276844A JP 27684493 A JP27684493 A JP 27684493A JP H07130937 A JPH07130937 A JP H07130937A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- semiconductor device
- lead foot
- foot portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は表面実装型半導体装置お
よびその製造に用いるリードフレーム、特に配線基板の
マウントパッドにリード先端のリードフット部を半田に
よって接続する実装技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mounting type semiconductor device and a lead frame used for manufacturing the same, and more particularly to a mounting technique for connecting a lead foot portion of a lead tip to a mount pad of a wiring board by soldering.
【０００２】[0002]
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化，小型化，薄型化が要請されてい
る。この結果、組み込まれる電子部品の端子（リード，
ピン）のピッチが狭小化するとともに、端子数も増大し
て多ピン化傾向にある。また、電子機器に組み込まれる
電子部品の多くは、表面実装（面付け）が可能な構造に
移行して来ている。また、電子部品の製造コスト低減の
ために、パッケージ形態としては、材料が安くかつ生産
性が良好な樹脂封止（レジンパッケージ）型半導体装置
が多用されている。レジンパッケージ型半導体装置とし
ては、金属製のリードフレームを用いるもの、表面にリ
ードを形成した絶縁性フィルムを用いるもの（ＴＣＰ：
Tape Carrier Package）等が知られている。2. Description of the Related Art Electronic devices are required to have high-density mounting in terms of functions, and to be lightweight, compact, and thin in terms of mounting. As a result, the terminals (leads,
The pin) pitch is becoming narrower and the number of terminals is increasing, and the number of pins tends to increase. In addition, many of the electronic components incorporated in electronic devices have moved to a structure that allows surface mounting (imposition). Further, in order to reduce the manufacturing cost of electronic components, as a package form, a resin-encapsulated (resin package) type semiconductor device, which is cheap in material and good in productivity, is often used. As the resin package type semiconductor device, one using a metal lead frame and one using an insulating film having leads formed on its surface (TCP:
Tape Carrier Package) and the like are known.
【０００３】表面実装（サーフェスマウント用パッケー
ジ）の動向については、たとえば、「ＮＥＣ技報」Vol.
40 No.10/1987 、P213〜P216に記載されている。この文
献には、現在のＩＣ用面付けパッケージとして、ＳＯＰ
(Small Outline Package),ＱＦＰ (Quad Flat Packag
e)，ＰＬＣＣ（Plastic Leaded Chip Carrier), ＳＯＪ
(Small Outline J-bend) を挙げている。また、この文
献には、面付けパッケージをリード形状で分類し、主要
なリード形状として、ガルウィング，Ｊベンド，バット
リードを挙げている。また、この文献には、ＥＩＡＪ
（日本電子機械工業会）によるＱＦＰの通則 (1986年)
に触れられ、パッケージから突出するリード寸法につい
て記載されている。パッケージから延在するリードの水
平方向の全長をＬ1 とし、マウントパッドに乗るリード
先端長さ（水平成分）をＬ、パッケージから突出する水
平部分の長さをＬ2 とした場合、現状では、Ｌ1 は２．
０〜４．０ｍｍ、Ｌは０．８〜２．８ｍｍ、Ｌ2 は１．
２ｍｍであるが、将来は、Ｌ1は１．４〜１．８ｍｍ、
Ｌは０．６〜１．０ｍｍ、Ｌ2 は０．８ｍｍとなる旨記
載されている。さらに、この文献には、面付けパッケー
ジの問題点として、（１）はんだ付け信頼度が不透明
（はんだ付け方法の多様化と技術開発の遅れ）、（２）
熱ストレス印加後の信頼度が不透明（はんだ付け方法の
多様化と評価遅れ）が指摘されている。Regarding the trend of surface mounting (package for surface mounting), see, for example, "NEC Technical Report" Vol.
40 No. 10/1987, P213 to P216. This document describes SOP as an imposition package for the current IC.
(Small Outline Package), QFP (Quad Flat Packag
e), PLCC (Plastic Leaded Chip Carrier), SOJ
(Small Outline J-bend). Further, in this document, the imposition packages are classified according to the lead shape, and gull wing, J bend, and butt lead are listed as the main lead shapes. In addition, in this document, EIAJ
General rules for QFP by the Japan Electronic Machinery Manufacturers Association (1986)
, And the lead dimensions protruding from the package are described. Assuming that the total length of the leads extending from the package in the horizontal direction is L 1 , the lead tip length (horizontal component) on the mount pad is L, and the length of the horizontal portion protruding from the package is L 2 , L 1 is 2.
0 to 4.0 mm, L is 0.8 to 2.8 mm, and L 2 is 1.
2 mm, but in the future, L 1 will be 1.4-1.8 mm,
It is described that L is 0.6 to 1.0 mm and L 2 is 0.8 mm. Further, in this document, as problems of the imposition package, (1) soldering reliability is unclear (diversification of soldering method and delay of technological development), (2)
It is pointed out that the reliability after applying heat stress is uncertain (diversification of soldering methods and evaluation delay).
【０００４】一方、工業調査会発行「電子材料」1991年
４月号、同年４月１日発行、Ｐ22〜Ｐ28には、ファイン
ピッチのＳＭＴ（Surface Mount Technology）実装につ
いて記載されている。この文献には、ファインピッチタ
イプのＩＣパッケージを一括リフローソルダリングで実
装する方法が開示されている。この実装方法では、配線
板に予備ハンダを付けた後、ハンダペーストを印刷す
る。つぎに、ＱＦＰ（Quad Flat Package ）をマウント
した後、ファインピッチパッケージとなるＴＣＰ（Tape
Carrier Package）を実装するために接着剤を塗布し、
その後ＴＣＰをマウントする。最後に一括リフローソル
ダリングを行ってＱＦＰおよびＴＣＰの実装が終了す
る。On the other hand, "Electronic Materials" issued by the Industrial Research Group, April 1991 issue, April 1, the same year, P22 to P28, describes fine pitch SMT (Surface Mount Technology) mounting. This document discloses a method of mounting a fine pitch type IC package by collective reflow soldering. In this mounting method, after the preliminary solder is applied to the wiring board, the solder paste is printed. Next, after mounting QFP (Quad Flat Package), TCP (Tape Tape) becomes a fine pitch package.
Apply adhesive to implement Carrier Package),
Then TCP is mounted. Finally, batch reflow soldering is performed to complete the implementation of QFP and TCP.
【０００５】[0005]
【発明が解決しようとする課題】ＬＳＩのリードフレー
ムを実装基板に接着させる際に、あらかじめ両者に半田
処理を行いリフローを行っている。しかし、製造バラツ
キによる平坦度不足や微細ピッチ化に伴いフレームの接
着面が小さくなり、接着強度が弱くなってきている。そ
のため、強度向上策として、半田の量を過剰にして接着
強度を確保する方法、また、特定リードを太くし強度を
確保する方法が採用されている。しかし、従来のこの種
の方法では、ＬＳＩの表面実装技術において、リードを
実装基板に接着する際、半田プリッジやリード浮き（リ
ード剥がれ）が生じ、装置故障に至ってしまうことがあ
る。When the lead frame of the LSI is bonded to the mounting board, both are soldered in advance and reflowed. However, as the flatness is insufficient due to manufacturing variations and the pitch is made finer, the adhesive surface of the frame becomes smaller and the adhesive strength becomes weaker. Therefore, as a measure for improving the strength, a method of securing the adhesive strength by making the amount of solder excessive and a method of securing the strength by thickening the specific lead are adopted. However, in the conventional method of this type, in the surface mounting technology of the LSI, when the leads are bonded to the mounting substrate, solder bridging or lead floating (lead peeling) may occur, resulting in device failure.
【０００６】本発明の目的はリードフット部の接着信頼
度向上を達成できる表面実装型半導体装置を提供するこ
とにある。An object of the present invention is to provide a surface mount type semiconductor device capable of improving the adhesion reliability of the lead foot portion.
【０００７】本発明の他の目的は、実装信頼性の向上が
達成できるリードフレームを提供することにある。本発
明の前記ならびにそのほかの目的と新規な特徴は、本明
細書の記述および添付図面からあきらかになるであろ
う。Another object of the present invention is to provide a lead frame capable of improving mounting reliability. The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.
【０００８】[0008]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の表面実装型半導
体装置においては、リードフット部に半田が吸い込まれ
る吸込孔（空隙部）が設けられ、配線基板のマウントパ
ッドにリードフット部が半田で接着された際、前記吸込
孔にも半田が入り込んで実装がなされる構造になってい
る。したがって、本発明の表面実装型半導体装置を製造
するためのリードフレームにおいては、リードフット部
となる部分に２つの吸込孔が設けられている。The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, in the surface mount semiconductor device of the present invention, the lead foot portion is provided with a suction hole (void) through which the solder is sucked, and when the lead foot portion is soldered to the mount pad of the wiring board, the suction The structure is such that the solder also enters the holes for mounting. Therefore, in the lead frame for manufacturing the surface mount semiconductor device of the present invention, the two suction holes are provided in the portion which will be the lead foot portion.
【０００９】[0009]
【作用】本発明の表面実装型半導体装置は、配線基板に
実装される際、リードフット部の吸込孔（空隙部）にも
半田が吸い込まれて充填されることから、半田とリード
フット部との剥がれが置き難くなるとともに、半田とリ
ードフット部との接触面積の増大もあり、配線基板のマ
ウントパッドとの接合強度も高くなり、実装の信頼性が
高くなる。したがって、表面実装型半導体装置の完成
時、リードフット部に吸込孔が形成されるような本発明
のリードフレームは、実装信頼性を高めることができる
ようになる。In the surface mounting type semiconductor device of the present invention, when it is mounted on the wiring board, the solder is also sucked and filled in the suction hole (void) of the lead foot portion. In addition to the difficulty of peeling off the solder, the contact area between the solder and the lead foot also increases, the bonding strength with the mount pad of the wiring board increases, and the mounting reliability increases. Therefore, when the surface mount semiconductor device is completed, the lead frame of the present invention in which the suction hole is formed in the lead foot portion can improve the mounting reliability.
【００１０】[0010]
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による表面実装型
半導体装置の実装状態を示す断面図、図２は同じく実装
状態のリードフット部を示す拡大斜視図、図３は本発明
の一実施例によるリードフレームを示す平面図、図４は
本発明による半導体装置を示す斜視図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 is a sectional view showing a mounted state of a surface mount semiconductor device according to an embodiment of the present invention, FIG. 2 is an enlarged perspective view showing a lead foot portion in the same mounted state, and FIG. 3 is a lead according to an embodiment of the present invention. FIG. 4 is a plan view showing a frame, and FIG. 4 is a perspective view showing a semiconductor device according to the present invention.
【００１１】本発明の表面実装型半導体装置１は、外観
的には、図４に示すように、矩形のパッケージ２と、こ
のパッケージ２の周面から突出する複数のリード３とか
らなっている。この例では、前記リード３はガルウィン
グ型となっている。また、これが本発明の特徴の一つで
あるが、図１，図２，図４に示すように、前記リード３
の先端のリードフット部４には、上下に貫通する吸込孔
５がそれぞれ２個設けられている。前記吸込孔５は実装
時、溶けた半田が入り込む空隙部１１となる。前記半導
体装置１を配線基板２０に実装する場合、前記半導体装
置１のリード３の先端のリードフット部４が、配線基板
２０の表面に設けられたマウントパッド２１に載せられ
る。その後、リフローソルダリングによって、前記リー
ドフット部４やマウントパッド２１にあらかじめ付着さ
せておいた半田を溶かし、溶けた半田２２でマウントパ
ッド２１とリードフット部４とを固定する。この際、溶
けた半田２２は、リードフット部４の吸込孔５（空隙部
１１）に吸い込まれ、食込部２３が形成されることにな
る。この結果、前記食込部２３の存在によって、リード
フット部４と半田２２との接触面積が増大して、リード
フット部４と半田２２との接合強度が高くなる。また、
前記食込部２３は、リードフット部４に食い込む状態と
なり、吸込孔５に入り込んだ半田２２がリードフット部
４から抜け難くなり、接合強度は更に高くなる。したが
って、前記吸込孔５を上部に向かうに連れて徐々に孔径
が大きくなるテーパ孔あるいは上部の孔径が大きくなる
段付き孔とすれば、リードフット部４から食込部２３が
さらに抜け難くなる。The surface mount type semiconductor device 1 of the present invention is, as shown in FIG. 4, externally composed of a rectangular package 2 and a plurality of leads 3 protruding from the peripheral surface of the package 2. . In this example, the lead 3 is a gull wing type. In addition, this is one of the features of the present invention. As shown in FIGS.
The lead foot portion 4 at the tip of each of the two is provided with two suction holes 5 penetrating vertically. The suction hole 5 becomes a void portion 11 into which melted solder enters during mounting. When the semiconductor device 1 is mounted on the wiring board 20, the lead foot portion 4 at the tip of the lead 3 of the semiconductor device 1 is placed on the mount pad 21 provided on the surface of the wiring board 20. Then, the solder previously attached to the lead foot portion 4 and the mount pad 21 is melted by reflow soldering, and the mount pad 21 and the lead foot portion 4 are fixed by the melted solder 22. At this time, the melted solder 22 is sucked into the suction hole 5 (void portion 11) of the lead foot portion 4, and the bite portion 23 is formed. As a result, the contact area between the lead foot portion 4 and the solder 22 is increased by the existence of the bite portion 23, and the joint strength between the lead foot portion 4 and the solder 22 is increased. Also,
The biting portion 23 is in a state of biting into the lead foot portion 4, the solder 22 having entered the suction hole 5 is less likely to come off from the lead foot portion 4, and the bonding strength is further increased. Therefore, if the suction hole 5 is formed as a tapered hole whose diameter gradually increases toward the upper portion or a stepped hole whose upper portion has a larger diameter, the bite portion 23 becomes more difficult to come out from the lead foot portion 4.
【００１２】ここで、半導体装置１の構造について、図
１を参照しながら簡単に説明する。半導体装置１はパッ
ケージ２の周面から複数のリード３を突出させる。同図
では、説明の便宜上リード３の数を大幅に少なくしてい
るが、実際には、百数十〜二百数十と多い。また、リー
ド３の幅は０．３ｍｍとなるとともに、リードピッチは
０．６５ｍｍとなる。また、リードフット部４の長さ
は、０．８ｍｍとなり、吸込孔５は直径０．１〜０．１
５ｍｍとなる。リード３はパッケージ２の内外に亘って
延在している。また、前記パッケージ２の中央には前記
リード３と同一の材質で形成されたタブ６が設けられて
いる。このタブ６の上面にはＬＳＩ等からなる半導体チ
ップ７が接合材９を介して固定されている。前記半導体
チップ７の図示しない電極と、前記リード３の内端は導
電性のワイヤ１０で電気的に接続されている。Here, the structure of the semiconductor device 1 will be briefly described with reference to FIG. The semiconductor device 1 has a plurality of leads 3 protruding from the peripheral surface of the package 2. In the figure, the number of leads 3 is greatly reduced for convenience of description, but in reality, the number is as large as one hundred tens to two hundred tens. The width of the leads 3 is 0.3 mm and the lead pitch is 0.65 mm. Further, the length of the lead foot portion 4 is 0.8 mm, and the suction hole 5 has a diameter of 0.1 to 0.1.
It becomes 5 mm. The leads 3 extend inside and outside the package 2. A tab 6 made of the same material as the lead 3 is provided at the center of the package 2. A semiconductor chip 7 made of LSI or the like is fixed to the upper surface of the tab 6 via a bonding material 9. Electrodes (not shown) of the semiconductor chip 7 and the inner ends of the leads 3 are electrically connected by a conductive wire 10.
【００１３】つぎに、本発明の半導体装置の製造方法に
ついて説明する。最初に図３に示すようにリードフレー
ム３１が用意される。このリードフレーム３１は、Ｆｅ
−Ｎｉ合金板やＣｕ合金板等をエッチングによりまたは
プレスによってパターニングすることによって製造され
る。リードフレーム３１は同図に示すように、一対の平
行に延在する外枠３２と、この一対の外枠３２を連結し
かつ外枠３２に直交する方向に延在する一対の内枠３３
とによって形成される枠構造となっている。また、前記
枠の中央には矩形状のタブ（支持体）６が配置されてい
るとともに、このタブ６は一対の枠の隅の太幅部３４か
ら延在するタブ吊りリード３５によって支持されてい
る。また、前記内枠３３および外枠３２から前記タブ６
に向かって複数のリード３が延在している。また、相互
に平行に延在するリード部分において、各リード３はダ
ム３６によって連結されている。このダム３６は、前記
内枠３３または外枠３２に平行に配置されるとともに、
枠の隅の太幅部３４に連結されている。また、これが本
発明の特徴の一つであるが、本発明のリードフレーム３
１においては、外枠３２および内枠３３に近い部分に吸
込孔５が設けられている。この吸込孔５が設けられる部
分は、本発明のリードフレーム３１を用いて表面実装型
半導体装置を製造した場合、すなわち、ガルウィング型
の半導体装置を製造した場合、図４および図２に示すよ
うにリードフット部４となる部分である。また、前記外
枠３２にはガイド孔３７，３９が設けられている。Next, a method of manufacturing the semiconductor device of the present invention will be described. First, a lead frame 31 is prepared as shown in FIG. This lead frame 31 is made of Fe
It is manufactured by patterning a Ni alloy plate, a Cu alloy plate, or the like by etching or pressing. As shown in the figure, the lead frame 31 includes a pair of outer frames 32 extending in parallel with each other, and a pair of inner frames 33 connecting the pair of outer frames 32 and extending in a direction orthogonal to the outer frame 32.
It has a frame structure formed by and. Further, a rectangular tab (support) 6 is arranged in the center of the frame, and the tab 6 is supported by a tab suspension lead 35 extending from the wide width portions 34 at the corners of the pair of frames. There is. In addition, the tabs 6 are inserted from the inner frame 33 and the outer frame 32.
A plurality of leads 3 extend toward. In addition, in the lead portions extending in parallel with each other, the leads 3 are connected by the dam 36. The dam 36 is arranged in parallel with the inner frame 33 or the outer frame 32, and
It is connected to the wide width portion 34 at the corner of the frame. In addition, this is one of the features of the present invention.
In No. 1, the suction hole 5 is provided in a portion close to the outer frame 32 and the inner frame 33. As shown in FIGS. 4 and 2, the portion where the suction hole 5 is provided is as shown in FIGS. 4 and 2 when a surface mount type semiconductor device is manufactured using the lead frame 31 of the present invention, that is, when a gull wing type semiconductor device is manufactured. This is the portion that becomes the lead foot portion 4. Further, the outer frame 32 is provided with guide holes 37 and 39.
【００１４】なお、リードフレーム３１は図では、説明
の便宜上リード３の数を大幅に少なくしているが、実際
には、百数十〜二百数十と多い。また、リード３の幅は
０．３ｍｍとなるとともに、リードピッチは０．６５ｍ
ｍとなる。また、リードフット部４の長さは、０．８ｍ
ｍとなり、吸込孔５は溶けた半田が吸い込める程度の大
きさのあな、たとえば、直径０．１〜０．１５ｍｍの孔
となっている。In the figure, the number of leads 3 is greatly reduced in the lead frame 31 for convenience of description, but in reality, it is as large as a hundred and a few hundred and a hundred and a dozen. The width of the leads 3 is 0.3 mm and the lead pitch is 0.65 m.
m. The length of the lead foot portion 4 is 0.8 m.
m, and the suction hole 5 is a hole having a size such that molten solder can be sucked in, for example, a hole having a diameter of 0.1 to 0.15 mm.
【００１５】つぎに、このようなリードフレーム３１に
対してチップボンディング，ワイヤボンディングが行わ
れる。すなわち、前記リードフレーム３１のタブ６上に
接合材９（図１参照）を介して半導体チップ７が固定さ
れる。その後、半導体チップ７の図示しない電極と、リ
ード３の内端が導電性のワイヤ１０で接続される。図３
はチップボンディング，ワイヤボンディングが終了した
組立後のリードフレーム３１をも示す図である。Next, chip bonding and wire bonding are performed on such lead frame 31. That is, the semiconductor chip 7 is fixed onto the tab 6 of the lead frame 31 via the bonding material 9 (see FIG. 1). After that, the electrodes (not shown) of the semiconductor chip 7 are connected to the inner ends of the leads 3 by the conductive wires 10. Figure 3
FIG. 7 is a diagram also showing the assembled lead frame 31 after chip bonding and wire bonding are completed.
【００１６】つぎに、組立が終了したリードフレーム３
１は、常用のトランスファモールド装置によって、所定
部がモールドされてパッケージ２（図３参照）が形成さ
れる。その後、前記リードフレーム３１はトランスファ
モールド型から取り外され、不要リードフレーム部分が
切断除去されるとともに、リード成形が行われ、図１お
よび図４に示されるようなガルウィング型の半導体装置
１が製造される。このような半導体装置１においてリー
ド３のリードフット部４には、吸込孔５が形成されるこ
とになる。Next, the assembled lead frame 3
1, a predetermined portion is molded by a conventional transfer molding device to form a package 2 (see FIG. 3). Thereafter, the lead frame 31 is removed from the transfer mold, the unnecessary lead frame portion is cut and removed, and lead molding is performed, and the gull wing type semiconductor device 1 as shown in FIGS. 1 and 4 is manufactured. It In the semiconductor device 1 as described above, the suction hole 5 is formed in the lead foot portion 4 of the lead 3.
【００１７】[0017]
【発明の効果】（１）本発明の表面実装型半導体装置
は、リードのリードフット部に空隙部を形成する吸込孔
が設けられていることから、配線基板にリフローソルダ
リングによって実装した場合、溶けた半田が前記吸込孔
内に入り込んで食込部が形成されるため、半田とリード
フット部との接着面積が増大し、接合強度の向上が図れ
るという効果が得られる。(1) Since the surface mounting type semiconductor device of the present invention is provided with the suction hole forming the void in the lead foot portion of the lead, when mounted on the wiring board by reflow soldering, Since the melted solder enters the suction hole to form the bite portion, the bonding area between the solder and the lead foot portion increases, and the effect of improving the bonding strength can be obtained.
【００１８】（２）上記（１）により、本発明の表面実
装型半導体装置は、リードフット部の吸込孔内に半田が
食い込むことから、食い込んだ半田が吸込孔から抜け難
くなり、半田とリードフット部との接合強度が向上する
という効果が得られる。(2) According to the above (1), in the surface mount type semiconductor device of the present invention, since the solder bites into the suction hole of the lead foot portion, the bited solder does not easily come off from the suction hole, and the solder and the lead are prevented. The effect that the joint strength with the foot portion is improved is obtained.
【００１９】（３）上記（１）により、本発明の表面実
装型半導体装置は、リードフット部の吸込孔に溶けた半
田を吸い込む構造となっていることから、溶けた半田が
隣接するマウントパッドに向かって流れ難くなり、半田
プリッジ等の不良発生頻度が極端に低くなるという効果
が得られる。(3) According to the above (1), the surface mount semiconductor device of the present invention has a structure in which the melted solder is sucked into the suction hole of the lead foot portion, so that the melted solder is adjacent to the mount pad. Therefore, it is difficult to flow toward the surface, and the frequency of occurrence of defects such as solder bridges is extremely reduced.
【００２０】（４）上記（１）〜（３）により、本発明
によれば表面実装型半導体装置の実装基板（配線基板）
への接合強度の向上が図れることから、電子機器製造に
おける表面実装型半導体装置の実装不良（システムダウ
ン）低減が達成できるという相乗効果が得られる。(4) Due to the above (1) to (3), the mounting substrate (wiring substrate) of the surface mounting type semiconductor device according to the present invention.
Since it is possible to improve the bonding strength to the semiconductor device, it is possible to obtain a synergistic effect that reduction of mounting defects (system down) of the surface mounting type semiconductor device in the manufacturing of electronic devices can be achieved.
【００２１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
溶けた半田が入り込む空隙部としては、円形断面の吸込
孔５以外に、図５で示すように、四角形あるいは他の形
状でも良い。Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example,
As the void portion into which the melted solder enters, other than the suction hole 5 having a circular cross section, a square shape or another shape may be used as shown in FIG.
【００２２】図６は本発明の他の実施例による半導体装
置の実装状態のリードフット部を示す拡大模式図であ
る。この実施例においては、空隙部１１をリードフット
部４の下面に設けた窪み４０で形成している。この例に
おいても、実装時前記窪み４０に半田を食い込ませるこ
とができることから、接着面積の増大および半田の食い
込みが図れ、半田とリードフット部４との接合強度向上
を図ることができる。前記窪み４０のパターンは、溶け
た半田２２が吸い込めるのならどのような形でもよい。FIG. 6 is an enlarged schematic view showing a lead foot portion in a mounted state of a semiconductor device according to another embodiment of the present invention. In this embodiment, the void portion 11 is formed by the depression 40 provided on the lower surface of the lead foot portion 4. Also in this example, since it is possible to allow the solder to bite into the recess 40 during mounting, it is possible to increase the adhesive area and bite the solder, and to improve the joint strength between the solder and the lead foot portion 4. The pattern of the depressions 40 may have any shape as long as the melted solder 22 can be sucked in.
【００２３】図７は本発明の他の実施例による半導体装
置の実装状態のリードフット部を示す拡大模式図であ
る。この実施例においては、空隙部１１をリードフット
部４の下面に設けた複数の平行溝４１で形成してある。
この例でも実装時前記平行溝４１に半田を食い込ませる
ことができるため、接着面積の増大および半田の食い込
みが図れ、半田とリードフット部４との接合強度向上を
図ることができる。前記平行溝４１のパターンや断面形
状は、溶けた半田２２が吸い込めるのならどのような形
でもよい。FIG. 7 is an enlarged schematic view showing a lead foot portion in a mounted state of a semiconductor device according to another embodiment of the present invention. In this embodiment, the void portion 11 is formed by a plurality of parallel grooves 41 provided on the lower surface of the lead foot portion 4.
Also in this example, since the solder can be made to bite into the parallel groove 41 at the time of mounting, the bonding area can be increased and the solder can be bited, and the joint strength between the solder and the lead foot portion 4 can be improved. The parallel groove 41 may have any pattern or sectional shape as long as the melted solder 22 can be sucked in.
【００２４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である表面実
装型半導体装置の実装技術に適用した場合について説明
したが、それに限定されるものではない。本発明は少な
くとも表面実装型の電子部品にも同様に適用できる。In the above description, the case where the invention made by the present inventor is mainly applied to the mounting technology of the surface mounting type semiconductor device which is the field of application which is the background of the invention has been described, but the invention is not limited thereto. The present invention can be similarly applied to at least surface mount electronic components.
【図１】本発明の一実施例による半導体装置の実装状態
を示す断面図である。FIG. 1 is a cross-sectional view showing a mounted state of a semiconductor device according to an embodiment of the present invention.
【図２】本発明の一実施例による半導体装置の実装状態
のリードフット部を示す拡大斜視図である。FIG. 2 is an enlarged perspective view showing a lead foot portion in a mounted state of a semiconductor device according to an embodiment of the present invention.
【図３】本発明の一実施例によるリードフレームを示す
平面図である。FIG. 3 is a plan view showing a lead frame according to an exemplary embodiment of the present invention.
【図４】本発明の一実施例による半導体装置を示す斜視
図である。FIG. 4 is a perspective view showing a semiconductor device according to an embodiment of the present invention.
【図５】本発明の他の実施例による半導体装置の実装状
態のリードフット部を示す拡大斜視図である。FIG. 5 is an enlarged perspective view showing a lead foot portion in a mounted state of a semiconductor device according to another embodiment of the present invention.
【図６】本発明の他の実施例による半導体装置の実装状
態のリードフット部を示す拡大模式図である。FIG. 6 is an enlarged schematic view showing a lead foot portion in a mounted state of a semiconductor device according to another embodiment of the present invention.
【図７】本発明の他の実施例による半導体装置の実装状
態のリードフット部を示す拡大模式図である。FIG. 7 is an enlarged schematic view showing a lead foot portion in a mounted state of a semiconductor device according to another embodiment of the present invention.
１…半導体装置、２…パッケージ、３…リード、４…リ
ードフット部、５…吸込孔、６…タブ、７…半導体チッ
プ、９…接合材、１０…ワイヤ、１１…空隙部、２０…
配線基板、２１…マウントパッド、２２…半田、２３…
食込部、３１…リードフレーム、３２…外枠、３３…内
枠、３４…太幅部、３５…タブ吊りリード、３６…ダ
ム、３７，３９…ガイド孔、４０…窪み、４１…平行
溝。DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Package, 3 ... Lead, 4 ... Lead foot part, 5 ... Suction hole, 6 ... Tab, 7 ... Semiconductor chip, 9 ... Bonding material, 10 ... Wire, 11 ... Void part, 20 ...
Wiring board, 21 ... Mount pad, 22 ... Solder, 23 ...
Biting part, 31 ... Lead frame, 32 ... Outer frame, 33 ... Inner frame, 34 ... Thick width part, 35 ... Tab suspension lead, 36 ... Dam, 37, 39 ... Guide hole, 40 ... Dimple, 41 ... Parallel groove .
Claims (4)
ら延在する複数のリードとからなり、かつ配線基板のマ
ウントパッドに前記リード先端のリードフット部が半田
を介して接続される構造の表面実装型半導体装置であっ
て、前記リードフット部に半田が吸い込まれる空隙部が
設けられていることを特徴とする表面実装型半導体装
置。1. A surface mount type structure having a package and a plurality of leads extending from the periphery of the package, and a lead foot portion at the tip of the lead is connected to a mount pad of a wiring board via solder. A surface mount semiconductor device, wherein the lead foot portion is provided with a void into which solder is sucked.
交差する貫通孔で形成されていることを特徴とする請求
項１記載の表面実装型半導体装置。2. The surface mount semiconductor device according to claim 1, wherein the void portion is formed of a through hole that intersects the lead foot portion with a mounting surface.
設けられた１乃至複数の窪みで形成されていることを特
徴とする請求項１記載の表面実装型半導体装置。3. The surface mount semiconductor device according to claim 1, wherein the void is formed by one or a plurality of depressions provided on the mounting surface of the lead foot portion.
ードフレームであって、前記リードフレームにおける各
リードのリードフット部となる部分に貫通孔または少な
くとも１つの窪みで形成される空隙部が設けられている
ことを特徴とするリードフレーム。4. A lead frame used for manufacturing a surface-mount type semiconductor device, wherein a lead hole portion of each lead in the lead frame is provided with a through hole or a void portion formed by at least one depression. The lead frame characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5276844A JPH07130937A (en) | 1993-11-05 | 1993-11-05 | Surface mounting type of semiconductor device, and lead frame used for its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5276844A JPH07130937A (en) | 1993-11-05 | 1993-11-05 | Surface mounting type of semiconductor device, and lead frame used for its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130937A true JPH07130937A (en) | 1995-05-19 |
Family
ID=17575199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5276844A Pending JPH07130937A (en) | 1993-11-05 | 1993-11-05 | Surface mounting type of semiconductor device, and lead frame used for its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130937A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049272A (en) * | 2007-08-22 | 2009-03-05 | Mitsubishi Electric Corp | Semiconductor device, and its manufacturing method |
| KR101170590B1 (en) * | 2008-01-11 | 2012-08-01 | 스미토모 덴키 고교 가부시키가이샤 | Connection structure and connection method of a coaxial cable harness |
| JP2016127205A (en) * | 2015-01-07 | 2016-07-11 | Ｎｔｔエレクトロニクス株式会社 | Flexible printed wiring board and packaging method for the same |
| JP2017041541A (en) * | 2015-08-20 | 2017-02-23 | 三菱電機株式会社 | High-frequency high-output device |
-
1993
- 1993-11-05 JP JP5276844A patent/JPH07130937A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049272A (en) * | 2007-08-22 | 2009-03-05 | Mitsubishi Electric Corp | Semiconductor device, and its manufacturing method |
| KR101170590B1 (en) * | 2008-01-11 | 2012-08-01 | 스미토모 덴키 고교 가부시키가이샤 | Connection structure and connection method of a coaxial cable harness |
| JP2016127205A (en) * | 2015-01-07 | 2016-07-11 | Ｎｔｔエレクトロニクス株式会社 | Flexible printed wiring board and packaging method for the same |
| JP2017041541A (en) * | 2015-08-20 | 2017-02-23 | 三菱電機株式会社 | High-frequency high-output device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3685793B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP3069792B2 (en) | Chip size semiconductor package, assembly thereof, and method of manufacturing the same | |
| US6777262B2 (en) | Method of packaging a semiconductor device having gull-wing leads with thinner end portions | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JPH08148603A (en) | Ball grid array type semiconductor device and manufacture thereof | |
| US9153529B2 (en) | Pre-soldered leadless package | |
| JPH08186151A (en) | Semiconductor device and manufacture thereof | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JPH0455341B2 (en) | ||
| JP3150253B2 (en) | Semiconductor device, its manufacturing method and mounting method | |
| JP2002334964A (en) | Semiconductor device | |
| JPH08139257A (en) | Surface mount semiconductor device | |
| JPH07130937A (en) | Surface mounting type of semiconductor device, and lead frame used for its manufacture | |
| JP2003023243A (en) | Wiring board | |
| JPH06252334A (en) | Semiconductor device | |
| JPH0846091A (en) | Ball grid array semiconductor device | |
| JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
| JP2504194B2 (en) | Method for manufacturing resin-sealed semiconductor device | |
| JP2002164497A (en) | Semiconductor device and method for manufacturing the same | |
| JP2001015630A (en) | Bga-semiconductor package and its manufacture | |
| JPH07147376A (en) | Semiconductor device, lead frame used for its manufacture, and electronic device incorporating semiconductor device | |
| JPH0778930A (en) | Semiconductor device and its outer lead | |
| JPH04299544A (en) | Manufacture of film carrier semiconductor device | |
| JPS63239851A (en) | Electronic device | |
| JPH06232316A (en) | Lead frame for semiconductor device and method of manufacturing semiconductor device using the same |