JPH07123286A - Power supply voltage generating circuit for horizontal deflection circuit - Google Patents

Power supply voltage generating circuit for horizontal deflection circuit

Info

Publication number
JPH07123286A
JPH07123286A JP26441993A JP26441993A JPH07123286A JP H07123286 A JPH07123286 A JP H07123286A JP 26441993 A JP26441993 A JP 26441993A JP 26441993 A JP26441993 A JP 26441993A JP H07123286 A JPH07123286 A JP H07123286A
Authority
JP
Japan
Prior art keywords
voltage
circuit
vertical
horizontal deflection
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26441993A
Other languages
Japanese (ja)
Inventor
Hitoshi Watabe
日登史 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26441993A priority Critical patent/JPH07123286A/en
Publication of JPH07123286A publication Critical patent/JPH07123286A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To apply a power supply voltage to a horizontal deflection circuit to correct a horizontal trapezoidal distortion on a screen. CONSTITUTION:A monostable multivibrator A10 outputs a pulse having a duty cycle proportional to a vertical vertical deflection frequency and the pulse is converted into a DC voltage at a 1st smoothing circuit (R10, C10). The DC voltage is applied to a collector of a transistor(TR) Q10 via a buffer amplifier 12. A pulse whose duty is inversely proportional to a horizontal deflection frequency is fed to a base of the TRQ10 from a monostable multivibrator B14. A collector output of the TRQ10 is converted into a DC voltage by a 2nd smoothing circuit (R12, C12) and the DC voltage is fed to an integration circuit (R18, C14, 20) via a buffer amplifier 16 and an inverse amplifier circuit (R14, R16, R18). A TRQ12 is turned on by a vertical synchronizing signal to discharge the charge in the capacitor C14. Thus, a sawtooth voltage having a vertical synchronizing signal period is outputted from the integration circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、水平偏向回路への電源
電圧生成回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply voltage generation circuit for a horizontal deflection circuit.

【0002】[0002]

【従来の技術】テレビジョン受像機においては、表示さ
れた画像が台形状に歪むことがある。特に投射形受像機
(プロジェクタ)のような大形スクリーン上に映像を表
示する場合、スクリーンへの投射距離の差に基因して、
水平方向の振幅が上方と下方で異なることにより、水平
台形歪が目立つ。その水平台形歪を補正するために、水
平偏向出力回路に供給する電源電圧を垂直周期の鋸歯電
圧で変調するようにしており、ある一定の割合のPP値
の垂直周期の鋸歯電圧が必要となる。また、入力映像信
号の走査周波数が異なる場合はオートスキャンを行う必
要があり、水平偏向出力回路の電源電圧は水平偏向周波
数に比例して変化することも必要である。また、垂直偏
向周波数が変わってもその垂直周期の鋸歯電圧のPP値
は一定でなければならない。このような電源電圧を出力
する回路の従来例を図2に示す。
2. Description of the Related Art In a television receiver, a displayed image may be distorted into a trapezoidal shape. Especially when displaying an image on a large screen such as a projection type receiver (projector), due to the difference in the projection distance to the screen,
The horizontal trapezoidal distortion is conspicuous because the horizontal amplitude is different between the upper side and the lower side. In order to correct the horizontal trapezoidal distortion, the power supply voltage to be supplied to the horizontal deflection output circuit is modulated by the sawtooth voltage of the vertical period, and a certain constant ratio of the sawtooth voltage of the PP period is required. . Further, when the scanning frequency of the input video signal is different, it is necessary to perform automatic scanning, and the power supply voltage of the horizontal deflection output circuit also needs to be changed in proportion to the horizontal deflection frequency. Further, even if the vertical deflection frequency changes, the PP value of the sawtooth voltage in the vertical cycle must be constant. FIG. 2 shows a conventional example of a circuit that outputs such a power supply voltage.

【0003】図2において、垂直同期信号がモノステー
ブルマルチバイブレータ(以下、モノマルチという)A
1に入力される。モノマルチA1は、パルス幅が一定の
パルスを出力する。この出力パルスは、垂直偏向周波数
に比例したデューティを有する。モノマルチA1の出力
パルスは、抵抗R1とコンデンサC2からなる第1の平
滑回路により直流電圧に変換される。この直流に変換さ
れた電圧は、第1のバッファ・アンプ2により増幅され
る。この第1のバッファ・アンプ2の出力電圧は、垂直
偏向周波数に比例した直流電圧となる。第1のバッファ
・アンプ2の出力は、抵抗R3,R4及び第1のオペ・
アンプ3からなる反転増幅回路により反転増幅される。
この反転増幅回路の出力は、抵抗R5、コンデンサC3
及び第2のオペ・アンプ4からなる積分回路に供給され
る。また、トランジスタQ1が、コンデンサC3に並列
に接続されている。このトランジスタQ1は、そのゲー
トに入力される垂直同期信号により垂直同期信号期間O
Nし、コンデンサC3に充電された電荷を速やかに放電
する。その結果、前記積分回路の出力は、垂直偏向周波
数が変化してもそのPP値が変化しない垂直周期の鋸歯
電圧となる。そして、前記積分回路の出力は、掛け算器
7の一方の入力端子に供給される。
In FIG. 2, a vertical synchronization signal is a monostable multivibrator (hereinafter referred to as monomulti) A.
Input to 1. The monomulti A1 outputs a pulse having a constant pulse width. This output pulse has a duty that is proportional to the vertical deflection frequency. The output pulse of the monomulti A1 is converted into a DC voltage by the first smoothing circuit including the resistor R1 and the capacitor C2. The voltage converted into the direct current is amplified by the first buffer amplifier 2. The output voltage of the first buffer amplifier 2 is a DC voltage proportional to the vertical deflection frequency. The output of the first buffer amplifier 2 includes resistors R3 and R4 and a first operational amplifier
It is inverted and amplified by the inverting amplifier circuit including the amplifier 3.
The output of this inverting amplifier circuit is a resistor R5 and a capacitor C3.
And the second operation amplifier 4 are supplied to the integration circuit. Further, the transistor Q1 is connected in parallel with the capacitor C3. This transistor Q1 has a vertical synchronizing signal period O depending on the vertical synchronizing signal input to its gate.
N, the electric charge charged in the capacitor C3 is quickly discharged. As a result, the output of the integrating circuit becomes a sawtooth voltage having a vertical cycle in which the PP value does not change even if the vertical deflection frequency changes. The output of the integrating circuit is supplied to one input terminal of the multiplier 7.

【0004】水平同期信号がモノマルチB5に入力され
る。モノマルチB5は、パルス幅が一定のパルスを出力
する。この出力パルスは、水平偏向周波数に比例したデ
ューティを有する。モノマルチB5の出力パルスは、抵
抗R2とコンデンサC2からなる第2の平滑回路によ
り、直流電圧に変換される。この直流に変換された電圧
は、第2のバッファ・アンプ6により増幅される。第2
のバッファ・アンプ6の出力電圧は、水平偏向周波数に
比例した直流電圧となる。そして、第2のバッファ・ア
ンプ6の出力は、掛け算器7の他方の入力端子に供給さ
れる。掛け算器7は、両入力電圧を演算して、水平偏向
周波数に比例し、かつ垂直周期で変調された電圧を出力
する。この場合、垂直周期の始まりから終りにかけて徐
々に変化する電圧が出力される。この電圧は、次段の水
平偏向回路の電源電圧として供給すれば、台形歪を補正
できる。
A horizontal synchronizing signal is input to the monomulti B5. The monomulti B5 outputs a pulse having a constant pulse width. This output pulse has a duty proportional to the horizontal deflection frequency. The output pulse of the monomulti B5 is converted into a DC voltage by the second smoothing circuit including the resistor R2 and the capacitor C2. The voltage converted into the direct current is amplified by the second buffer amplifier 6. Second
The output voltage of the buffer amplifier 6 is a DC voltage proportional to the horizontal deflection frequency. The output of the second buffer amplifier 6 is supplied to the other input terminal of the multiplier 7. The multiplier 7 calculates both input voltages and outputs a voltage which is proportional to the horizontal deflection frequency and which is modulated in the vertical cycle. In this case, a voltage that gradually changes from the beginning to the end of the vertical cycle is output. If this voltage is supplied as the power supply voltage of the horizontal deflection circuit of the next stage, the trapezoidal distortion can be corrected.

【0005】以上の回路により、前述の水平台形歪を補
正することができるが、掛け算器7は高価である上に、
掛け算器のオフセット調整が必要であるという問題点が
有った。
The above circuit can correct the horizontal trapezoidal distortion described above, but the multiplier 7 is expensive and
There was a problem that it was necessary to adjust the offset of the multiplier.

【0006】[0006]

【発明が解決しようとする課題】従来の水平偏向回路へ
の電源供給回路は、掛け算器を使用しているために、コ
ストが高い上に、オフセット調整が必要となる欠点が有
った。
Since the conventional power supply circuit for the horizontal deflection circuit uses the multiplier, it has a drawback that the cost is high and the offset adjustment is required.

【0007】本発明は、前述のスクリーン上の水平台形
歪を補正するために、水平偏向回路に供給する電源電圧
を簡単な回路構成で生成することを目的とする。
It is an object of the present invention to generate a power supply voltage supplied to a horizontal deflection circuit with a simple circuit configuration in order to correct the horizontal trapezoidal distortion on the screen.

【0008】[0008]

【課題を解決するための手段】垂直周期の第1の信号が
入力され、この第1の信号の周波数に比例した第1の直
流電圧を発生する第1の直流電圧発生手段と、ベースに
水平周期の第2の信号が入力され、コレクタに前記第1
の直流電圧発生手段からの前記第1の直流電圧が供給さ
れるトランジスタと、前記トランジスタのコレクタ電圧
を利用して、前記第1及び第2の信号の周波数に比例し
た第2の直流電圧を発生する第2の直流電圧発生手段
と、充・放電用のコンデンサを含み、前記第2の直流電
圧発生手段からの前記第2の直流電圧を積分するととも
に、前記第1の信号により充・放電周期が制御される積
分手段とを具備する。
A first DC voltage generating means for inputting a first signal having a vertical period and generating a first DC voltage proportional to the frequency of the first signal, and a horizontal DC voltage source on a base. The second signal of the cycle is input, and the first signal is input to the collector.
Generating a second DC voltage proportional to the frequencies of the first and second signals using the transistor supplied with the first DC voltage from the DC voltage generating means and the collector voltage of the transistor. A second DC voltage generating means and a charging / discharging capacitor, integrating the second DC voltage from the second DC voltage generating means, and charging / discharging cycle by the first signal. And an integrating means that is controlled.

【0009】[0009]

【作用】前記第1の直流電圧発生手段は、垂直周期に比
例した直流電圧を発生し、前記トランジスタのコレクタ
電圧として供給する。水平同期の入力信号が前記トラン
ジスタのベースに供給されるので、このコレクタ電圧を
平滑することで水平及び垂直周期に比例した直流電圧を
得ることができる。この直流電圧は、前記積分手段で積
分されるが、垂直周期の信号により充・放電周期が制御
される。その結果、垂直周期で変調され、かつ水平周期
に比例した電圧が、前記積分手段から出力され、それを
水平偏向回路の電源電圧として供給することで台形歪を
補正できる。この場合、垂直周期で変化するその電源電
圧のPP値は一定である。
The first DC voltage generating means generates a DC voltage proportional to the vertical period and supplies it as the collector voltage of the transistor. Since a horizontal synchronizing input signal is supplied to the base of the transistor, a DC voltage proportional to the horizontal and vertical periods can be obtained by smoothing the collector voltage. The DC voltage is integrated by the integrating means, and the charging / discharging cycle is controlled by the signal of the vertical cycle. As a result, a trapezoidal distortion can be corrected by outputting a voltage, which is modulated in the vertical cycle and is proportional to the horizontal cycle, from the integration means and supplies it as the power supply voltage of the horizontal deflection circuit. In this case, the PP value of the power supply voltage that changes in the vertical cycle is constant.

【0010】[0010]

【実施例】図1に、本発明の水平偏向回路への電源電圧
生成回路を示す。図1において、垂直同期信号が、モノ
ステーブルマルチバイブレータ(以下、モノマルチとい
う)A10に入力される。モノマルチA10は、パルス幅が
一定のパルスを出力する。この出力パルスは、垂直偏向
周波数に比例したデューティを有する。モノマルチA10
の出力パルスは、抵抗R10とコンデンサC10からなる第
1の平滑回路により直流電圧に変換される。この直流に
変換された電圧は、第1のバッファ・アンプ12により増
幅される。この第1のバッファ・アンプ12の出力電圧
は、垂直偏向周波数に比例した直流電圧となる。第1の
バッファ・アンプ12からの出力を、第1のトランジスタ
Q10のコレクタに供給する。
FIG. 1 shows a power supply voltage generation circuit for a horizontal deflection circuit according to the present invention. In FIG. 1, a vertical synchronizing signal is input to a monostable multivibrator (hereinafter referred to as monomulti) A10. The monomulti A10 outputs a pulse having a constant pulse width. This output pulse has a duty that is proportional to the vertical deflection frequency. Mono Multi A10
Output pulse is converted into a DC voltage by a first smoothing circuit composed of a resistor R10 and a capacitor C10. The voltage converted into the direct current is amplified by the first buffer amplifier 12. The output voltage of the first buffer amplifier 12 is a DC voltage proportional to the vertical deflection frequency. The output from the first buffer amplifier 12 is supplied to the collector of the first transistor Q10.

【0011】水平同期信号が、モノマルチB14に入力さ
れる。モノマルチB14は、反転出力端子からパルス幅が
一定のパルスを出力する。この出力パルスは、水平偏向
周波数に反比例したデューティを有する。モノマルチB
14からの反転出力パルスは、第1のトランジスタQ10の
ベースに供給される。
The horizontal synchronizing signal is input to the monomulti B14. The monomulti B14 outputs a pulse having a constant pulse width from the inverting output terminal. This output pulse has a duty inversely proportional to the horizontal deflection frequency. Mono Multi B
The inverted output pulse from 14 is supplied to the base of the first transistor Q10.

【0012】従って、第1のトランジスタQ10のコレク
タからは、デューティが水平偏向周波数に比例し、波高
値が垂直偏向周波数に比例したパルスが出力される。第
1のトランジスタQ10の出力パルスは、抵抗R12とコン
デンサC12からなる第2の平滑回路により直流電圧に変
換される。この直流に変換された電圧は、第2のバッフ
ァ・アンプ16により増幅される。第2のバッファ・アン
プ16の出力電圧は、水平及び垂直の両偏向周波数に比例
した直流電圧となる。第2のバッファ・アンプ16の出力
は、抵抗R14,R16及び第1のオペ・アンプ18からなる
反転増幅回路により反転増幅される。この反転増幅回路
の出力は、抵抗R18、コンデンサC14及び第2のオペ・
アンプ20からなる積分回路に供給される。また第2のト
ランジスタQ12が、コンデンサC14に並列に接続されて
いる。この第2のトランジスタQ12は、そのゲートに入
力される垂直同期信号により垂直同期信号期間ONし、
コンデンサC14に充電された電荷を速やかに放電する。
その結果、前記積分回路の出力は、水平偏向周波数が変
化した場合それに比例して電圧変化し、そして垂直周期
で変調された鋸歯電圧を出力する。この出力電圧の垂直
周期のPP値は一定である。そしてこの垂直周期で変調
された電圧は、次段の水平偏向回路の電源電圧として供
給される。
Therefore, the collector of the first transistor Q10 outputs a pulse whose duty is proportional to the horizontal deflection frequency and whose peak value is proportional to the vertical deflection frequency. The output pulse of the first transistor Q10 is converted into a DC voltage by the second smoothing circuit including the resistor R12 and the capacitor C12. The voltage converted into the direct current is amplified by the second buffer amplifier 16. The output voltage of the second buffer amplifier 16 is a DC voltage proportional to both the horizontal and vertical deflection frequencies. The output of the second buffer amplifier 16 is inverted and amplified by the inverting amplifier circuit including the resistors R14, R16 and the first operation amplifier 18. The output of this inverting amplifier circuit is a resistor R18, a capacitor C14 and a second operational amplifier.
It is supplied to the integrating circuit composed of the amplifier 20. A second transistor Q12 is connected in parallel with the capacitor C14. The second transistor Q12 is turned on by the vertical synchronizing signal inputted to its gate, during the vertical synchronizing signal period,
The electric charge charged in the capacitor C14 is quickly discharged.
As a result, when the horizontal deflection frequency changes, the output of the integrating circuit changes in proportion to the voltage, and the sawtooth voltage modulated in the vertical period is output. The PP value of the vertical cycle of this output voltage is constant. The voltage modulated in the vertical cycle is supplied as the power supply voltage of the horizontal deflection circuit in the next stage.

【0013】[0013]

【発明の効果】以上、本発明によれば、従来の技術で記
載したスクリーン上の水平台形歪を補正するために、水
平偏向回路に供給する電源電圧を簡単な回路構成で生成
することができる。
As described above, according to the present invention, in order to correct the horizontal trapezoidal distortion on the screen described in the prior art, the power supply voltage supplied to the horizontal deflection circuit can be generated with a simple circuit configuration. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の水平偏向回路への電源電圧生成回路の
構成を示す図である。
FIG. 1 is a diagram showing a configuration of a power supply voltage generation circuit for a horizontal deflection circuit according to the present invention.

【図2】従来の水平偏向回路への電源電圧生成回路の構
成を示す図である。
FIG. 2 is a diagram showing a configuration of a power supply voltage generation circuit for a conventional horizontal deflection circuit.

【符号の説明】[Explanation of symbols]

10…モノステーブルマルチバイブレータA、12…第1の
バッファ・アンプ、14…モノステーブルマルチバイブレ
ータB、16…第2のバッファ・アンプ、18…第1のオペ
・アンプ、20…第2のオペ・アンプ、R10,R12,R1
4,R16,R18…抵抗、C10,C12,C14…コンデン
サ、Q10…第1のトランジスタ、Q12…第2のトランジ
スタ。
10 ... Monostable multivibrator A, 12 ... First buffer amplifier, 14 ... Monostable multivibrator B, 16 ... Second buffer amplifier, 18 ... First operation amplifier, 20 ... Second operation amplifier Amplifier, R10, R12, R1
4, R16, R18 ... Resistor, C10, C12, C14 ... Capacitor, Q10 ... First transistor, Q12 ... Second transistor.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 垂直周期の第1の信号が入力され、この
第1の信号の周波数に比例した第1の直流電圧を発生す
る第1の直流電圧発生手段と、 ベースに水平周期の第2の信号が入力され、コレクタに
前記第1の直流電圧発生手段からの前記第1の直流電圧
が供給されるトランジスタと、 前記トランジスタのコレクタ電圧を利用して、前記第1
及び第2の信号の周波数に比例した第2の直流電圧を発
生する第2の直流電圧発生手段と、 充・放電用のコンデンサを含み、前記第2の直流電圧発
生手段からの前記第2の直流電圧を積分するとともに、
前記第1の信号により充・放電周期が制御される積分手
段とを具備したことを特徴とする水平偏向回路への電源
電圧生成回路。
1. A first DC voltage generating means for inputting a first signal of a vertical cycle and generating a first DC voltage proportional to the frequency of the first signal, and a second of a horizontal cycle for a base. Is input to the collector, and a collector voltage of the transistor is used to supply the first DC voltage from the first DC voltage generating means to the collector.
And a second direct current voltage generating means for generating a second direct current voltage proportional to the frequency of the second signal, and a capacitor for charging / discharging, the second direct current voltage generating means including the second direct current voltage generating means. While integrating the DC voltage,
A power supply voltage generation circuit for a horizontal deflection circuit, comprising: an integration unit whose charge / discharge cycle is controlled by the first signal.
JP26441993A 1993-10-22 1993-10-22 Power supply voltage generating circuit for horizontal deflection circuit Pending JPH07123286A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26441993A JPH07123286A (en) 1993-10-22 1993-10-22 Power supply voltage generating circuit for horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26441993A JPH07123286A (en) 1993-10-22 1993-10-22 Power supply voltage generating circuit for horizontal deflection circuit

Publications (1)

Publication Number Publication Date
JPH07123286A true JPH07123286A (en) 1995-05-12

Family

ID=17402916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26441993A Pending JPH07123286A (en) 1993-10-22 1993-10-22 Power supply voltage generating circuit for horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JPH07123286A (en)

Similar Documents

Publication Publication Date Title
US4289994A (en) Vertical drive circuit for video display
US6078151A (en) Simple dynamic focus circuit having saw wave generating circuits
JP2726305B2 (en) Image display device
JPH07123286A (en) Power supply voltage generating circuit for horizontal deflection circuit
US5198731A (en) Linearization of vertical reference ramp
JP3089021B2 (en) Sawtooth wave generator for vertical deflection
JPH067631Y2 (en) Video signal processing circuit
JP2794693B2 (en) Horizontal deflection circuit
KR100195907B1 (en) Incline to supplement circuit of screen
JPH07281625A (en) Voltage-change compensating arrangement for sample hold capacitance
JPH10112810A (en) Picture correction circuit
JPH042529Y2 (en)
US4612484A (en) Television receivers
JP2747137B2 (en) Television receiver
JP3660062B2 (en) Analog blanking pulse generator
JP3102014B2 (en) Vertical deflection circuit
JPH079491Y2 (en) Dynamic convergence circuit
JP2522293Y2 (en) Vertical deflection circuit
KR920007137Y1 (en) Limit circuit of vertical size signal
KR0160236B1 (en) Picture distortion correction apparatus in image displayer
JPH0422604Y2 (en)
JP2936284B2 (en) Signal generator
CA1044799A (en) Vertical centering control circuit
JP3231216B2 (en) Display device
JP2540849B2 (en) Video signal processing circuit