JPH0711828B2 - 補間演算回路 - Google Patents
補間演算回路Info
- Publication number
- JPH0711828B2 JPH0711828B2 JP61106122A JP10612286A JPH0711828B2 JP H0711828 B2 JPH0711828 B2 JP H0711828B2 JP 61106122 A JP61106122 A JP 61106122A JP 10612286 A JP10612286 A JP 10612286A JP H0711828 B2 JPH0711828 B2 JP H0711828B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- output
- adder
- register
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101000962649 Vespa xanthoptera Mastoparan-X Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】 ［概 要］ 原画像データを操作して画像を二次元的に拡大するハー
ドウェアとして、横方向および縦方向に同じ画素を増加
させる単純拡大方式のものが用いられている。しかし、
この方式による拡大画像は画像品質上の問題があるので
高品質の画像が要求される場合には増加させた画素につ
いての補正が必要である。それには該当する画素の周辺
の画素の値を用いての演算が必要であり、従来はこのよ
うな要求に対しては拡大とその補間の演算をソフトウェ
ア的に行なっていたから処理速度が遅いという問題点が
あった。本発明はこのような従来の問題点を解決するた
め、画像を拡大するハードウェアに直結して上述した補
間のための演算を高速でパイプライン的に処理する演算
回路の構成について開示している。
ドウェアとして、横方向および縦方向に同じ画素を増加
させる単純拡大方式のものが用いられている。しかし、
この方式による拡大画像は画像品質上の問題があるので
高品質の画像が要求される場合には増加させた画素につ
いての補正が必要である。それには該当する画素の周辺
の画素の値を用いての演算が必要であり、従来はこのよ
うな要求に対しては拡大とその補間の演算をソフトウェ
ア的に行なっていたから処理速度が遅いという問題点が
あった。本発明はこのような従来の問題点を解決するた
め、画像を拡大するハードウェアに直結して上述した補
間のための演算を高速でパイプライン的に処理する演算
回路の構成について開示している。
［産業上の利用分野］ 本発明は画像を拡大するための画像データの処理回路に
関するものであって、特に単純拡大された画像データか
らｎ×ｎのウインドを用いて切り出した画素データにつ
いて高速で補間演算を行なうことのできる演算回路に係
る。
関するものであって、特に単純拡大された画像データか
らｎ×ｎのウインドを用いて切り出した画素データにつ
いて高速で補間演算を行なうことのできる演算回路に係
る。
［従来の技術］ 第３図は画像の拡大について説明する図であって、
（ａ）に示すように画像50の縦横をそれぞれ２倍に拡大
して画像51を得る場合について示している。すなわち、
（ｂ）は単純拡大の場合を示すもので、枠内の１〜８の
数字は画素を表しており、52に示す画像を２倍に拡大し
た結果、53に示すように各画素ごとに縦方向および横方
向に１個づつ同じ値を追加することによって、拡大され
るものであることを示している。また、（ｃ）は補間拡
大の場合の例を示しており、54に示す画像の１、２、
６、７で示す画素の部分が55に示すようになることを示
している。（ｃ）に示す画像55において、ａ〜ｅで表示
した画素はそれぞれ下式によって演算される。なお、式
の中で、、、と表示しているものは、（ｃ）の
画像54あるいは55における１、２、６、７で示される画
素の値を示すものである。
（ａ）に示すように画像50の縦横をそれぞれ２倍に拡大
して画像51を得る場合について示している。すなわち、
（ｂ）は単純拡大の場合を示すもので、枠内の１〜８の
数字は画素を表しており、52に示す画像を２倍に拡大し
た結果、53に示すように各画素ごとに縦方向および横方
向に１個づつ同じ値を追加することによって、拡大され
るものであることを示している。また、（ｃ）は補間拡
大の場合の例を示しており、54に示す画像の１、２、
６、７で示す画素の部分が55に示すようになることを示
している。（ｃ）に示す画像55において、ａ〜ｅで表示
した画素はそれぞれ下式によって演算される。なお、式
の中で、、、と表示しているものは、（ｃ）の
画像54あるいは55における１、２、６、７で示される画
素の値を示すものである。
ａ＝（＋）/2 ｂ＝（＋）/2 ｃ＝（＋＋＋）/4 ｄ＝（＋）/2 ｅ＝（＋）/2 ［発明が解決しようとする問題点］ 上述したような第３図（ｂ）に示す単純拡大の場合につ
いては、その処理を全くハードウェア的に行なう処理回
路が従来から使われている。この場合にはその動作は充
分高速であるが、各画素をそのまま増加させることによ
って画像の拡大を行なっているので、画質は必ずしも良
いとはいえない。
いては、その処理を全くハードウェア的に行なう処理回
路が従来から使われている。この場合にはその動作は充
分高速であるが、各画素をそのまま増加させることによ
って画像の拡大を行なっているので、画質は必ずしも良
いとはいえない。
一方、第３図（ｃ）に示す補間拡大については、拡大に
伴い補充される画素の値を両側に隣接する画素の値の平
均値を採るようにしているので（ｂ）の場合に比べて高
品質の画像が得られる。しかし、従来、このような処理
をソフトウェア的に行なっているので処理速度が遅いと
いう問題点があった。
伴い補充される画素の値を両側に隣接する画素の値の平
均値を採るようにしているので（ｂ）の場合に比べて高
品質の画像が得られる。しかし、従来、このような処理
をソフトウェア的に行なっているので処理速度が遅いと
いう問題点があった。
本発明は、このような従来の問題点に鑑み、処理の総て
をハードウェアによって、高速度で実行のできる補間演
算回路を提供することを目的としている。
をハードウェアによって、高速度で実行のできる補間演
算回路を提供することを目的としている。
［問題点を解決するための手段］ 本発明によれば、上記目的は前記特許請求の範囲に記載
のとおり、拡大された画像の画質を高めるため画像を拡
大するとき生成した画像データを近接する画素の値を用
いて演算した結果の値に置換する補間演算回路であっ
て、画像データからｎ×ｎのウインドを用いて切り出し
た画素データを保持する入力レジスタと、該入力レジス
タの特定の複数の桁位置のデータ間の和を演算する複数
の加算器と、該加算器の中の特定の複数の加算器の出力
どうしの和を演算する加算器と、入力レジスタの特定の
桁位置の値をそのまま保持する出力レジスタと、前記、
各加算器の演算結果をシフトすることにより２または２
の冪乗による除算を行なってその結果を保持する出力レ
ジスタと、各出力レジスタの中のいずれかを選び出して
その内容を出力画像データとして送出するマルチプレク
サとを具備することを特徴とする補間演算回路により達
成される。
のとおり、拡大された画像の画質を高めるため画像を拡
大するとき生成した画像データを近接する画素の値を用
いて演算した結果の値に置換する補間演算回路であっ
て、画像データからｎ×ｎのウインドを用いて切り出し
た画素データを保持する入力レジスタと、該入力レジス
タの特定の複数の桁位置のデータ間の和を演算する複数
の加算器と、該加算器の中の特定の複数の加算器の出力
どうしの和を演算する加算器と、入力レジスタの特定の
桁位置の値をそのまま保持する出力レジスタと、前記、
各加算器の演算結果をシフトすることにより２または２
の冪乗による除算を行なってその結果を保持する出力レ
ジスタと、各出力レジスタの中のいずれかを選び出して
その内容を出力画像データとして送出するマルチプレク
サとを具備することを特徴とする補間演算回路により達
成される。
［実 施 例］ 第１図は本発明の１実施例のブロック図であって、画像
を２倍に拡大して、３×３のウインドを用いて補間演算
を行なう回路を示してする。
を２倍に拡大して、３×３のウインドを用いて補間演算
を行なう回路を示してする。
第１図において、１〜６はシフトレジスタ、７はレジス
タ、８、９はラインバッファ、10はマルチプレクサ（MP
X）、11〜15は加算器を表しており、参照符Ｗはウイン
ドを示している。ウインドＷの各区画の１〜９の数字は
画素の位置を示すものであって、ウインドＷを用いて切
り出した各画素データは１画素づつシフトレジスタ１〜
３に順次入力されてシフトされ前記ウインドＷの〜
の数字で示した区画の画素データが図のシフトレジスタ
１〜３のそれぞれの出力側に表示した〜の数字に対
応するように格納される。
タ、８、９はラインバッファ、10はマルチプレクサ（MP
X）、11〜15は加算器を表しており、参照符Ｗはウイン
ドを示している。ウインドＷの各区画の１〜９の数字は
画素の位置を示すものであって、ウインドＷを用いて切
り出した各画素データは１画素づつシフトレジスタ１〜
３に順次入力されてシフトされ前記ウインドＷの〜
の数字で示した区画の画素データが図のシフトレジスタ
１〜３のそれぞれの出力側に表示した〜の数字に対
応するように格納される。
そして、これらの画素データは、図に示すようにそれぞ
れ加算器に入力され和が求められる。すなわち、ウイン
ドＷのとに対応する画素データが加算器11によっ
て、とに対応する画素データが加算器12によって、
とに対応する画素データが加算器13によって、と
に対応する画素データが加算器14によって、それぞれ
加算されその和が出力される。このとき、ウインドＷの
に対応するデータはそのままレジスタ７に保持され
る。また、加算器11と加算器12の出力は更に加算器15に
よって加算が行なわれその結果がシフトレジスタ６に保
持される。すなわち、これによって＋＋＋の計
算が行なわれたことになる。
れ加算器に入力され和が求められる。すなわち、ウイン
ドＷのとに対応する画素データが加算器11によっ
て、とに対応する画素データが加算器12によって、
とに対応する画素データが加算器13によって、と
に対応する画素データが加算器14によって、それぞれ
加算されその和が出力される。このとき、ウインドＷの
に対応するデータはそのままレジスタ７に保持され
る。また、加算器11と加算器12の出力は更に加算器15に
よって加算が行なわれその結果がシフトレジスタ６に保
持される。すなわち、これによって＋＋＋の計
算が行なわれたことになる。
一方、加算器13の出力はシフトレジスタ４に保持され、
加算器14の出力はシフトレジスタ５に保持される。シフ
トレジスタ４および５はデータが入力されるとこれを１
ビットシフトすることにより２による除算を行なう。シ
フトレジスタ６はデータが入力されるとこれを２ビット
シフトすることにより４による除算を行なう。以上のよ
うな演算が行なわれた結果各レジスタの出力ａ〜ｃは下
式に示すようになる。なお下式の〜は前述したウイ
ンドＷの各区画の位置を表す数字〜に対応するもの
である。
加算器14の出力はシフトレジスタ５に保持される。シフ
トレジスタ４および５はデータが入力されるとこれを１
ビットシフトすることにより２による除算を行なう。シ
フトレジスタ６はデータが入力されるとこれを２ビット
シフトすることにより４による除算を行なう。以上のよ
うな演算が行なわれた結果各レジスタの出力ａ〜ｃは下
式に示すようになる。なお下式の〜は前述したウイ
ンドＷの各区画の位置を表す数字〜に対応するもの
である。
ａ＝５ ｂ＝（＋）/2 ｃ＝（＋）/2 ｄ＝（＋＋＋）/4 ここで、得られたａ〜ｄの値は第３図（ｃ）の説明にお
いて述べたａ〜ｄの場合と同じものとなる。
いて述べたａ〜ｄの場合と同じものとなる。
これらの、ａ〜ｄは、マルチプレクサ10を経由して、出
力画像として送出される。このとき、マルチプレクサ10
はセレクト信号によって、ａ〜ｄの中のいずれか１つを
選択して出力する。
力画像として送出される。このとき、マルチプレクサ10
はセレクト信号によって、ａ〜ｄの中のいずれか１つを
選択して出力する。
第２図は、マルチプレクサの選択動作を説明する図であ
って、（ａ）に示すような拡大された入力画像について
（ｂ）に示す３×３のウインドを用いて補間演算を行な
う場合の、ａ〜ｄの選択について説明している。
って、（ａ）に示すような拡大された入力画像について
（ｂ）に示す３×３のウインドを用いて補間演算を行な
う場合の、ａ〜ｄの選択について説明している。
すなわち、（ａ）に示す入力画像上を（ｂ）に示す３×
３のウインドを走査させてウインドの中心（図で斜線を
施した区画）に重なる画素の値を前記ａ〜ｄとして出力
することを図示しているもので、例えば（ｃ）において
は、ａがマルチプレクサ10によって選択される結果、
がそのまま出力され、（ｄ）の場合にはｂがマルチプレ
クサによって選択される結果、ウインド17の中心部が重
なる入力画像16のの値は（＋）/2に置き換えられ
て出力される。以下同様に（ｅ）〜（ｈ）に示すような
関係になる。
３のウインドを走査させてウインドの中心（図で斜線を
施した区画）に重なる画素の値を前記ａ〜ｄとして出力
することを図示しているもので、例えば（ｃ）において
は、ａがマルチプレクサ10によって選択される結果、
がそのまま出力され、（ｄ）の場合にはｂがマルチプレ
クサによって選択される結果、ウインド17の中心部が重
なる入力画像16のの値は（＋）/2に置き換えられ
て出力される。以下同様に（ｅ）〜（ｈ）に示すような
関係になる。
以上の説明から分かるように、マルチプレクサ10は、奇
数行の走査においては、a,b,a,b,……と繰り返して出力
を行ない、偶数行の走査においては、c,d,c,d,……と繰
り返して出力することにより目的を達している。
数行の走査においては、a,b,a,b,……と繰り返して出力
を行ない、偶数行の走査においては、c,d,c,d,……と繰
り返して出力することにより目的を達している。
［発明の効果］ 以上説明したように本発明の補間演算回路は総てハード
ウェアの論理回路によって構成することが可能であり、
補間演算をパイプライン処理によって高速度で実施する
ことができる。
ウェアの論理回路によって構成することが可能であり、
補間演算をパイプライン処理によって高速度で実施する
ことができる。
従って、従来の単純拡大回路と本発明の補間演算回路と
を直列的に接続することによって、非常に処理速度の速
い補間拡大回路を得ることができる。
を直列的に接続することによって、非常に処理速度の速
い補間拡大回路を得ることができる。
第１図は本発明の１実施例のブロック図、第２図は、マ
ルチプレクサの選択動作を説明する図、第３図は画像の
拡大について説明する図である。 １〜６……シフトレジスタ、７……レジスタ、８、９…
…ラインバッファ、10……マルチプレクサ、11〜15……
加算器、16……入力画像、17……ウインド
ルチプレクサの選択動作を説明する図、第３図は画像の
拡大について説明する図である。 １〜６……シフトレジスタ、７……レジスタ、８、９…
…ラインバッファ、10……マルチプレクサ、11〜15……
加算器、16……入力画像、17……ウインド
Claims (2)
- 【請求項１】拡大された画像の画質を高めるため画像を
拡大するとき生成した画像データを近接する画素の値を
用いて演算した結果の値に置換する補間演算回路であっ
て、画像データからｎ×ｎのウインドを用いて切り出し
た画素データを保持する入力レジスタと、該入力レジス
タの特定の複数の桁位置のデータ間の和を演算する複数
の加算器と、該加算器の中の特定の複数の加算器の出力
どうしの和を演算する加算器と、入力レジスタの特定の
桁位置の値をそのまま保持する出力レジスタと、前記、
各加算器の演算結果をシフトすることにより２または２
の冪乗による除算を行なってその結果を保持する出力レ
ジスタと、各出力レジスタの中のいずれかを選び出して
その内容を出力画像データとして送出するマルチプレク
サとを具備することを特徴とする補間演算回路。 - 【請求項２】画像データから画素データを切り出すウイ
ンドは３×３である特許請求の範囲第（１）項記載の補
間演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61106122A JPH0711828B2 (ja) | 1986-05-09 | 1986-05-09 | 補間演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61106122A JPH0711828B2 (ja) | 1986-05-09 | 1986-05-09 | 補間演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62263579A JPS62263579A (ja) | 1987-11-16 |
| JPH0711828B2 true JPH0711828B2 (ja) | 1995-02-08 |
Family
ID=14425630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61106122A Expired - Lifetime JPH0711828B2 (ja) | 1986-05-09 | 1986-05-09 | 補間演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0711828B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196934A (en) * | 1991-02-01 | 1993-03-23 | International Business Machines Corporation | Image scaling apparatus for a multimedia system |
-
1986
- 1986-05-09 JP JP61106122A patent/JPH0711828B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62263579A (ja) | 1987-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58105374A (ja) | デイジタル形２次元補間装置及びその方法 | |
| US6346969B1 (en) | Color filter array and its color interpolation apparatus | |
| US4607340A (en) | Line smoothing circuit for graphic display units | |
| JPH0711828B2 (ja) | 補間演算回路 | |
| JP2000112448A (ja) | 画素補間処理方法及びそのユニット、並びにそれを備えたデジタル画像表示装置 | |
| JP6671101B2 (ja) | 画像処理回路、表示パネルドライバ、表示装置及び画像処理方法 | |
| KR100665485B1 (ko) | 디지털 신호 처리 장치 및 디지털 신호 처리 방법 | |
| JPH01312671A (ja) | 画像処理装置 | |
| JPS62263580A (ja) | 補間拡大回路 | |
| JPH0139149B2 (ja) | ||
| JPS6231482A (ja) | 画像処理装置 | |
| JP2647073B2 (ja) | 図形表示装置 | |
| JPS63102467A (ja) | 画像デ−タ解像度変換装置 | |
| JP2691559B2 (ja) | 画素密度変換装置及びその方法 | |
| JPS61221879A (ja) | 画像拡大縮小回路 | |
| JPH05266060A (ja) | マトリクス演算回路 | |
| JP2823433B2 (ja) | デジタル画像のズーム処理用補間回路 | |
| JPH0687265B2 (ja) | 空間フィルタ回路 | |
| JP2004288198A (ja) | 画像データの拡大／縮小装置及び方法 | |
| JP2894649B2 (ja) | 画像処理回路 | |
| JPS62282378A (ja) | 画像補間拡大回路 | |
| JPS63102468A (ja) | 画像デ−タ解像度変換装置 | |
| JPS63684A (ja) | 補間拡大演算回路 | |
| JPH05207268A (ja) | 画素数増大方式 | |
| JPS59100975A (ja) | 補間画像出力装置 |