JPH0710419Y2 - Data processing device - Google Patents

Data processing device

Info

Publication number
JPH0710419Y2
JPH0710419Y2 JP1987183890U JP18389087U JPH0710419Y2 JP H0710419 Y2 JPH0710419 Y2 JP H0710419Y2 JP 1987183890 U JP1987183890 U JP 1987183890U JP 18389087 U JP18389087 U JP 18389087U JP H0710419 Y2 JPH0710419 Y2 JP H0710419Y2
Authority
JP
Japan
Prior art keywords
data
register
processing device
data processing
mantissa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987183890U
Other languages
Japanese (ja)
Other versions
JPH0187444U (en
Inventor
武 長野
和也 佐古
正明 永海
昇治 藤本
克麿 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP1987183890U priority Critical patent/JPH0710419Y2/en
Priority to US07/295,949 priority patent/US5099446A/en
Priority to DE3855675T priority patent/DE3855675T2/en
Priority to PCT/JP1988/000431 priority patent/WO1988008606A1/en
Priority to EP88903946A priority patent/EP0312615B1/en
Publication of JPH0187444U publication Critical patent/JPH0187444U/ja
Application granted granted Critical
Publication of JPH0710419Y2 publication Critical patent/JPH0710419Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 技術分野 本考案は、デジタルデータ信号を処理するための装置に
関し、さらに詳しくは、たとえばデジタル化された音響
信号を処理する場合に好適に実施することができるデー
タ処理装置に関する。
TECHNICAL FIELD The present invention relates to an apparatus for processing a digital data signal, and more particularly, to a data processing apparatus that can be suitably implemented when processing a digitized acoustic signal, for example. Regarding

背景技術 音響信号を伝送する場合に、信号の劣化をなくすため、
音響信号をデジタル信号に変換してデジタルデータとし
てデータ転送を行う方式が実施されている。このような
方式において、音響信号はアナログ/デジタル変換器で
固定小数点型データに変換される。この固定小数点型デ
ータは、データ処理装置によつて浮動小数点型データに
変換されて、この浮動小数点型データが他のデータ処理
装置に転送される。浮動小数点型データを受信する側の
データ処理装置において、浮動小数点型データは固定小
数点型データに変換されてデジタル/アナログ変換器で
アナログ信号に変換される。
BACKGROUND ART In order to eliminate signal deterioration when transmitting an acoustic signal,
A method of converting an acoustic signal into a digital signal and transferring the data as digital data has been implemented. In such a system, the acoustic signal is converted into fixed point type data by an analog / digital converter. This fixed point type data is converted into floating point type data by the data processing device, and this floating point type data is transferred to another data processing device. In the data processing device on the side of receiving the floating point type data, the floating point type data is converted into fixed point type data and converted into an analog signal by the digital / analog converter.

このようなデータ転送に用いられるデータ処理装置は、
浮動小数点型データの指数部および仮数部をそれぞれス
トアする指数部レジスタおよび仮数部レジスタとを備え
ている。
The data processing device used for such data transfer is
An exponent part register and a mantissa part register for respectively storing an exponent part and a mantissa part of floating-point data are provided.

考案が解決すべき問題点 上記従来技術では、たとえば固定小数点型データを入力
し、浮動小数点型データに変換して出力するデータ処理
装置において、固定小数点型データは浮動小数点型デー
タの仮数部レジスタにストアされる。したがつて指数部
レジスタおよび浮動小数点型データの指数部の入力端子
などは使用されず、無駄になつていた。
Problems to be Solved by the Invention In the above conventional technology, for example, in a data processing device that inputs fixed-point data, converts the data to floating-point data, and outputs the data, the fixed-point data is stored in the mantissa register of the floating-point data. Stored. Therefore, the exponent register and the input terminal of the exponent of floating-point type data were not used and were wasted.

本考案の目的は、上記問題点を解決し、構成の無駄を省
いてコストの低減やより高度なデータ処理を実現するこ
とができるデータ処理装置を提供することである。
An object of the present invention is to provide a data processing device which solves the above-mentioned problems, reduces the cost of the configuration, realizes the cost reduction and the more advanced data processing.

問題点を解決するための手段 本考案は、浮動小数点型データの指数部または別途のデ
ータをストアする指数部レジスタと、 固定小数点型データまたは該固定小数点型データと同一
形式を有する前記浮動小数点型データの仮数部をストア
する仮数部レジスタとを備え、 前記指数部レジスタの内容と前記仮数部レジスタの内容
とが個別に外部装置から入力されるデータ処理装置にお
いて、 固定小数点型データ入力時には、該固定小数点型データ
は前記仮数部レジスタにストアされ、指数部レジスタに
は前記別途のデータを入力してストアすることができる
ようにしたことを特徴とするデータ処理装置である。
Means for Solving the Problems The present invention provides an exponent part register for storing exponent part of floating-point data or separate data, and fixed-point data or the floating-point type data having the same format as the fixed-point data. A data processing device comprising a mantissa register for storing a mantissa part of data, wherein the contents of the exponent register and the contents of the mantissa register are individually input from an external device. The fixed-point type data is stored in the mantissa register, and the exponent register can be input with the separate data for storage.

作用 本考案に従うデータ処理装置には、浮動小数点型データ
の仮数部をストアする仮数部レジスタと指数部をストア
する指数部レジスタとがそれぞれ設けられており、これ
らのレジスタに個別のデータを入出力することができ
る。したがつてたとえば浮動小数点型データの仮数部と
同一の形式を有する固定小数点型データを入力する場合
には、入力される固定小数点型データは前記仮数部レジ
スタにストアされ、前記指数部レジスタには別途のデー
タを入力してストアすることができる。
The data processing device according to the present invention is provided with the mantissa register for storing the mantissa part of the floating point type data and the exponent part register for storing the exponent part, respectively. can do. Therefore, for example, when inputting fixed-point type data having the same format as the mantissa part of floating-point type data, the input fixed-point type data is stored in the mantissa part register and stored in the exponent part register. You can enter and store separate data.

実施例 第1図は本考案の一実施例のデータ処理装置DSP4付近の
構成を示すブロツク図である。データ処理装置DSP4は、
仮数部レジスタである仮数部受信レジスタA10および仮
数部送信レジスタA11と、指数部レジスタである指数部
受信レジスタB10および指数部送信レジスタB11とを含ん
で構成され、同様な構成を有しているデータ処理装置DS
P5との間でデータ転送を行う。
Embodiment 1 FIG. 1 is a block diagram showing the configuration near a data processing device DSP4 according to an embodiment of the present invention. The data processing device DSP4 is
Data including a mantissa part reception register A10 and a mantissa part transmission register A11 that are mantissa registers, an exponent part reception register B10 and an exponent part transmission register B11 that are exponent parts registers, and data having the same configuration. Processor DS
Transfers data to and from P5.

たとえば音響信号などのアナログ信号はライン11からア
ナログ/デジタル変換器AD2に入力され、デジタル信号
に変換される。このデジタル信号は、通常固定小数点型
データであり、たとえば16ビツトのデータ長を有する。
この固定小数点型データはアナログ/デジタル変換器AD
2の有する送信レジスタA9からデータ処理装置DSP4の仮
数部受信レジスタA10に出力される。
An analog signal such as an acoustic signal is input to the analog / digital converter AD2 from the line 11 and converted into a digital signal. This digital signal is usually fixed-point type data, and has a data length of 16 bits, for example.
This fixed point type data is the analog / digital converter AD
It is output from the transmission register A9 of 2 to the mantissa reception register A10 of the data processing device DSP4.

データ処理装置DSP4の指数部受信レジスタB10には、た
とえば外部電圧の変動等を検出するポテンシヨメータ1
からの信号が、アナログ/デジタル変換器AD1で、たと
えば3ビツトといつた低ビツトのデジタル信号に変換さ
れて入力される。仮数部受信レジスタA10および指数部
受信レジスタB10のデータは内部レジスタC1の仮数部レ
ジスタC1aおよび指数部レジスタC1bを介して内部バスD1
に与えられる。
The exponent receiving register B10 of the data processing device DSP4 has a potentiometer 1 for detecting, for example, fluctuations in external voltage.
The signal from is converted into a low-bit digital signal of, for example, 3 bits by the analog / digital converter AD1 and input. The data of the mantissa part reception register A10 and the exponent part reception register B10 are transferred to the internal bus D1 via the mantissa part register C1a and the exponent part register C1b of the internal register C1.
Given to.

データ処理装置DSP4では、指数部レジスタC1bからのデ
ータに従つて、仮数部レジスタC1aからのデータに演算
処理を施して、演算結果である浮動小数点型データが得
られる。この浮動小数点型データの仮数部および指数部
は、内部レジスタC1の仮数部レジスタC1aおよび指数部
レジスタC1bを介して仮数部送信レジスタA11および指数
部送信レジスタB11に出力される。
In the data processing device DSP4, the data from the mantissa register C1a is subjected to arithmetic processing in accordance with the data from the exponent part register C1b to obtain floating-point type data as the arithmetic result. The mantissa part and exponent part of the floating point data are output to the mantissa part transmission register A11 and the exponent part transmission register B11 via the mantissa part register C1a and the exponent part register C1b of the internal register C1.

データ処理装置DSP4の仮数部送信レジスタA11および指
数部送信レジスタB11のデータはライン15およびライン1
6を介してデータ処理装置DSP5の仮数部受信レジスタA12
および指数部受信レジスタB12にそれぞれ転送され、こ
のようにしてデータ処理装置DSP4,DSP5間で浮動小数点
型データの転送が実行される。
The data in the mantissa transmission register A11 and the exponent transmission register B11 of the data processing device DSP4 are line 15 and line 1.
Mantissa reception register A12 of the data processor DSP5 via 6
And the exponent part reception register B12, respectively, and the floating point type data is thus transferred between the data processing devices DSP4 and DSP5.

データ処理装置DSP5では、仮数部受信レジスタA12およ
び指数部受信レジスタB12の浮動小数点型データは、内
部レジスタC2の仮数部レジスタC2aおよび指数部レジス
タC2bを介して内部バスD2に与えられて演算処理が施さ
れる。この演算結果がたとえば固定小数点型データのと
きには、内部バスD2からの固定小数点データは内部レジ
スタC2の仮数部レジスタC2aを介して仮数部送信レジス
タA13に与えられる。仮数部送信レジスタA13からの出力
は、ライン12を介してデジタル/アナログ変換器等に与
えられる。
In the data processing device DSP5, the floating-point type data of the mantissa part reception register A12 and the exponent part reception register B12 are given to the internal bus D2 via the mantissa part register C2a and the exponent part register C2b of the internal register C2 to be subjected to arithmetic processing. Is given. When the result of this operation is, for example, fixed-point type data, the fixed-point data from the internal bus D2 is given to the mantissa transmission register A13 via the mantissa register C2a of the internal register C2. The output from the mantissa transmission register A13 is given to the digital / analog converter or the like via the line 12.

このとき仮数部受信レジスタA12および指数部受信レジ
スタB12の浮動小数点型データから別の演算を施して得
られる演算結果が、指数部送信レジスタB13に入力され
るときには、指数部送信レジスタB13からライン13を介
して信号を出力するようにしてもよい。
At this time, when the calculation result obtained by performing another calculation from the floating point type data of the mantissa part reception register A12 and the exponent part reception register B12 is input to the exponent part transmission register B13, the exponent part transmission register B13 outputs the line 13 A signal may be output via the.

本実施例において、ポテンシヨメータ1からアナログ/
デジタル変換器AD1を介して指数部受信レジスタB12に入
力されるデータに従つてデータ処理装置DSP4での演算処
理を行うように構成されるので、第1図に示される構成
は、たとえばボリユーム制御のような線形制御や開ルー
プ適応制御等に応用することができる。
In this embodiment, the potentiometer 1 is used for analog /
Since the data processing device DSP4 is configured to perform arithmetic processing according to the data input to the exponent reception register B12 via the digital converter AD1, the configuration shown in FIG. It can be applied to such linear control and open loop adaptive control.

第2図は、データ処理装置DSP4に電子ボリユームの機能
を付加したときの動作を説明するための図である。ライ
ン14には、アナログ/デジタル変換器AD2から音響信号
を表す固定小数点型データが導出され、ライン10にはポ
テンシヨメータ1からの信号がアナログ/デジタル変換
器AD1でデジタル信号に変換されて導出される。
FIG. 2 is a diagram for explaining the operation when the electronic volume function is added to the data processing device DSP4. The fixed point type data representing the acoustic signal is derived from the analog / digital converter AD2 on the line 14, and the signal from the potentiometer 1 is derived on the line 10 after being converted to a digital signal by the analog / digital converter AD1. To be done.

データ処理装置DSP4では、第2図に示されるように、ラ
イン14からのデータがライン10からのデータに従つた増
幅率でデジタル的な増幅の処理が施されて出力される。
このようにしてポテンシヨメータ1によつて音響信号を
所望の音量となるように制御することができる。
In the data processing device DSP4, as shown in FIG. 2, the data from the line 14 is digitally amplified with an amplification factor according to the data from the line 10 and output.
In this way, the potentiometer 1 can control the acoustic signal to a desired volume.

第3図は、本考案の他の実施例を示すブロツク図であ
り、前述の実施例と対応する部分には同一の参照符を付
す。
FIG. 3 is a block diagram showing another embodiment of the present invention, in which parts corresponding to those of the above-mentioned embodiment are designated by the same reference numerals.

この実施例ではデータ処理装置DSP4の指数部受信レジス
タB10に入力される信号は、データ処理装置DSP4の制御
コマンドである。データ処理装置DSP4の制御コマンドを
表す信号は、フラグ発生回路2に入力され、フラグ発生
回路2からライン10を介して指数部受信レジスタB10に
制御コマンドを表すフラグが入力される。
In this embodiment, the signal input to the exponent reception register B10 of the data processing device DSP4 is a control command of the data processing device DSP4. The signal representing the control command of the data processing device DSP4 is input to the flag generation circuit 2, and the flag representing the control command is input from the flag generation circuit 2 to the exponent part reception register B10 via the line 10.

浮動小数点型データの指数部は、一般に低ビツトである
けれども、外部からデータ処理装置DSP4を制御するコマ
ンドのフラグとしては充分なデータ長であり、たとえば
データ処理装置DSP4の動作プログラムなどを強制的に切
換える場合などに使用することができる。
The exponent part of the floating point type data is generally low bit, but has a sufficient data length as a flag of a command for controlling the data processing device DSP4 from the outside, and for example, the operation program of the data processing device DSP4 is forced. It can be used when switching.

このようにしてデータ処理装置DSP4が、たとえばアナロ
グ/デジタル変換器などの固定小数点型データを入力す
る場合に、浮動小数点型データの指数部の入力端子や指
数部受信レジスタB10などを無駄にすることなく、有効
に利用して外部電源の変動や制御コマンド等を入力す
る。したがつてデータ処理装置はより高度のデータ処理
を行うことが可能となり、データ処理装置の応用範囲が
広がる。
In this way, when the data processing device DSP4 inputs fixed point type data such as an analog / digital converter, the input terminal of the exponent part of the floating point type data and the exponent part receiving register B10 are wasted. Instead, use it effectively to input fluctuations in external power supply and control commands. Therefore, the data processing device can perform more advanced data processing, and the application range of the data processing device is expanded.

本実施例において、データ処理装置DSP4の入出力のため
のポートとしては、浮動小数点型データの仮数部または
固定小数点型データ、および浮動小数点型データの指数
部について、データ処理装置が通常有しているシリアル
ポート、および汎用パラレルポートをそれぞれ利用する
ことができる。
In the present embodiment, as the input / output port of the data processing device DSP4, the data processing device usually has a mantissa part or fixed-point type data of floating-point type data and an exponent part of the floating-point type data. Available serial port and general-purpose parallel port can be used respectively.

効果 以上説明したように本考案によれば、データ処理装置に
たとえば浮動小数点型データの仮数部と同一の形式を有
する固定小数点型データが入力される場合には、この固
定小数点型データは前記仮数部レジスタにストアされ、
前記指数部レジスタには別途のデータを入力してストア
することができる。
Effects As described above, according to the present invention, when fixed point type data having the same format as the mantissa part of floating point type data is input to the data processing device, the fixed point type data is converted into the mantissa. Stored in the department register,
Separate data may be input and stored in the exponent register.

したがつてデータ処理装置の構成の無駄を省くことがで
き、データ処理装置の機能を充分に生かしたより高度な
データ処理を行うことができる。
Therefore, waste of the configuration of the data processing device can be omitted, and more advanced data processing can be performed by making full use of the functions of the data processing device.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例であるデータ処理装置DSP4付
近の構成を示すブロツク図、第2図はデータ処理装置DS
P4に電子ボリユームの機能を付加したときの動作を説明
するための図、第3図は本考案の他の実施例を示すブロ
ツク図である。 DSP4,DSP5…データ処理装置、A10,A12…仮数部受信レジ
スタ、A11,A13…仮数部送信レジスタ、B10,B12…指数部
受信レジスタ、B11,B13…指数部送信レジスタ、AD1,AD2
…アナログ/デジタル変換器、1…ポテンシヨメータ、
2…フラグ発生回路
FIG. 1 is a block diagram showing the configuration around a data processing device DSP4 which is an embodiment of the present invention, and FIG. 2 is a data processing device DS.
FIG. 3 is a block diagram for explaining the operation when the electronic volume function is added to P4, and FIG. 3 is a block diagram showing another embodiment of the present invention. DSP4, DSP5 ... Data processing device, A10, A12 ... Mantissa part reception register, A11, A13 ... Mantissa part transmission register, B10, B12 ... Exponent part reception register, B11, B13 ... Exponent part transmission register, AD1, AD2
… Analog / digital converter, 1… Potentiometer,
2 ... Flag generation circuit

───────────────────────────────────────────────────── フロントページの続き (72)考案者 藤本 昇治 兵庫県神戸市兵庫区御所通1丁目2番28号 富士通テン株式会社内 (72)考案者 安井 克麿 兵庫県神戸市兵庫区御所通1丁目2番28号 富士通テン株式会社内 (56)参考文献 特開 昭59−180732(JP,A) 特開 昭63−282799(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shoji Fujimoto 1-2-2 Gosho-dori, Hyogo-ku, Kobe, Hyogo Prefecture Fujitsu Ten Ltd. (72) Inventor Katsumaro Yasui 1-chome, Gosho-dori, Hyogo-ku, Hyogo Prefecture No. 2-28 in Fujitsu Ten Limited (56) Reference JP 59-180732 (JP, A) JP 63-282799 (JP, A)

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】浮動小数点型データの指数部または別途の
データをストアする指数部レジスタと、 固定小数点型データまたは該固定小数点型データと同一
形式を有する前記浮動小数点型データの仮数部をストア
する仮数部レジスタとを備え、 前記指数部レジスタの内容と前記仮数部レジスタの内容
とが個別に外部装置から入力されるデータ処理装置にお
いて、 固定小数点型データ入力時には、該固定小数点型データ
は前記仮数部レジスタにストアされ、指数部レジスタに
は前記別途のデータを入力してストアすることができる
ようにしたことを特徴とするデータ処理装置。
1. An exponent part register for storing an exponent part of floating-point data or separate data, and fixed-point data or a mantissa part of the floating-point data having the same format as the fixed-point data. A data processing device comprising a mantissa register, wherein the contents of the exponent register and the contents of the mantissa register are individually input from an external device. A data processing device, wherein the data is stored in a partial register, and the exponent register can input and store the separate data.
JP1987183890U 1987-04-28 1987-12-01 Data processing device Expired - Lifetime JPH0710419Y2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1987183890U JPH0710419Y2 (en) 1987-12-01 1987-12-01 Data processing device
US07/295,949 US5099446A (en) 1987-04-28 1988-04-28 Data transfer apparatus and data transfer system
DE3855675T DE3855675T2 (en) 1987-04-28 1988-04-28 DEVICE AND METHOD FOR TRANSMITTING DATA
PCT/JP1988/000431 WO1988008606A1 (en) 1987-04-28 1988-04-28 Method and apparatus for data transfer
EP88903946A EP0312615B1 (en) 1987-04-28 1988-04-28 Method and apparatus for data transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987183890U JPH0710419Y2 (en) 1987-12-01 1987-12-01 Data processing device

Publications (2)

Publication Number Publication Date
JPH0187444U JPH0187444U (en) 1989-06-09
JPH0710419Y2 true JPH0710419Y2 (en) 1995-03-08

Family

ID=31475293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987183890U Expired - Lifetime JPH0710419Y2 (en) 1987-04-28 1987-12-01 Data processing device

Country Status (1)

Country Link
JP (1) JPH0710419Y2 (en)

Also Published As

Publication number Publication date
JPH0187444U (en) 1989-06-09

Similar Documents

Publication Publication Date Title
EP0051422B1 (en) High speed digital processor
US3789199A (en) Signal mode converter and processor
JPH0710419Y2 (en) Data processing device
JP2617974B2 (en) Data processing device
JP2946612B2 (en) IDCT processing equipment
US20030208515A1 (en) Digital method for increasing the calculation accuracy in non-linear functions and hardware architecture for carrying out said method
JP3121609B2 (en) Digital signal processor
JPS6312025A (en) Adding and subtracting device
JPS6336753Y2 (en)
JPH045727A (en) Converter
JPH01147440U (en)
EP0864968A1 (en) Denormalization circuit
JP2748537B2 (en) Denormalized data processor
JPS60167551A (en) Data modem using signal processor
JPS6424458U (en)
JPH06103458B2 (en) Processor
JPH07261984A (en) Arithmetic method and unit
JPH01240961A (en) Dma transfer system
KR100339917B1 (en) Hardware companding device for implementing voice signal processor
JPS6385878A (en) Image converting circuit having digital differentiating function
JPH09325861A (en) A/d conversion board provided with data saving function
JPS61138334A (en) Decimal arithmetic processor
JPS61210427A (en) Converting circuit
JPS5936781B2 (en) Inner and outer integral methods of digital differential analyzer
JPS6194955U (en)