JPH0691145B2 - Semiconductor wafer sorting method - Google Patents

Semiconductor wafer sorting method

Info

Publication number
JPH0691145B2
JPH0691145B2 JP13111986A JP13111986A JPH0691145B2 JP H0691145 B2 JPH0691145 B2 JP H0691145B2 JP 13111986 A JP13111986 A JP 13111986A JP 13111986 A JP13111986 A JP 13111986A JP H0691145 B2 JPH0691145 B2 JP H0691145B2
Authority
JP
Japan
Prior art keywords
oxide film
diffusion
semiconductor wafer
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13111986A
Other languages
Japanese (ja)
Other versions
JPS62290142A (en
Inventor
久典 沖
康幸 肥後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13111986A priority Critical patent/JPH0691145B2/en
Publication of JPS62290142A publication Critical patent/JPS62290142A/en
Publication of JPH0691145B2 publication Critical patent/JPH0691145B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体ウエハの選別方法に係り、半導体装置
の製造工程中の埋込拡散工程における半導体ウエハの選
別に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for selecting a semiconductor wafer, and more particularly to a method for selecting a semiconductor wafer in a buried diffusion step in a semiconductor device manufacturing process.

(従来の技術) 半導体装置の製造方法において、特に、P型半導体基板
上にN+型埋込層を形成する場合、その後の熱処理工程が
多いために不純物としては拡散定数の小さいアンチモン
又はヒ素の化合物及び塩化物によってP型半導体基板上
にN+型埋込層を選択的に形成した後、前記P型半導体基
板上及びN+型埋込層上にN型のエピタキシャル層を形成
し、このN型のエピタキシャル層中にアイソレーション
層、ベース層及びエミッタ層を拡散により形成する。
(Prior Art) In a method of manufacturing a semiconductor device, particularly when an N + type buried layer is formed on a P type semiconductor substrate, there are many subsequent heat treatment steps, and therefore, impurities such as antimony or arsenic having a small diffusion constant are used. After selectively forming an N + type buried layer on the P type semiconductor substrate with a compound and a chloride, an N type epitaxial layer is formed on the P type semiconductor substrate and the N + type buried layer. An isolation layer, a base layer and an emitter layer are formed in the N type epitaxial layer by diffusion.

しかしながら、拡散工程により素子を形成し、電極を形
成した後、その特性を検査してみると、第2図に示され
るように、良品の半導体素子の場合は、波形aとして示
されるように、コレクタ層とP型半導体基板間の耐圧が
高く、不良品の半導体素子の場合は、波形bとして示さ
れるように、コレクタ層とP型半導体基板間の耐圧が低
くなる。
However, when the element is formed by the diffusion process and the electrode is formed and then the characteristics thereof are inspected, as shown in FIG. 2, in the case of a good semiconductor element, as shown as a waveform a, The breakdown voltage between the collector layer and the P-type semiconductor substrate is high, and in the case of a defective semiconductor element, the breakdown voltage between the collector layer and the P-type semiconductor substrate is low, as indicated by the waveform b.

このような特性を示すメカニズムを第3図及び第4図を
参照しながら説明する。
A mechanism showing such characteristics will be described with reference to FIGS. 3 and 4.

第3図(a)に示されるように、P形半導体基板1上の
熱酸化膜2を部分的にエッチングし、埋込拡散を行う部
分に窓があけられる。この場合、熱酸化膜2上に後に説
明する熱酸化膜の失透現象の核となる異物3が存在する
ものとする。
As shown in FIG. 3 (a), the thermal oxide film 2 on the P-type semiconductor substrate 1 is partially etched, and a window is opened in a portion where buried diffusion is performed. In this case, it is assumed that there is a foreign substance 3 on the thermal oxide film 2, which becomes a nucleus of the devitrification phenomenon of the thermal oxide film, which will be described later.

次に、第3図(b)に示されるように、アンチモン又は
ヒ素の埋め込み拡散を行い、P形半導体基板1に埋込拡
散層5を形成する。一方、異物3を核として、熱酸化膜
2には失透部分4が形成され、その失透部分の亀裂を通
してP形半導体基板1の指定外の領域にN+型拡散層6が
拡散される。
Next, as shown in FIG. 3B, embedded diffusion of antimony or arsenic is performed to form an embedded diffusion layer 5 in the P-type semiconductor substrate 1. On the other hand, the devitrification portion 4 is formed in the thermal oxide film 2 with the foreign matter 3 as a nucleus, and the N + type diffusion layer 6 is diffused to a region other than the designated portion of the P-type semiconductor substrate 1 through the crack of the devitrification portion. .

即ち、熱酸化膜上に何らかの異物がある場合、拡散温度
が適当であるとその異物を核として熱酸化膜が失透現象
を起こすことは良く知られており、その失透部分を通し
てアンチモン又はヒ素が拡散され、指定領域外にN+型不
純物が拡散される。
That is, it is well known that if there is any foreign matter on the thermal oxide film, the devitrification phenomenon occurs in the thermal oxide film with the foreign matter as a nucleus when the diffusion temperature is appropriate, and antimony or arsenic is passed through the devitrification portion. Are diffused, and N + type impurities are diffused outside the designated region.

次に、第3図(c)に示されるように、酸化膜2を全面
除去する。
Next, as shown in FIG. 3C, the oxide film 2 is entirely removed.

次に、第3図(d)に示されるように、P形半導体基板
1上にエピタキシャル成長を行い、エピタキシャル成長
層7を形成する。
Next, as shown in FIG. 3D, epitaxial growth is performed on the P-type semiconductor substrate 1 to form an epitaxial growth layer 7.

この後、第3図(e)に示されるように、拡散によりア
イソレーション層8を形成する。すると、例えば、この
アイソレーション層拡散後、指定領域外のN+型拡散層6
とアイソレーション層8がぶつかる。この部分Aを拡大
すると第4図のようになる。この時、アンチモン又はヒ
素により形成される指定領域外の拡散層6の不純物濃度
はエピタキシャル層7の不純物濃度よりずっと高い。従
って、不良品の接合10の逆方向耐圧は良品の接合9の逆
方向耐圧より低下する。
Thereafter, as shown in FIG. 3 (e), the isolation layer 8 is formed by diffusion. Then, for example, after diffusion of the isolation layer, the N + -type diffusion layer 6 outside the designated region is formed.
And the isolation layer 8 collide. When this part A is enlarged, it becomes as shown in FIG. At this time, the impurity concentration of the diffusion layer 6 formed of antimony or arsenic outside the designated region is much higher than the impurity concentration of the epitaxial layer 7. Therefore, the reverse breakdown voltage of the defective junction 10 is lower than the reverse breakdown voltage of the good junction 9.

(発明が解決しようとする問題点) ところで、N+型埋込層形成時に指定領域外に不純物が拡
散されたか否かを検査する方法としてN+型埋込層形成前
に酸化膜を前面除去し、P+型半導体基板上の拡散の痕跡
(一般にローゼットと呼ぶ)を調べる方法がある。しか
し、この方法によって発見できるローゼットは失透現象
がひどく、酸化膜がP+型半導体基板上に焼きつけられた
状態のものだけが発見されるにすぎない。
(To be Solved by the Invention Problems) However, the front removed N + -type buried layer formed prior to the oxide film as a way of impurities in the outside of the defined area when the N + -type buried layer forming checks whether diffused However, there is a method of examining a trace of diffusion (generally called rosette) on the P + type semiconductor substrate. However, the rosette that can be discovered by this method has a severe devitrification phenomenon, and only the oxide film with the oxide film burned on the P + type semiconductor substrate is discovered.

P+型半導体基板をSirtl Etch(ジルトル・エッチ)等で
処理してみると、この方法でローゼットが認められた場
所以外にも指定領域以外の不純物拡散が発見される。こ
のことは失透現象があまりひどくない場合は、酸化膜が
P+型半導体基板に焼きつくようなところまで進まず、不
純物だけが失透現象を起こした部分の亀裂を通り抜け、
指定領域外に拡散されることを示している。このことか
ら全ての指定領域外の拡散を検出するにはP型半導体基
板を破壊検査するしかなかった。従って、アンチモン又
はヒ素の指定領域外拡散が発生し影響が出ているかどう
かは電極形成までの工程を経て特性検査をした後でなく
はては判定できなかった。よって、N+型埋込層形成段階
で既に不良になっている半導体基板に電極形成まで行う
ことになり、これに費やす費用が無駄になっていた。
When the P + type semiconductor substrate is processed by Sirtl Etch or the like, impurity diffusion other than the designated region is found other than the place where the rosette is recognized by this method. This means that if the devitrification phenomenon is not so severe, the oxide film
Only the impurities pass through the cracks in the part where the devitrification phenomenon occurs, without advancing to the place where it is burned onto the P + type semiconductor substrate,
It indicates that the data is diffused outside the specified area. From this, the destructive inspection of the P-type semiconductor substrate has been the only way to detect the diffusion outside all the designated regions. Therefore, whether or not antimony or arsenic has diffused out of the designated region and has an influence cannot be determined without conducting a characteristic inspection through the steps up to electrode formation. Therefore, in the step of forming the N + type buried layer, even the electrodes are formed on the already defective semiconductor substrate, and the cost spent for this is wasted.

本発明は、上記した問題点を除去し、N+型埋込層形成直
後に非破壊で、しかも的確に良品、不良品を選別可能な
半導体ウエハの選別方法を提供することを目的としてい
る。
It is an object of the present invention to eliminate the above-mentioned problems, and to provide a method for selecting semiconductor wafers that is non-destructive immediately after the formation of an N + type buried layer and can accurately select good products and defective products.

(問題点を解決するための手段) 本発明は、半導体ウエハの選別方法において、P型半導
体基板上に酸化膜を結晶化させるような物質としてのア
ンチモン又はヒ素の化合物により、N+埋込層を選択的に
拡散により形成した時、その拡散直後にP型半導体基板
上の酸化膜を途中まで除去し、表れた酸化膜上の失透の
痕跡を検査することにより半導体ウエハの良、不良を判
定するようにしたものである。
(Means for Solving Problems) The present invention relates to a method for selecting a semiconductor wafer, wherein an N + buried layer is formed by using an antimony or arsenic compound as a substance for crystallizing an oxide film on a P-type semiconductor substrate. When selectively forming by diffusion, the oxide film on the P-type semiconductor substrate is partially removed immediately after the diffusion, and the traces of devitrification on the oxide film that appear are inspected to determine whether the semiconductor wafer is good or defective. The judgment is made.

(作用) 本発明によれば、半導体ウエハの選別方法において、P
型半導体基板上に酸化膜を結晶化させるような物質とし
てのアンチモン又はヒ素の化合物により、N+埋込層を選
択的に拡散により形成した時、その拡散直後にP型半導
体基板上の酸化膜を途中まで除去し、表れた酸化膜上の
失透の痕跡を検査することにより、半導体ウエハの良、
不良を判定するようにしたので、N+埋込層形成段階で不
良を判定できることになり、従来のように、不良品であ
る半導体ウエハの電極形成を行うなど、費用の浪費を無
くすことができる。
(Operation) According to the present invention, in the method for selecting semiconductor wafers, the P
Oxide film on the P-type semiconductor substrate immediately after the diffusion when the N + buried layer is selectively diffused by a compound of antimony or arsenic as a substance for crystallizing the oxide film on the P-type semiconductor substrate Of the semiconductor wafer, by inspecting traces of devitrification on the oxide film that appeared,
Since the defect is determined, it is possible to determine the defect at the stage of forming the N + buried layer, and it is possible to eliminate waste of cost such as forming an electrode of a defective semiconductor wafer as in the conventional case. .

(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
(Example) Hereinafter, the Example of this invention is described in detail, referring drawings.

第1図は本発明に係る半導体ウエハの選別方法の説明図
である。
FIG. 1 is an explanatory view of a semiconductor wafer selection method according to the present invention.

まず、第1図(a)において、N+型埋込層を形成すべき
P-型半導体基板11の表面全体に熱酸化膜12を形成し、N+
型埋込層を形成する領域上の熱酸化膜12を選択的にエッ
チングし、P-型半導体ウエハ11の一部表面を露出させ
る。ここで、熱酸化膜12上には失透の核となる異物13が
存在するものとする。
First, in FIG. 1 (a), an N + type buried layer should be formed.
A thermal oxide film 12 is formed on the entire surface of the P type semiconductor substrate 11, and N +
The thermal oxide film 12 on the region where the mold burying layer is formed is selectively etched to expose a partial surface of the P type semiconductor wafer 11. Here, it is assumed that the foreign matter 13 serving as the nucleus of devitrification exists on the thermal oxide film 12.

次に、第1図(b)に示されるようにアンチモン又はヒ
素をその酸化物或いは塩化物を塗布法やガス拡散法等に
より指定領域に拡散させ、N+型埋込層14を形成する。一
方、異物13を核として、熱酸化膜12には失透部分が形成
され、その失透部分の亀裂を通してP形半導体基板11の
指定外の領域にN+型拡散層16が拡散される。
Next, as shown in FIG. 1 (b), antimony or arsenic is diffused into a designated region of its oxide or chloride by a coating method or a gas diffusion method to form an N + type buried layer 14. On the other hand, a devitrification portion is formed in the thermal oxide film 12 with the foreign substance 13 as a nucleus, and the N + -type diffusion layer 16 is diffused to a region other than the designated portion of the P-type semiconductor substrate 11 through a crack in the devitrification portion.

次に、その拡散終了後、第1図(c)に示されるよう
に、全てのウエハの熱酸化膜12の膜厚の約20から50%を
除去し、その表面を検査する。この場合、失透が発生し
た部分の熱酸化膜は変質し亀裂のようなものができてい
る。これは拡散後の酸化膜が除去されない表面ではほと
んど観察できない。しかし、この工程におけるように、
酸化膜を少し除去してやると、この失透部分の痕跡15を
はっきりと観察することができる。第5図は顕微鏡によ
る拡大平面図であり、この図から明らかなように、失透
部分の痕跡15がはっきりと観察される。この状態で観察
できる痕跡は、酸化膜全面除去後にはP-型半導体基板上
にはその痕跡が発見できないが、P-型半導体基板内には
指定領域外への拡散という形でN+型拡散物層が形成され
ている部分を全て含むことになる。
Next, after the completion of the diffusion, as shown in FIG. 1C, about 20 to 50% of the film thickness of the thermal oxide film 12 of all the wafers is removed and the surface thereof is inspected. In this case, the thermal oxide film in the portion where devitrification has occurred is denatured to form cracks. This can hardly be observed on the surface where the oxide film after diffusion is not removed. But as in this step,
If the oxide film is removed a little, the trace 15 of the devitrified portion can be clearly observed. FIG. 5 is an enlarged plan view with a microscope, and as is clear from this figure, the trace 15 of the devitrified portion is clearly observed. The traces that can be observed in this state cannot be found on the P type semiconductor substrate after the oxide film is completely removed, but the N + type diffusion occurs in the P type semiconductor substrate in the form of diffusion outside the designated region. This includes all the parts where the object layers are formed.

また、第6図に示されるように単位面積当たりの痕跡の
数と最終良品率には相関があり、痕跡の多いP型半導体
ウエハは不良品となる。そして、痕跡の殆どないP型半
導体ウエハは指定領域外へのN+型不純物の拡散の影響が
ないとみなし、その後の工程を進める。つまり、N+型埋
込層14が形成されたP-型半導体ウエハの残りの熱酸化膜
を全て除去した後、第1図(d)に示されるように、エ
ピタキシャル層17を形成する。その後、このエピタキシ
ャル層17の上面に熱酸化膜18を形成し、アイソレーショ
ン層を形成すべき領域上の熱酸化膜18を選択エッチング
し環状形にエピタキシャル層17の表面を露出させる。次
に、露出されたエピタキシャル層17の表面よりP型の不
純物を拡散し、第1図(e)に示されるように、アイソ
レーション層19を形成する。その後はアイソレーション
層19に囲まれたN型のエピタキシャル層内に所望の素子
を形成し、電極及び配線等を形成する。
Further, as shown in FIG. 6, there is a correlation between the number of traces per unit area and the final non-defective product rate, and a P-type semiconductor wafer with many traces becomes a defective product. Then, assuming that the P-type semiconductor wafer having almost no trace has no influence of diffusion of N + -type impurities to the outside of the designated region, the subsequent steps are performed. That is, after removing all the remaining thermal oxide film of the P type semiconductor wafer on which the N + type buried layer 14 is formed, the epitaxial layer 17 is formed as shown in FIG. 1D. After that, a thermal oxide film 18 is formed on the upper surface of the epitaxial layer 17, and the thermal oxide film 18 on the region where the isolation layer is to be formed is selectively etched to expose the surface of the epitaxial layer 17 in a ring shape. Next, P-type impurities are diffused from the exposed surface of the epitaxial layer 17 to form an isolation layer 19 as shown in FIG. 1 (e). After that, a desired element is formed in the N-type epitaxial layer surrounded by the isolation layer 19, and electrodes and wirings are formed.

本発明はアンチモン又はヒ素の酸化物或いは塩化物を拡
散し、埋込層を形成する半導体装置全般に応用できるも
のである。
INDUSTRIAL APPLICABILITY The present invention can be applied to general semiconductor devices that diffuse an antimony or arsenic oxide or chloride to form a buried layer.

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
The present invention is not limited to the above embodiment,
Various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

(発明の効果) 以上、詳細に説明したように、本発明によれば、P型半
導体ウエハにN+埋込層を形成した後、酸化膜を途中まで
除去し、酸化膜の失透の痕跡を検査することにより、的
確に半導体ウエハの良品、不良品の選別を行うことがで
きる。
(Effects of the Invention) As described above in detail, according to the present invention, after the N + buried layer is formed on the P-type semiconductor wafer, the oxide film is removed halfway and traces of devitrification of the oxide film are obtained. By inspecting, it is possible to accurately select good and defective semiconductor wafers.

従って、従来のようにN+埋込層形成段階で既に不良にな
っている半導体ウエハを早期に選別し、不良品の場合は
その後の工程において費やされる浪費をなくすることが
できる。
Therefore, it is possible to quickly select semiconductor wafers that are already defective at the stage of forming the N + buried layer as in the prior art, and to eliminate waste in the subsequent steps in the case of defective products.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係る半導体ウエハの選別方法の説明
図、第2図は半導体素子の耐圧特性図、第3図は従来の
半導体ウエハの問題点説明図、第4図はその半導体ウエ
ハの部分の拡大図、第5図は第1図における部分拡大平
面図、第6図は失透の痕跡数対良品率の特性を示す図で
ある。 11……P-型半導体基板、12……熱酸化膜、13……異物、
14……N+型埋込層、15……失透部分の痕跡、16……N+
拡散層(指定領域外)、17……エピタキシャル層、18…
…熱酸化膜、19……アイソレーション層。
FIG. 1 is an explanatory view of a method for selecting semiconductor wafers according to the present invention, FIG. 2 is a withstand voltage characteristic view of a semiconductor element, FIG. 3 is an explanatory view of problems of a conventional semiconductor wafer, and FIG. FIG. 5 is an enlarged view of a portion, FIG. 5 is a partially enlarged plan view of FIG. 1, and FIG. 11 …… P - type semiconductor substrate, 12 …… thermal oxide film, 13 …… foreign matter,
14 …… N + type buried layer, 15 …… Mark of devitrification part, 16 …… N + type diffusion layer (outside the designated area), 17 …… Epitaxial layer, 18…
… Thermal oxide film, 19… Isolation layer.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】(a)酸化膜の結晶化が可能な物質からな
る拡散源を用いてP型半導体ウエハにN型埋込層を形成
する工程と、 (b)ドライブイン終了後の前記半導体ウエハの酸化膜
の膜厚を一部除去する工程と、 (c)該酸化膜上に失透の形跡があるか否かを検査する
工程とを設け、 (d)前記半導体ウエハの指定領域外に前記拡散源によ
る拡散があるか否かを判定することを特徴とする半導体
ウエハの選別方法。
1. A step of (a) forming an N-type buried layer on a P-type semiconductor wafer using a diffusion source made of a substance capable of crystallizing an oxide film, and (b) the semiconductor after completion of drive-in. Providing a step of partially removing the film thickness of the oxide film on the wafer, (c) inspecting whether there is a trace of devitrification on the oxide film, and (d) outside the designated region of the semiconductor wafer. A method of selecting semiconductor wafers, comprising determining whether or not there is diffusion by the diffusion source.
【請求項2】前記(a)における物質としてアンチモン
又はヒ素の酸化物を用いることを特徴とする特許請求の
範囲第1項記載の半導体ウエハの選別方法。
2. The method for selecting a semiconductor wafer according to claim 1, wherein an oxide of antimony or arsenic is used as the substance in (a).
【請求項3】前記(a)における物質としてアンチモン
又はヒ素の塩化物を用いることを特徴とする特許請求の
範囲第1項記載の半導体ウエハの選別方法。
3. The method for selecting a semiconductor wafer according to claim 1, wherein a chloride of antimony or arsenic is used as the substance in (a).
JP13111986A 1986-06-07 1986-06-07 Semiconductor wafer sorting method Expired - Lifetime JPH0691145B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13111986A JPH0691145B2 (en) 1986-06-07 1986-06-07 Semiconductor wafer sorting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13111986A JPH0691145B2 (en) 1986-06-07 1986-06-07 Semiconductor wafer sorting method

Publications (2)

Publication Number Publication Date
JPS62290142A JPS62290142A (en) 1987-12-17
JPH0691145B2 true JPH0691145B2 (en) 1994-11-14

Family

ID=15050428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13111986A Expired - Lifetime JPH0691145B2 (en) 1986-06-07 1986-06-07 Semiconductor wafer sorting method

Country Status (1)

Country Link
JP (1) JPH0691145B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001108A (en) * 2000-06-26 2002-01-09 이형도 Rotor of vibration motor for cellular phone

Also Published As

Publication number Publication date
JPS62290142A (en) 1987-12-17

Similar Documents

Publication Publication Date Title
JPH0691145B2 (en) Semiconductor wafer sorting method
JP2956833B2 (en) Evaluation method of polycrystalline silicon film
JPH0314228B2 (en)
JP2721607B2 (en) Semiconductor device and manufacturing method thereof
JPH06101503B2 (en) Semiconductor substrate selection method
US10262909B2 (en) Semiconductor device and method for manufacturing the same
JPS5871655A (en) Semiconductor device
JP3722092B2 (en) Wiring test pattern evaluation method
JP2900380B2 (en) Method for manufacturing semiconductor device
JP2530722Y2 (en) Semiconductor device
JP2704054B2 (en) Inspection method for interlayer insulating film
JPS583240A (en) Manufacture of integrated circuit device
KR0161869B1 (en) A semiconductor device
JP2001077168A (en) Method for evaluating semiconductor substrate, semiconductor substrate and semiconductor device
JPS6373634A (en) Method for inspection of semiconductor element
JP2000223543A (en) Field pattern defect detection method in semiconductor production process
JPH01235244A (en) Manufacture of semiconductor device
Mitra et al. Backside Photoemission and Infrared Microthermography for Rapid Debug of Compound Semiconductor Devices
JPH06196436A (en) Semiconductor device and inspection method thereof
JPH0666369B2 (en) Method for manufacturing semiconductor device
JPS5986234A (en) Quality evaluation of diffused wafer
JPH0697672B2 (en) Semiconductor device manufacturing yield prediction method
JPS61269324A (en) Semiconductor device
JPH0770497B2 (en) Method for manufacturing semiconductor device
JPH0464227A (en) Semiconductor element and manufacture thereof

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term