JPH0689131A - Personal computer - Google Patents

Personal computer

Info

Publication number
JPH0689131A
JPH0689131A JP23969792A JP23969792A JPH0689131A JP H0689131 A JPH0689131 A JP H0689131A JP 23969792 A JP23969792 A JP 23969792A JP 23969792 A JP23969792 A JP 23969792A JP H0689131 A JPH0689131 A JP H0689131A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
cpu
connector
main memory
personal computer
secondary storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23969792A
Other languages
Japanese (ja)
Inventor
Minoru Niimura
稔 新村
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE:To provide a means by which a function expansion can be simply attained by preliminarily adopting a standard outside dimension and standard interface in a device whose future function expansion is expected. CONSTITUTION:In a personal computer constituted of a CPU, main memory, secondary storage device, console inputting device, and display device, one part or whole of the CPU, main memory, secondary storage device 7, console inputting device 8, and display device 6 are housed in cases 1 and 4, and are mounted through connectors 3 and 9 from the outside. Moreover, parts housed in the cases 1 and 4 are constituted based on a PCMCIA specification, and mounted through the connectors 3 and 9 from the outside.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、パーソナルコンピューターを構成する各装置の交換を容易にする方法に関するものである。 The present invention relates to a method of facilitating the exchange of devices constituting a personal computer.

【0002】 [0002]

【従来の技術】従来、パーソナルコンピューターは、I Conventionally, a personal computer, I
BM社のパーソナルコンピューターPC/ATに見られるように、一つのメインボード上に、CPU、メインメモリ、コンソール入力制御装置及び拡張用スロットが置かれ、そのスロット上に表示制御装置と2次記憶制御装置が置かれていた。 As seen in BM Co. personal computer PC / AT of, on one main board, CPU, main memory, console input controller and expansion slots is placed, the display control unit and the secondary storage control on the slot device had been placed. また、2次記憶装置は、専用のドライブベイにねじどめされていた。 The secondary storage device had Nejidomesa is a dedicated drive bay.

【0003】従って、使用者が機能の拡張を図りたい場合、本体のケースのうわぶたをあけて、相当する部分のねじを外し、交換する必要があった。 [0003] Therefore, if you want to measure the expansion of the user function, open the Wow pig of the main body of the case, remove the corresponding parts of the screw, there was a need to be replaced. また近年の携帯型パーソナルコンピューターに於いては、機能の交換を容易にするような工夫が、メインメモリー、コプロセッサー、ハードディスクドライブ等に見られるが、一つの機種に限定された特徴であったり、他機種との互換性が図られていなかったりと、不十分なものでしかなかった。 Further, according to recent portable personal computers, such as to facilitate devised exchange functions, or a characteristic main memory, the coprocessor, but it is seen in the hard disk drive or the like, which is limited to one model, and it may not have been achieved compatible with other models, was not only unsatisfactory.

【0004】つまり使用者は、本体の発売元から必要とする拡張用のオプション装置を購入しても、その利用がその本体にのみ限定されてしまい、次機種に使えなかったり、発売元から必要なオプション装置が発売されていないと、拡張できなかったりなど、制限が多かった。 [0004] In other words the user, even if the purchase optional equipment for expansion that requires from the Publisher of the body, their use will be limited only to the body, or could not be used in the next models, need from Publisher When the optional equipment has not been released, such, such may not be extended, restrictions were many.

【0005】 [0005]

【発明が解決しようとする課題】そこで本発明は、将来の機能拡張が予想されるものに関して、予め標準の外形寸法及び標準インターフェイスを採用して、容易に機能拡張を図れる手段を提供することを目的とする。 [SUMMARY OF THE INVENTION] The present invention is, with respect to what future expansion is expected in advance employ standard external dimensions and standard interfaces, to provide a means for attained easily enhancements for the purpose.

【0006】 [0006]

【課題を解決するための手段】本発明は、CPUと、C Means for Solving the Problems The present invention includes a CPU, C
PUのアドレス空間に接続されるメインメモリーと、2 A main memory connected to the PU address space, 2
次記憶装置と、コンソール入力装置と、表示装置とで構成されるパーソナルコンピューターにおいて、CPU、 And the next storage device, and the console input device, in a personal computer constituted by a display device, CPU,
メインメモリー、2次記憶装置、コンソール入力装置、 Main memory, secondary storage device, console input device,
表示装置のうちいずれか、あるいはすべてがそれぞれ一つのケースに収められ、コネクタを介して外部から装着されることを特徴とする。 Any of the display device, or all are contained in a single case respectively, characterized in that it is mounted from the outside via a connector.

【0007】さらに本発明は、CPUと、CPUのアドレス空間に接続されるメインメモリーと、2次記憶装置と、コンソール入力装置と、表示装置とで構成されるパーソナルコンピューターにおいて、CPU、メインメモリー、2次記憶装置、表示装置のうちいずれか、あるいはすべてがそれぞれ一つのケースに収められ、CPU、 [0007] The present invention includes a CPU, a main memory that is connected to the address space of the CPU, a secondary storage device, and the console input device, in a personal computer constituted by a display device, CPU, main memory, secondary storage device, any one of a display device, or all housed in one case each, CPU,
メインメモリーのうちいずれか、あるいはすべてがPC One of the main memory, or all PC
MCIA規格に準拠して構成され、コネクタを介して外部から装着されることを特徴とする。 Is configured in compliance with MCIA standard, characterized in that it is mounted from the outside via a connector.

【0008】 [0008]

【作用】このように、機能単位で独立したケースに収め、それぞれコネクターを介して外部から装着されるようにしておけば、必要に応じて機能の拡張が容易に行える作用がある。 [Action] Thus, housed in separate cases in functional units, if so as to be mounted from the outside through respective connectors, there is expansion easily effect functions as needed. さらに、それぞれの機能がPCMCIA In addition, each of the function is PCMCIA
規格に準拠していれば、第三者の用意するPCMCIA If in compliance with the standard, PCMCIA to provide a third party
カードを装着することも可能となり、また他のPCMC Also possible and will be equipped with a card, also other PCMC
IA規格のスロットを用意した機種と共用することも可能となる作用もある。 There is also action which it is possible to be shared with models that were prepared IA standard of the slot.

【0009】 [0009]

【実施例】図1は本発明の請求項1の実施例の概念を表した図である。 DETAILED DESCRIPTION FIG. 1 is a diagram showing the concept of embodiment of the first aspect of the present invention. 1は、CPUとメインメモリーをのせたボード2と、本体との接続用コネクター3を格納するケース(これを総称してCPUコンポと呼ぶ、以下同様)。 1 includes a board 2 loaded with CPU and main memory, a case for storing the connection connector 3 of the main body (referred to as a CPU component collectively this, hereinafter the same). 6は表示装置、4は、2次記憶装置であるフロッピーディスクドライブ(以下FDDと略す)7と、コンソール入力装置であるキーボード8と、前記FDDの制御装置と前記キーボードの制御装置と表示制御装置等その他の構成要素をのせたボード5と、前記CPUコンポの接続用コネクター9を格納するケースである(以下本体と称す)。 6 display, 4, (hereinafter referred to as FDD) 2 secondary storage device is a floppy disk drive 7, a keyboard 8 is a console input device, control unit and display control unit of the control device of the FDD keyboard a board 5 topped with equal other components, a case for storing the connection for the connector 9 of the CPU component (hereinafter referred to as body).

【0010】図2はCPUにインテル社のCPU 80 [0010] CPU 80 of FIG. 2 Intel in CPU
386SLを使ったときのCPUコンポの構成を示したものである。 It shows the configuration of CPU components when using 386SL. 2は本体との接続用コネクター3と、CP 2 is a connection for the connector 3 of the body, CP
U(80386SL)10と、数値演算コプロセッサー(80387SX)11と、キャッシュメモリー12 And U (80386SL) 10, a math coprocessor (80387SX) 11, cache memory 12
と、水晶発振器13、14と、メインメモリー15を搭載したボードである。 And, a crystal oscillator 13 and 14, is a board with the main memory 15. 10のCPUは、12のキャッシュメモリーを制御するバスと、15のメインメモリーを制御するバスと、11のコプロセッサーを制御するバス、及び本体との通信用のバスを持つ。 10 of the CPU has a bus to control the 12 cache memory, a bus control 15 main memory, a bus that controls 11 coprocessor, and a bus for communication with the body. 13の水晶発振器は、CPU10とメインメモリー15のタイミングをつくり、14の水晶発振器は、CPU10と本体との通信のタイミングをつくる。 Crystal oscillator 13, making the timing of the CPU10 and the main memory 15, crystal oscillator 14, making the timing of communication between the CPU10 and the body.

【0011】図8は、図2で示された各部品の接続を示すブロック図である。 [0011] Figure 8 is a block diagram showing the connection of the components shown in FIG. 54はキャッシュメモリー12とコプロセッサー11のデータバス、55はキャッシュメモリー12のアドレスバス、56はキャッシュメモリー12のコントロール信号、57は、コプロセッサー11 54 denotes a data bus for cache memory 12 and the coprocessor 11, the address bus cache memory 12 55, 56 the control signal of the cache memory 12, 57, coprocessor 11
のコントロール信号、58はDRAMで構成されたメインメモリー15のデータバス、59はメインメモリー1 Control signal, 58 denotes a data bus of the main memory 15 constituted by DRAM, 59 a main memory 1
5のアドレスバス、60はメインメモリー15のコントロール信号、61はISA(INDUSTRIAL STANDARD ARCH 5 of the address bus, 60 a control signal of the main memory 15, 61 ISA (INDUSTRIAL STANDARD ARCH
ITECTURE,業界標準)バスのラッチしないアドレスバス(以下LAバスと称す)、62はISAバスのシステムアドレスバス(以下SAバスと称す)、63はISAバスのシステムアドレスバス(以下SDバスと称す)、6 ITECTURE, industry standard) is referred to as bus address bus (hereinafter LA bus without latch) 62 is referred to as the system address bus (hereinafter SA bus ISA bus), 63 is referred to as the system address bus (hereinafter SD bus ISA bus) , 6
4はISAバスのコントロール・ステイタス信号である。 4 is a control status signal of the ISA bus.

【0012】表1と表2は、図1、図2の本体との接続用のコネクター3の信号配置を示したものである。 [0012] Table 1 and Table 2, Figure 1 shows a signal arrangement of connector 3 for connection to the body of Figure 2.

【0013】 [0013]

【表1】 [Table 1]

【0014】 [0014]

【表2】 [Table 2]

【0015】CPUコンポを表1、表2の信号配置に則って構成すれば、CPUを変更しても互換性のあるCP [0015] The CPU component Table 1, if configured in accordance with the signal arrangement of Table 2, changing the CPU compatible CP
Uコンポをつくることが可能である。 It is possible to make a U component. たとえば、インテル社のSLアーキテクチャに基づいた新しいCPUである、H3C、H4C等を使えば、基本的に80386S For example, a new CPU based on Intel's SL architecture, H3C, if you use the H4C, etc., basically 80386S
Lと同じCPUコンポがつくれるので、ユーザーは、新しいCPUの発売に合わせて、CPUコンポのアップグレードが可能となる。 Since the same CPU component can build and L, the user, in accordance with the launch of the new CPU, it is possible to upgrade the CPU components. しかも、CPUコンポは、本体の外部から装着可能なので、交換の手数は最小となる。 In addition, CPU components, so that can be mounted from the outside of the body, the exchange of labor is minimized.

【0016】図3は本発明の請求項2の実施例を示した図である。 [0016] FIG. 3 is a diagram showing an embodiment of a second aspect of the present invention. 23は、CPUとメインメモリーをのせたボード24と、本体との接続用コネクター25を格納し、 23, the board 24, which put the CPU and main memory, and stores the connection connector 25 of the main body,
PCMCIA規格の外形寸法に準拠したCPUコンポ。 CPU components that conform to the outer dimensions of the PCMCIA standard.
28は表示装置、26は、2次記憶装置であるFDD2 28 display device, 26 is a secondary storage device FDD2
9と、コンソール入力装置であるキーボード30と、前記FDDの制御装置と前記キーボードの制御装置と表示制御装置等その他の構成要素をのせたボード27と、前記CPUコンポの接続用コネクター31を格納した本体である。 9, a keyboard 30 is the console input device, a board 27 in which the carrying control device and other components control device and a display control device such as the keyboard FDD, and stores the connection for the connector 31 of the CPU components it is a body.

【0017】図4は、前記CPUコンポの外形寸法と、 [0017] Figure 4 is a external dimensions of the CPU components,
内部の構成を示した図である。 Is a diagram illustrating an internal configuration. 図で示すようにCPUコンポのケースを含めた厚みが3.3mmしかないため、 Since there is only 3.3mm thickness including the case of CPU components as shown in the figure,
CPU16と、水晶発振器20、21と、システムメモリー17と、キャッシュメモリー19はすべて厚み1m The CPU16, the crystal oscillator 20 and 21, a system memory 17, all cache memory 19 has a thickness 1m
m以下の特殊なパッケージで実装する必要がある。 There is a need to be implemented in the following special package m. たとえば、COB(CHIP ON BOARD),TAB(TAP AUTOMATE For example, COB (CHIP ON BOARD), TAB (TAP AUTOMATE
D BONDING)等の技術を使えば、1mm以下で実装することが可能である。 With D BONDING) or the like techniques can be implemented in 1mm or less.

【0018】図9は、図4で示された各部品の接続を示すブロック図である。 [0018] FIG. 9 is a block diagram showing the connection of the components shown in FIG. 54はキャッシュメモリー12のデータバス、55はキャッシュメモリー12のアドレスバス、56はキャッシュメモリー12のコントロール信号、58はメインメモリー15のデータバス、59はメインメモリー15のアドレスバス、60はメインメモリー15のコントロール信号、61はISAバスのLAバス、62はISAバスのSAバス、63はISAバスのSDバス、64はISAバスのコントロール・ステイタス信号である。 54 denotes a data bus for the cache memory 12, 55 is an address bus of the cache memory 12, the control signal of the cache memory 12 56, the data bus of the main memory 15 58, 59 the address of the main memory 15 bus, 60 main memory 15 control signals, 61 ISA bus LA bus 62 ISA bus SA bus 63 of the ISA bus SD bus, 64 is a control status signal for the ISA bus.

【0019】この実施例の本体との接続用のコネクター18の信号の配置は、表1、表2のものがそのまま適用される。 The arrangement of the signal connector 18 for connection to the body of this example, Table 1, those in Table 2 applied as it is.

【0020】図5は本発明の請求項3の実施例の概念を表した図である。 [0020] FIG. 5 is a diagram showing the concept of embodiment of the third aspect of the present invention. 32は、CPUとメインメモリー接続用のコネクター42と、本体との接続用コネクター34 32 includes a connector 42 for the CPU and main memory connected, connectors for connection to the main body 34
を格納するCPUコンポ。 CPU components to store. 33はメインメモリーとCP 33 is the main memory and CP
Uコンポとの接続用のコネクター35を格納するメモリーコンポ。 Memory component that stores the connector 35 for connection to the U component. 36は表示装置。 36 is a display device. 41は、FDD38と、キーボード39と、前記FDDの制御装置と前記キーボードの制御装置と表示制御装置等その他の構成要素をのせたボード40と、前記CPUコンポの接続用コネクター37を格納するケースである(以下本体と称す)。 41 is a FDD38, a keyboard 39, a control device and a display control unit such as a board 40 carrying the other components of the control device of the FDD keyboard, in case of storing the connection connector 37 of the CPU components there (hereinafter referred to as a body).

【0021】表3は、前記コネクター42の信号配置図を示したものである。 [0021] Table 3 shows the signal constellation diagram of the connector 42.

【0022】 [0022]

【表3】 [Table 3]

【0023】33のメモリーコンポは、CPUコンポ3 [0023] 33 memory component of, CPU component 3
2に外部から装着され、CPUコンポは、本体41に外部から装着される。 2 to be mounted from the outside, CPU components are mounted externally to the body 41.

【0024】図6はCPUにインテル社のCPU 80 [0024] FIG. 6 CPU 80 of Intel in CPU
386SLを使ったときのCPUコンポの構成を示したものである。 It shows the configuration of CPU components when using 386SL. 43は本体との接続用コネクター44と、 43 is a connection connector 44 of the main body,
CPU(80386SL)45と、数値演算コプロセッサー(80387SX)46と、キャッシュメモリー4 A CPU (80386SL) 45, a math coprocessor (80387SX) 46, cache memory 4
7と、水晶発振器48、49と、メインメモリーをのせたメモリーコンポ接続用コネクター50を搭載したボードである。 7, a crystal oscillator 48 and 49, is a board equipped with a memory component connection connector 50 topped the main memory. 45のCPUは、47のキャッシュメモリーを制御するバスと、メモリーコンポを制御するバスと、 45 of the CPU includes a bus for controlling the cache memory 47, a bus control memory component,
46のコプロセッサーを制御するバス、及び本体との通信用のバスを持つ。 Bus to control the 46 coprocessor, and with a bus for communication with the body. 48の水晶発振器は、CPU45とメインメモリーのタイミングをつくり、49の水晶発振器は、CPU45と本体との通信のタイミングをつくる。 Crystal oscillator 48, made the timing of the CPU45 and the main memory, the crystal oscillator of 49, making the timing of communication between the CPU45 and the body.

【0025】図7は前記メモリーコンポの内部構成を示したもので、53は、CPUコンポ43との接続用のコネクター51と、メインメモリーを構成するDRAM5 [0025] Figure 7 shows the internal configuration of the memory component 53 constitutes a connector 51 for connection to the CPU component 43, a main memory DRAM5
2をのせるボードである。 It is a board to put the 2.

【0026】図10は、図6で示された各部品の接続を示すブロック図である。 [0026] FIG. 10 is a block diagram showing the connection of the components shown in FIG. 54はキャッシュメモリー47 54 cache memory 47
のデータバス、55はキャッシュメモリー47のアドレスバス、56はキャッシュメモリー47のコントロール信号、58はメモリーコンポのデータバス、59はメモリーコンポのアドレスバス、60はメモリーコンポのコントロール信号、61はISAバスのLAバス、62はISAバスのSAバス、63はISAバスのSDバス、 Data bus, an address bus of the cache memory 47 55, the control signal of the cache memory 47 56, the data bus memory component 58, the memory components of the address bus 59, 60 is a control signal of the memory component, 61 ISA bus LA bus, 62 of the ISA bus SA bus 63 of the ISA bus SD bus,
64はISAバスのコントロール・ステイタス信号である。 64 is a control status signal of the ISA bus.

【0027】図11は、図7で示された各部品の接続を示すブロック図である。 [0027] FIG. 11 is a block diagram showing the connection of the components shown in FIG. 52はメインメモリーを構成するDRAM,51はCPUコンポとの接続用のコネクター、58はDRAMのデータバス、59はDRAMのアドレスバス、60はDRAMのコントロール信号である。 52 DRAM, 51 constituting the main memory connectors for connection to the CPU component, the 58 data bus DRAM, the 59 DRAM address bus, 60 is a control signal of the DRAM.

【0028】CPUコンポを表1、表2の信号配置に則って構成すれば、CPUを変更しても互換性のあるCP [0028] The CPU component Table 1, if configured in accordance with the signal arrangement of Table 2, changing the CPU compatible CP
Uコンポをつくることが可能である。 It is possible to make a U component. たとえば、インテル社のSLアーキテクチャに基づいた新しいCPUである、H3C、H4C等を使えば、基本的に80386S For example, a new CPU based on Intel's SL architecture, H3C, if you use the H4C, etc., basically 80386S
Lと同じCPUコンポがつくれるので、ユーザーは、新しいCPUの発売に合わせて、CPUコンポのアップグレードが可能となる。 Since the same CPU component can build and L, the user, in accordance with the launch of the new CPU, it is possible to upgrade the CPU components. しかも、CPUコンポは、本体の外部から装着可能なので、交換の手数は最小となる。 In addition, CPU components, so that can be mounted from the outside of the body, the exchange of labor is minimized.

【0029】図12は本発明の請求項4の実施例の概念を表した図である。 FIG. 12 is a diagram showing the concept of embodiment of the fourth aspect of the present invention. 65は、CPUとメインメモリー接続用のコネクター75と、本体との接続用コネクター6 65, the connector 75 for the CPU and main memory connection, connector for connection to the main body 6
7を格納するCPUコンポ。 CPU component that stores the 7. 66はPCMCIA規格2.0に則り、メインメモリーとCPUコンポとの接続用のコネクター68を格納するメモリーコンポ。 66 accordance with the PCMCIA standard 2.0, memory component for storing the connector 68 for connection to the main memory and the CPU components. 69は表示装置。 69 is a display device. 74は、FDD71と、キーボード72と、 74 is a FDD71, a keyboard 72,
前記FDDの制御装置と前記キーボードの制御装置と表示制御装置等その他の構成要素をのせたボード73と、 A board 73 carrying the control device and a display control device such as other components of the keyboard and the control unit of the FDD,
前記CPUコンポの接続用コネクター70を格納するケースである(以下本体と称す)。 A case for storing the connecting connector 70 of the CPU component (hereinafter referred to as body).

【0030】66のメモリーコンポは、CPUコンポ6 [0030] 66 memory component of, CPU component 6
5に外部から装着され、CPUコンポは、本体74に外部から装着される。 5 is mounted from the outside, CPU components are mounted externally to the body 74. 表4は、図12のCPUコンポ65 Table 4, CPU component 65 of FIG. 12
とメモリーコンポ66の接続用コネクター68の信号配置図を示したものである。 And it shows the signal constellation diagram of connections for the connector 68 of the memory component 66.

【0031】 [0031]

【表4】 [Table 4]

【0032】図13は、請求項5の実施例を示したものである。 [0032] FIG. 13 is a diagram showing an embodiment of claim 5. CPU76と、メインメモリー77と、2次記憶装置(FDD)78と、キーボード79と、表示装置80とから構成されるパーソナルコンピューターに、ケースに収められた表示制御装置100が、本体の外部から装着される様子を示している。 A CPU 76, a main memory 77, a secondary storage device (FDD) 78, mounted a keyboard 79, a personal computer and a display device 80. The display control device 100, housed in a case is, from the outside of the body It shows a state that is.

【0033】図14は、前記表示制御装置78の内部構成を示したもので、81は電子部品をのせる基板(PC [0033] Figure 14 shows the internal configuration of the display control device 78, the substrate 81 mounting the electronic component (PC
B)、82は本体との接続用のコネクター、83は該表示制御装置78が本体と接続されているかどうかを判断するスイッチで、84のバッファのG(ゲート)を制御する。 B), 82 connector for connection to the body 83 on switches the display control unit 78 determines whether it is connected to the body, to control the G (gate) of the buffer 84. 85は液晶用グラフィックコントローラー、86 85 graphics controller for a liquid crystal, 86
はビデオメモリー、87は水晶発振器、88は表示のモードに合った周波数を作るPLL(PHASE LOCKED LOOP) PLL to create a frequency that matches the video memory, 87 is a crystal oscillator, 88 to the display mode (PHASE LOCKED LOOP)
である。 It is.

【0034】図15は、図14の電気的な接続の様子を示したブロック図である。 [0034] FIG. 15 is a block diagram showing the state of electrical connection of Figure 14. 89はシステムアドレスバス、90はシステムデータバス、91はシステムコントロール信号、92は83のスイッチの状態で84のバッファのゲートを制御する信号、93はバッファされたアドレスバス、94はバッファされたデータバス、95はバッファされたシステムコントロール信号、96は液晶の表示用信号、97はビデオメモリー用アドレスバス、 89 system address bus, 90 a system data bus, the system control signal 91, 92 is a signal for controlling the gate 84 buffer in the state 83 of the switch, the address bus are buffered 93, 94 has been buffered data bus, 95 system control signals are buffered, the display signal of the liquid crystal, 97 is an address bus for video memory 96,
98はビデオメモリー用データバス、99はビデオメモリーのコントロール信号である。 98 denotes a data bus for video memory, 99 is a control signal of the video memory.

【0035】このように、表示制御回路の部分をひとつにまとめ、ケースに収め、外部から容易に交換できるようにすることで、表示用の回路の交換が容易になる。 [0035] Thus, together a portion of the display control circuit, accommodated in the case, by making it possible to easily replace externally, to facilitate replacement of the circuit for display. 例えば、最初は標準のVGA(VIDEO GRAPHICS ARRAY, IB For example, first the standard VGA (VIDEO GRAPHICS ARRAY, IB
M REGISTERED TRADE MARK)対応のLCDコントローラーを用意しておき、後に高速タイプのVGAコントローラーに置き換えるといったことも可能となる。 M REGISTERED TRADE MARK) is prepared the corresponding LCD controller, it is possible such as replacing the high-speed type of VGA controller later.

【0036】 [0036]

【発明の効果】以上のように、各機能単位でケースに収め本体の外部から交換できるような構成にしておくことで、機能の拡張あるいは機能の変更を行いたい時に、容易に変更を実施できるという効果がある。 As is evident from the foregoing description, by leaving the structure can be replaced from the outside of the body housed in the case in each functional unit, when you want to extend or change the function of the function can be carried out easily changed there is an effect that.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明の請求項1の実施例を示した図。 It illustrates an embodiment of claim 1 of the present invention.

【図2】 本発明の請求項1のCPUコンポの内部構成を示した図。 Diagram illustrating an internal configuration of the CPU component of claim 1 of the invention; FIG.

【図3】 本発明の請求項2の実施例を示した図。 It illustrates an embodiment of claim 2 of the present invention; FIG.

【図4】 本発明の請求項2のCPUコンポの内部構成と外形寸法を示した図。 Diagram illustrating an internal configuration and outer dimensions of the CPU component of claim 2 of the present invention; FIG.

【図5】 本発明の請求項3の実施例を示した図。 It illustrates an embodiment of claim 3 of the present invention; FIG.

【図6】 本発明の請求項3のCPUコンポの内部構成を上面から示した図と側面から示した図。 6 is a diagram of the internal configuration of the CPU component of claim 3 shown from the figures and aspects shown from the upper surface of the present invention.

【図7】 本発明の請求項3のDRAMコンポの内部構成を上面から示した図と側面から示した図。 7 is a diagram of the internal configuration of the DRAM component of claim 3 shown from the figures and aspects shown from the upper surface of the present invention.

【図8】 本発明の請求項1のCPUコンポの内部の電気的接続を示したブロック図。 8 is a block diagram showing the internal electrical connections of the CPU component of claim 1 of the present invention.

【図9】 本発明の請求項2のCPUコンポの内部の電気的接続を示したブロック図。 9 is a block diagram showing the internal electrical connections of the CPU component of claim 2 of the present invention.

【図10】 本発明の請求項3のCPUコンポの内部の電気的接続を示したブロック図。 10 is a block diagram showing the internal electrical connections of the CPU component of claim 3 of the present invention.

【図11】 本発明の請求項3のDRAMコンポの内部の電気的接続を示したブロック図。 FIG. 11 is a block diagram showing the internal electrical connections of the DRAM component of claim 3 of the present invention.

【図12】 本発明の請求項4の実施例を示した図。 It shows an embodiment according to claim 4 of the present invention; FIG.

【図13】 本発明の請求項5の実施例を示した図。 It illustrates an embodiment of claim 5 of the 13 present invention.

【図14】 本発明の請求項5の表示制御装置の内部構成を示した図。 FIG. 14 is a diagram showing the internal configuration of the display control device according to claim 5 of the present invention.

【図15】 本発明の請求項5の表示制御装置の内部の電気的接続を示したブロック図。 Figure 15 is a block diagram showing the internal electrical connection of the display control device according to claim 5 of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1:CPUコンポ 2:CPUボード 3:コネクター 4:ケース 5:ボード 6:表示装置 7:FDD 8:キーボード 9:コネクター 10:CPU 80386SL 11:NPX 80387SX 12:キャッシュメモリー 13:水晶発振器 14:水晶発振器 15:メインメモリー 16:CPU 17:システムメモリー 18:コネクター 19:キャッシュメモリー 20:水晶発振器 21:水晶発振器 22:CPUコンポ 23:CPUコンポ 24:CPUボード 25:コネクター 26:本体 27:ボード 28:表示装置 29:FDD 30:キーボード 31:コネクター 32:CPUコンポ 33:メモリーコンポ 34:コネクター 35:コネクター 36:表示装置 37:コネクター 38:FDD 39:キーボード 40:ボー 1: CPU component 2: CPU board 3: connector 4: Case 5: Board 6: display device 7: FDD 8: Keyboard 9: Connector 10: CPU 80386SL 11: NPX 80387SX 12: Cache Memory 13: Crystal Oscillator 14: crystal oscillator 15: main memory 16: CPU 17: system memory 18: connector 19: cache memory 20: crystal oscillator 21: crystal oscillator 22: CPU component 23: CPU component 24: CPU board 25: connector 26: body 27: board 28: display device 29: FDD 30: keyboard 31: connector 32: CPU component 33: memory component 34: connector 35: connector 36: display device 37: connector 38: FDD 39: keyboard 40: Bo 41:本体 42:コネクター 43:CPUボード 44:コネクター 45:CPU 80386SL 46:NPX 80387SX 47:キャッシュメモリー 48:水晶発振器 49:水晶発振器 50:コネクター 51:コネクター 52:DRAM 53:メモリーボード 54:キャッシュデータバス 55:キャッシュアドレスバス 56:キャッシュコントロール信号 58:DRAMデータバス 59:DRAMアドレスバス 60:DRAMコントロール信号 61:LAバス 62:SAバス 63:SDバス 64:コントロール・ステイタス信号 65:CPUコンポ 66:メモリーコンポ 67:コネクター 68:コネクター 69:表示装置 70:コネクター 71:FDD 72:キーボード 73:ボード 74:本体 75:コネクター 41: body 42: Connector 43: CPU board 44: Connector 45: CPU 80386SL 46: NPX 80387SX 47: Cache Memory 48: Crystal Oscillator 49: Crystal Oscillator 50: Connector 51: Connector 52: DRAM 53: Memory Board 54: cache data bus 55: cache address bus 56: a cache control signal 58: DRAM data bus 59: DRAM address bus 60: DRAM control signal 61: LA bus 62: SA bus 63: SD bus 64: control status signals 65: CPU component 66: memory Composition 67: connector 68: connector 69: display device 70: connector 71: FDD 72: keyboard 73: board 74: body 75: connector 76:CPU 77:メインメモリー 78:FDD 79:キーボード 80:表示装置 81:基板 82:コネクター 83:スイッチ 84:バッファ 85:グラフィックコントローラー 86:ビデオメモリー 87:水晶発振器 88:PLL 89:システムアドレスバス 90:システムデータバス 91:システムコントロール信号 92:ゲート制御信号 93:バッファされたアドレスバス 94:バッファされたデータバス 95:バッファされたシステムコントロール信号 96:表示用信号 97:ビデオメモリー用アドレスバス 98:ビデオメモリー用データバス 99:ビデオメモリーコントロール信号 100:表示制御装置 76: CPU 77: main memory 78: FDD 79: Keyboard 80: Display device 81: substrate 82: Connector 83: switch 84: Buffer 85: Graphic Controller 86: Video Memory 87: Crystal Oscillator 88: PLL 89: system address bus 90 : system data bus 91: system control signal 92: the gate control signal 93: buffer address bus 94: buffered data bus 95: buffered system control signal 96: display signal 97: a video memory address bus 98: video memory data bus 99: a video memory control signal 100: display control unit

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】中央演算処理装置(以下CPUと略す) 1. A central processing unit (hereinafter abbreviated as CPU)
    と、該CPUのアドレス空間に接続されるメインメモリー(ダイナミック RAM;DRAM,スタティック When the main memory (dynamic RAM connected to the address space of said CPU; DRAM, static
    RAM;SRAM、疑似SRAM、等半導体メモリー、 RAM; SRAM, pseudo SRAM, etc. semiconductor memory,
    以下同様)と、2次記憶装置(フロッピーディスクドライブ、ハードディスクドライブ、光磁気ディスクドライブ、半導体ディスクドライブ等、以下同様)と、コンソール入力装置(キーボード、ライトペン、タッチパネル、デジタイザ、ペンタブレット等、以下同様)と、表示装置(CRT表示装置、フラットパネル表示装置等、 And hereinafter the same), secondary storage devices (floppy disk drive, hard disk drive, a magneto-optical disk drive, solid state disk drive, etc., and hereinafter the same), the console input device (a keyboard, a light pen, a touch panel, digitizer, pen tablet, etc., hereinafter the same), the display device (CRT display device, a flat panel display device or the like,
    以下同様)とで構成されるパーソナルコンピューターにおいて、該CPUと該メインメモリーが一つのケースに収められ、コネクターを介して本体(2次記憶装置とコンソール入力装置と表示装置の集合のことを指す)に外部から装着される事を特徴とする、パーソナルコンピューター。 In the personal computer constructed out with less the same), the CPU and the main memory is accommodated in one case, refers to a collection of body (the secondary storage device and the console input device and a display device via a connector) , characterized in that it is mounted from the outside in, a personal computer.
  2. 【請求項2】CPUと、CPUのアドレス空間に接続されるメインメモリーと、2次記憶装置と、コンソール入力装置と、表示装置とで構成されるパーソナルコンピューターにおいて、該CPUと該メインメモリーがPCM 2. A CPU, a main memory that is connected to the address space of the CPU, and secondary storage device, and the console input device, in a personal computer constituted by a display device, said CPU and said main memory PCM
    CIA(PERSONAL CONPUTER MEMORY CARD INTERNATIONA CIA (PERSONAL CONPUTER MEMORY CARD INTERNATIONA
    L ASSOCIATION)規格リリース2.0仕様の外形寸法に準拠したケースに収められ、コネクターを介して本体(2次記憶装置とコンソール入力装置と表示装置の集合のことを指す)に外部から装着される、請求項1記載のパーソナルコンピューター。 L ASSOCIATION) housed in a casing conforming to the outer dimensions of the standard release 2.0 specification, refers to a collection of body (the secondary storage device and the console input device and a display device via a connector) to be mounted from the outside, wherein personal computer of claim 1, wherein the.
  3. 【請求項3】CPUと、CPUのアドレス空間に接続されるメインメモリーと、2次記憶装置と、コンソール入力装置と、表示装置とで構成されるパーソナルコンピューターにおいて、該CPUと該メインメモリーがそれぞれ一つのケースに収められ、該メインメモリーがコネクターを介して該CPUに外部から装着され、さらに該C 3. A CPU, a main memory that is connected to the address space of the CPU, and secondary storage device, and the console input device, in a personal computer constituted by a display device, said CPU and said main memory, respectively housed in one case, the main memory is mounted externally to the CPU via the connector, further wherein the C
    PUがコネクターを介して本体(2次記憶装置とコンソール入力装置と表示装置の集合のことを指す)に外部から装着されることを特徴とするパーソナルコンピューター。 Personal computer PU is characterized in that it is mounted externally to (refers to the set of secondary storage device and the console input device and a display device) body via a connector.
  4. 【請求項4】CPUと、CPUのアドレス空間に接続されるメインメモリーと、2次記憶装置と、コンソール入力装置と、表示装置とで構成されるパーソナルコンピューターにおいて、該メインメモリーがPCMCIA規格リリース2.0仕様に準拠したメモリーカードで構成され、該CPUが該メモリーカード接続用のコネクターと他の構成要素との接続用のコネクターを持った一つのケースに収められ、該メモリーカードが該CPUにコネクターを介して外部から装着され、該CPUが他のコネクターを介して本体(2次記憶装置とコンソール入力装置と表示装置の集合のことを指す)に外部から装着される、請求項3記載のパーソナルコンピューター。 4. A CPU, a main memory that is connected to the address space of the CPU, a secondary storage device, and the console input device, in a personal computer constituted by a display device, said main memory PCMCIA standard Release 2.0 consists of a memory card that conforms to the specification, the CPU are contained in a single case with a connector for connecting the connector and other components for the memory card connected, the memory card connector to the CPU mounted externally through, the CPU is mounted externally on (refer to a collection of the secondary storage device and the console input device and a display device) body via the other connector, the personal computer according to claim 3, wherein .
  5. 【請求項5】CPUと、CPUのアドレス空間に接続されるメインメモリーと、2次記憶装置と、コンソール入力装置と、表示装置とで構成されるパーソナルコンピューターにおいて、表示制御装置が一つのケースに収められ、コネクタを介して本体(CPU、メインメモリー、 5. A CPU, a main memory that is connected to the address space of the CPU, a secondary storage device, and the console input device, in a personal computer constituted by a display device, in one case the display control unit housed is, body via the connector (CPU, main memory,
    2次記憶装置、コンソール入力装置で構成される)に外部から装着されることを特徴とするパーソナルコンピューター。 Secondary storage device, a personal computer, characterized in that it is mounted externally to the formed) in the console input device.
JP23969792A 1992-09-08 1992-09-08 Personal computer Granted JPH0689131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23969792A JPH0689131A (en) 1992-09-08 1992-09-08 Personal computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23969792A JPH0689131A (en) 1992-09-08 1992-09-08 Personal computer

Publications (1)

Publication Number Publication Date
JPH0689131A true true JPH0689131A (en) 1994-03-29

Family

ID=17048579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23969792A Granted JPH0689131A (en) 1992-09-08 1992-09-08 Personal computer

Country Status (1)

Country Link
JP (1) JPH0689131A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63251429A (en) * 1987-03-13 1988-10-18 Shell Int Research Removal of palladium catalyst residue from copolymer of carbon dioxide and one or more kind of olefin unsaturated compound
JPS63273641A (en) * 1987-03-27 1988-11-10 Shell Int Research Removal of catalyst residue from olefin/co copolymer
EP0704813A3 (en) * 1994-09-29 1996-10-16 Toshiba Kk Ic card information processing apparatus
US6839229B2 (en) 2001-09-07 2005-01-04 Fujitsu Limited Information processing device and external unit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63251429A (en) * 1987-03-13 1988-10-18 Shell Int Research Removal of palladium catalyst residue from copolymer of carbon dioxide and one or more kind of olefin unsaturated compound
JPS63273641A (en) * 1987-03-27 1988-11-10 Shell Int Research Removal of catalyst residue from olefin/co copolymer
EP0704813A3 (en) * 1994-09-29 1996-10-16 Toshiba Kk Ic card information processing apparatus
US5674080A (en) * 1994-09-29 1997-10-07 Kabushiki Kaisha Toshiba IC card information processing apparatus
US6839229B2 (en) 2001-09-07 2005-01-04 Fujitsu Limited Information processing device and external unit

Similar Documents

Publication Publication Date Title
US7024510B2 (en) Supporting a host-to-input/output (I/O) bridge
US6003100A (en) User-removable central processing unit card for an electrical device
US6070207A (en) Hot plug connected I/O bus for computer system
US5444853A (en) System and method for transferring data between a plurality of virtual FIFO's and a peripheral via a hardware FIFO and selectively updating control information associated with the virtual FIFO's
US5974473A (en) System for controlling insertion, locking, and removal of modules by removing plurality of device drivers for module to be removed from BIOS and informing BIOS of module removal
US5963979A (en) System for updating inactive system memory using dual port memory
US5528758A (en) Method and apparatus for providing a portable computer with integrated circuit (IC) memory card storage in custom and standard formats
US5802393A (en) Computer system for detecting and accessing BIOS ROM on local bus peripheral bus or expansion bus
US5784599A (en) Method and apparatus for establishing host bus clock frequency and processor core clock ratios in a multi-processor computer system
US7194593B2 (en) Memory hub with integrated non-volatile memory
US7197584B2 (en) Removable personal digital assistant in a dual personal computer/personal digital assistant computer architecture
US6311268B1 (en) Computer module device and method for television use
US6232990B1 (en) Single-chip chipset with integrated graphics controller
US5586334A (en) Apparatus and method for suspending and resuming software on a computer
US7324111B2 (en) Method and apparatus for routing graphics processing signals to a stand-alone module
US6148356A (en) Scalable computer system
US6009492A (en) Expansion device and computer system to which expansion device can be connected
US5784576A (en) Method and apparatus for adding and removing components of a data processing system without powering down
US5371861A (en) Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads")
US5887144A (en) Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches
US5978821A (en) Smart modular electronic machine
US6647497B1 (en) Method and system for secure computer system transfer
US6622208B2 (en) System and methods using a system-on-a-chip with soft cache
US5291609A (en) Computer interface circuit
US5909559A (en) Bus bridge device including data bus of first width for a first processor, memory controller, arbiter circuit and second processor having a different second data width