JPH0678346A - 交換機インタフェース用二線−四線変換回路 - Google Patents
交換機インタフェース用二線−四線変換回路Info
- Publication number
- JPH0678346A JPH0678346A JP22598192A JP22598192A JPH0678346A JP H0678346 A JPH0678346 A JP H0678346A JP 22598192 A JP22598192 A JP 22598192A JP 22598192 A JP22598192 A JP 22598192A JP H0678346 A JPH0678346 A JP H0678346A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- winding
- transformer
- voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 交換機インタフェース用二線−四線変換回路
に関し、トランスの内部抵抗が所定の値から変動したと
しても四線→二線入力側から二線→四線出力側への廻り
込み減衰量を劣化させないことを目的とする。 【構成】 四線側の巻線１４を中間タップ３０により二
分した３巻線トランス１０′から構成すると共に該中間
タップを接地し、二分された四線側の巻線の一端および
他端に、第１増幅器２１の入力および第２増幅器２２の
出力をそれぞれ接続すると共に、これら増幅器の間をエ
コーキャンセル回路２３で結ぶように構成する。
に関し、トランスの内部抵抗が所定の値から変動したと
しても四線→二線入力側から二線→四線出力側への廻り
込み減衰量を劣化させないことを目的とする。 【構成】 四線側の巻線１４を中間タップ３０により二
分した３巻線トランス１０′から構成すると共に該中間
タップを接地し、二分された四線側の巻線の一端および
他端に、第１増幅器２１の入力および第２増幅器２２の
出力をそれぞれ接続すると共に、これら増幅器の間をエ
コーキャンセル回路２３で結ぶように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、交換機インタフェース
用二線−四線変換回路に関する。交換機インタフェース
用二線−四線変換回路はいわゆるハイブリッドトランス
を主たる要素として構成され、例えば二線側を交換機に
接続し、四線側をコーデック（コーダおよびデコーダ）
に接続する場合に、両者間のインタフェースとして用い
られる。この場合、その四線は一対の二線よりなり、一
方の二線は交換機からのアナログ信号を上記コーダに入
力し、対応するディジタル信号を生成させる。逆に交換
機に向って入力されるディジタル信号は上記デコーダに
てアナログ信号に交換され、このアナログ信号は他方の
二線を通して交換機に入力される。
用二線−四線変換回路に関する。交換機インタフェース
用二線−四線変換回路はいわゆるハイブリッドトランス
を主たる要素として構成され、例えば二線側を交換機に
接続し、四線側をコーデック（コーダおよびデコーダ）
に接続する場合に、両者間のインタフェースとして用い
られる。この場合、その四線は一対の二線よりなり、一
方の二線は交換機からのアナログ信号を上記コーダに入
力し、対応するディジタル信号を生成させる。逆に交換
機に向って入力されるディジタル信号は上記デコーダに
てアナログ信号に交換され、このアナログ信号は他方の
二線を通して交換機に入力される。
【０００２】
【従来の技術】図３は従来の二線−四線変換回路の詳細
例を示す図である。本図に示すとおり、一般に二線−四
線変換回路は、二線側の巻線１２と四線側の巻線１４の
対からなる２巻線トランス１０と、二線→四線出力用の
第１増幅器２１と、四線→二線入力用の第２増幅器２２
と、該第１および第２増幅器の各入力間に接続されるエ
コーキャンセル回路２３とからなる。Ｖout は第１増幅
器２１からの出力電圧を表し、Ｖinは第２増幅器２２へ
の入力電圧を表す。これらＶout およびＶinは例えば前
述したコーデックへの入力電圧および該コーデックから
の出力電圧にそれぞれ相当する。
例を示す図である。本図に示すとおり、一般に二線−四
線変換回路は、二線側の巻線１２と四線側の巻線１４の
対からなる２巻線トランス１０と、二線→四線出力用の
第１増幅器２１と、四線→二線入力用の第２増幅器２２
と、該第１および第２増幅器の各入力間に接続されるエ
コーキャンセル回路２３とからなる。Ｖout は第１増幅
器２１からの出力電圧を表し、Ｖinは第２増幅器２２へ
の入力電圧を表す。これらＶout およびＶinは例えば前
述したコーデックへの入力電圧および該コーデックから
の出力電圧にそれぞれ相当する。
【０００３】図４は図３の回路構成を単純化して示す図
である。なお、図３に用いたのと同様の参照番号および
記号を共通に用いている。後述する他の図面についても
同様である。ここで参照記号について説明すると、 ｎ ：トランス１０の巻数比 Ｌ ：トランス１０のインダクタンス ｒ ：巻線１２の内部抵抗（二線側） ｒ′：巻線１４の内部抵抗（四線側） Ｒ ：二線側終端抵抗 Ｒ′：四線側終端抵抗 である。
である。なお、図３に用いたのと同様の参照番号および
記号を共通に用いている。後述する他の図面についても
同様である。ここで参照記号について説明すると、 ｎ ：トランス１０の巻数比 Ｌ ：トランス１０のインダクタンス ｒ ：巻線１２の内部抵抗（二線側） ｒ′：巻線１４の内部抵抗（四線側） Ｒ ：二線側終端抵抗 Ｒ′：四線側終端抵抗 である。
【０００４】例えば前述したコーデックから送出された
信号（Ｖin）は、電流駆動回路として働く第２増幅器２
２を介して電流Ｉを生成させる。この電流Ｉによって第
２増幅器２２の出力には電圧Ｖが現れる。この電圧Ｖは
本来トランス１０を介して交換機にのみ与えられるべき
ものであるが、回路構成上、第１増幅器２１の入力にも
与えられてしまう。これがいわゆる廻り込み電圧であ
り、既述のコーデックに入力されて伝送品質を悪くして
しまう。つまり音声信号であれば、話者の声が反響して
自分自身に聞こえてしまう。いわゆるエコーである。
信号（Ｖin）は、電流駆動回路として働く第２増幅器２
２を介して電流Ｉを生成させる。この電流Ｉによって第
２増幅器２２の出力には電圧Ｖが現れる。この電圧Ｖは
本来トランス１０を介して交換機にのみ与えられるべき
ものであるが、回路構成上、第１増幅器２１の入力にも
与えられてしまう。これがいわゆる廻り込み電圧であ
り、既述のコーデックに入力されて伝送品質を悪くして
しまう。つまり音声信号であれば、話者の声が反響して
自分自身に聞こえてしまう。いわゆるエコーである。
【０００５】そこでエコーキャンセル回路２３の出力
に、上記電圧Ｖを反転した電圧−Ｖを出力し、廻り込み
電圧をキャンセルさせる。
に、上記電圧Ｖを反転した電圧−Ｖを出力し、廻り込み
電圧をキャンセルさせる。
【０００６】
【発明が解決しようとする課題】上述した従来の二線−
四線変換回路には問題がある。この問題とは、上記電圧
Ｖがエコーキャンセル用の上記電圧−Ｖによって十分相
殺し切れずに依然エコーが残ってしまう問題である。こ
の問題は特にトランス１０に温度変動が与えられたとき
に顕著である。
四線変換回路には問題がある。この問題とは、上記電圧
Ｖがエコーキャンセル用の上記電圧−Ｖによって十分相
殺し切れずに依然エコーが残ってしまう問題である。こ
の問題は特にトランス１０に温度変動が与えられたとき
に顕著である。
【０００７】この理由はトランス１０に温度変動が生ず
ると、トランス１０の内部抵抗ｒ，ｒ′も変動し、この
ｒ，ｒ′の変動によって上記電圧Ｖが変動してしまうか
らである。つまりここに変動してしまったＶは上記電圧
−Ｖによって十分相殺できない。なぜならこの電圧−Ｖ
の方は上記ｒ，ｒ′の変動による影響を全く受けていな
いからである。ここで上記電圧Ｖがｒ，ｒ′の変動によ
る影響を受けて同様に変動する理由をもう少し詳しく説
明する。
ると、トランス１０の内部抵抗ｒ，ｒ′も変動し、この
ｒ，ｒ′の変動によって上記電圧Ｖが変動してしまうか
らである。つまりここに変動してしまったＶは上記電圧
−Ｖによって十分相殺できない。なぜならこの電圧−Ｖ
の方は上記ｒ，ｒ′の変動による影響を全く受けていな
いからである。ここで上記電圧Ｖがｒ，ｒ′の変動によ
る影響を受けて同様に変動する理由をもう少し詳しく説
明する。
【０００８】図５は抵抗ｒ，ｒ′の変動によって電圧Ｖ
が変動することを説明するための図であり、図３および
図４に示すトランス１０と、その周辺回路を等価的に電
圧駆動形式で表したものである。なお、Ｉ1 はトランス
１０の二線側電流、Ｉ2 はその四線側電流をそれぞれ表
す。図５に則り以下数式を用いて環路解析法により説明
する。ただし、抵抗Ｒ1 ，Ｒ2 とインピーダンスＺL を
次のように定義する。
が変動することを説明するための図であり、図３および
図４に示すトランス１０と、その周辺回路を等価的に電
圧駆動形式で表したものである。なお、Ｉ1 はトランス
１０の二線側電流、Ｉ2 はその四線側電流をそれぞれ表
す。図５に則り以下数式を用いて環路解析法により説明
する。ただし、抵抗Ｒ1 ，Ｒ2 とインピーダンスＺL を
次のように定義する。
【０００９】 Ｒ1 ＝ｒ＋Ｒ Ｒ2 ＝ｒ′＋Ｒ′ ＺL ＝ωＬ（ωは音声周波数） またトランス１０の結合係数は便宜上１とする。
【００１０】
【数１】
【００１１】
【数２】
【００１２】
【数３】
【００１３】ここでＺL ≫Ｒ1 ，Ｒ2 が一般に成立する
ので
ので
【００１４】
【数４】
【００１５】
【数５】
【００１６】上記式（５）より、電圧Ｖは内部抵抗ｒ′
の変動によって変動することが明らかとなる。ちなみ
に、図３の回路中に示した具体的数値を当てはめると、
上記式（５）より、Ｖ＝０．６Ｅとなり、ここにＥ＝
（１＋１０ＫΩ／１０ＫΩ）×１より、Ｖ＝１．２ボル
トとなる。この場合、廻り込みが全くない理想状態であ
れば、 Ｖout ＝−（１．２−１．２）×４０ＫΩ／１０ＫΩ ＝０ボルト である。
の変動によって変動することが明らかとなる。ちなみ
に、図３の回路中に示した具体的数値を当てはめると、
上記式（５）より、Ｖ＝０．６Ｅとなり、ここにＥ＝
（１＋１０ＫΩ／１０ＫΩ）×１より、Ｖ＝１．２ボル
トとなる。この場合、廻り込みが全くない理想状態であ
れば、 Ｖout ＝−（１．２−１．２）×４０ＫΩ／１０ＫΩ ＝０ボルト である。
【００１７】ところが内部抵抗ｒ，ｒ′が温度、変動に
よりそれぞれ７５Ωに変化したとすると、 Ｖ＝（２００＋７５）／（２００＋７５＋７５＋２０
０）×（１＋１０ＫΩ／１０ＫΩ）×１＝１．０ボルト そうするとＶout は Ｖout ＝−（１．２−１．０）×４０ＫΩ／１０ＫΩ＝
−０．８ボルト ここに廻り込み減衰量は
よりそれぞれ７５Ωに変化したとすると、 Ｖ＝（２００＋７５）／（２００＋７５＋７５＋２０
０）×（１＋１０ＫΩ／１０ＫΩ）×１＝１．０ボルト そうするとＶout は Ｖout ＝−（１．２−１．０）×４０ＫΩ／１０ＫΩ＝
−０．８ボルト ここに廻り込み減衰量は
【００１８】
【数６】
【００１９】となり、理想的な廻り込み減衰量、すなわ
ち＋∞から１．９３dBに劣化してしまう。なお、上述し
た抵抗ｒ，ｒ′の変動は、温度変動によって生ずる他、
製造上のロットのバラツキに起因しても生ずる。したが
って本発明は上記問題点に鑑み、トランスの内部抵抗が
所定の値から変動したとしても四線→二線入力側から二
線→四線出力側への廻り込み減衰量を劣化させることの
ない変換機インタフェース用二線→四線変換回路を提供
することを目的とするものである。
ち＋∞から１．９３dBに劣化してしまう。なお、上述し
た抵抗ｒ，ｒ′の変動は、温度変動によって生ずる他、
製造上のロットのバラツキに起因しても生ずる。したが
って本発明は上記問題点に鑑み、トランスの内部抵抗が
所定の値から変動したとしても四線→二線入力側から二
線→四線出力側への廻り込み減衰量を劣化させることの
ない変換機インタフェース用二線→四線変換回路を提供
することを目的とするものである。
【００２０】
【課題を解決するための手段】図１は本発明に基づく二
線−四線変換回路の原理構成図である。本発明の二線−
四線変換回路は、２巻線形であった従来（図３，図４，
図５）のトランス１０を、四線側の巻線１４を中間タッ
プ３０により二分した３巻線トランス１０′から構成す
ると共に該中間タップ３０を接地（ＧＮＤ）する。さら
に図２に示すように、前記二分された四線側の巻線１４
の一端および他端に、第１増幅器２１の入力および第２
増幅器２２の出力をそれぞれ接続する。
線−四線変換回路の原理構成図である。本発明の二線−
四線変換回路は、２巻線形であった従来（図３，図４，
図５）のトランス１０を、四線側の巻線１４を中間タッ
プ３０により二分した３巻線トランス１０′から構成す
ると共に該中間タップ３０を接地（ＧＮＤ）する。さら
に図２に示すように、前記二分された四線側の巻線１４
の一端および他端に、第１増幅器２１の入力および第２
増幅器２２の出力をそれぞれ接続する。
【００２１】
【作用】図１においてＲ″は二線→四線出力側の終端抵
抗、Ｒ′は四線→二線入力側の終端抵抗である。またＩ
3 は二線→四線出力側の電流、Ｉ2 は二線→四線入力側
の電流である。さらにＶ′は本発明に基づくキャンセル
電圧である（前述のＶに相当）。
抗、Ｒ′は四線→二線入力側の終端抵抗である。またＩ
3 は二線→四線出力側の電流、Ｉ2 は二線→四線入力側
の電流である。さらにＶ′は本発明に基づくキャンセル
電圧である（前述のＶに相当）。
【００２２】ここで、抵抗Ｒ1 ，Ｒ2 ，Ｒ3 およびイン
ピーダンスＺL を次のように定義し、 Ｒ1 ＝ｒ＋Ｒ Ｒ2 ＝ｒ′＋Ｒ′ Ｒ3 ＝ｒ′＋Ｒ″ ＺL ＝ωＬ 上記キャンセル電圧Ｖ′を求める。
ピーダンスＺL を次のように定義し、 Ｒ1 ＝ｒ＋Ｒ Ｒ2 ＝ｒ′＋Ｒ′ Ｒ3 ＝ｒ′＋Ｒ″ ＺL ＝ωＬ 上記キャンセル電圧Ｖ′を求める。
【００２３】図１の回路にキルヒホッフの第２法則を適
用すると式（７）が得られる。
用すると式（７）が得られる。
【００２４】
【数７】
【００２５】この式（７）を変形して整理すると式
（８）が得られる。
（８）が得られる。
【００２６】
【数８】
【００２７】かくして電流Ｉ3 は式（９）によって表わ
される。
される。
【００２８】
【数９】
【００２９】かくして最終的に求めるキャンセル電圧
Ｖ′は、 Ｖ′＝Ｉ3 Ｒ″ により算出される。中間タップ３０が接地された３巻線
トランス１０′のもとで得られるキャンセル電圧Ｖ′
（＝Ｉ3 Ｒ″）は、内部抵抗ｒ′の変動の影響を受けに
くくすることができる。つまり、内部抵抗ｒ′が変動し
てもＶ′がそれ程大きくは変動しないようにすることが
でき、廻り込み減衰量の劣化を防止することが可能にな
る。
Ｖ′は、 Ｖ′＝Ｉ3 Ｒ″ により算出される。中間タップ３０が接地された３巻線
トランス１０′のもとで得られるキャンセル電圧Ｖ′
（＝Ｉ3 Ｒ″）は、内部抵抗ｒ′の変動の影響を受けに
くくすることができる。つまり、内部抵抗ｒ′が変動し
てもＶ′がそれ程大きくは変動しないようにすることが
でき、廻り込み減衰量の劣化を防止することが可能にな
る。
【００３０】このために好ましくは、二線→四線出力側
終端抵抗（Ｒ″）を、二線側終端抵抗（Ｒ）よりも十分
高く設定する。つまりＲ″≫Ｒとする。例えばＲ″＝１
０ＫΩ，Ｒ＝２００Ωである。なお、ｒやｒ′は通常５
０Ω，Ｚl は通常５０ＫΩ〜１００ＫΩ位である。ここ
で上記キャンセル電圧Ｖ′（＝Ｉ3 Ｒ″）は下記式（１
０）のように表される。
終端抵抗（Ｒ″）を、二線側終端抵抗（Ｒ）よりも十分
高く設定する。つまりＲ″≫Ｒとする。例えばＲ″＝１
０ＫΩ，Ｒ＝２００Ωである。なお、ｒやｒ′は通常５
０Ω，Ｚl は通常５０ＫΩ〜１００ＫΩ位である。ここ
で上記キャンセル電圧Ｖ′（＝Ｉ3 Ｒ″）は下記式（１
０）のように表される。
【００３１】
【数１０】
【００３２】上記式（１０）を考察すると、その分子に
巻線１４の内部抵抗ｒ′が全く含まれないことが分か
る。このため、キャンセル電圧Ｖ′はｒ′の変動の影響
を受けにくいことが理解される。ちなみに従来における
キャンセル電圧Ｖは上記式（５）で表され、分子にｒ′
が含まれている。この結果、キャンセル電圧Ｖはｒ′の
変動による影響を受けやすくなっている。
巻線１４の内部抵抗ｒ′が全く含まれないことが分か
る。このため、キャンセル電圧Ｖ′はｒ′の変動の影響
を受けにくいことが理解される。ちなみに従来における
キャンセル電圧Ｖは上記式（５）で表され、分子にｒ′
が含まれている。この結果、キャンセル電圧Ｖはｒ′の
変動による影響を受けやすくなっている。
【００３３】結局、本発明によるキャンセル電圧Ｖ′は
従来のキャンセル電圧Ｖに比べてきわめて安定している
ことが分かる。
従来のキャンセル電圧Ｖに比べてきわめて安定している
ことが分かる。
【００３４】
【実施例】図２は本発明に基づく一実施例を表す回路図
である。図２の実施例において、内部抵抗ｒ，ｒ′が変
動しても、キャンセル電圧Ｖ′はほとんど変化しないこ
とを以下に示す。キャンセル電圧Ｖ′は既述の式（１
０）より、下記の式（１１）のように算出される。
である。図２の実施例において、内部抵抗ｒ，ｒ′が変
動しても、キャンセル電圧Ｖ′はほとんど変化しないこ
とを以下に示す。キャンセル電圧Ｖ′は既述の式（１
０）より、下記の式（１１）のように算出される。
【００３５】
【数１１】
【００３６】この場合、廻り込みが全くない理想状態で
あれば、 Ｖout ＝−（１．０−１．０）×４０ＫΩ／１０ＫΩ ＝０ボルト 一方、内部抵抗ｒ，ｒ′が温度変動によりそれぞれ７５
Ωに変化したとすると、
あれば、 Ｖout ＝−（１．０−１．０）×４０ＫΩ／１０ＫΩ ＝０ボルト 一方、内部抵抗ｒ，ｒ′が温度変動によりそれぞれ７５
Ωに変化したとすると、
【００３７】
【数１２】
【００３８】より、上記式（１１）の値と全く変わらな
い。このことから廻り込み減衰量には全く劣化がないこ
とが分かる。
い。このことから廻り込み減衰量には全く劣化がないこ
とが分かる。
【００３９】
【発明の効果】以上説明したように本発明によれば廻り
込み減衰量を安定に維持でき、従来に比べて伝送品質は
一層改善される。
込み減衰量を安定に維持でき、従来に比べて伝送品質は
一層改善される。
【図面の簡単な説明】
【図１】本発明に基づく二線−四線変換回路の原理構成
図である。
図である。
【図２】本発明に基づく一実施例を表す回路図である。
【図３】従来の二線−四線変換回路の詳細例を示す図で
ある。
ある。
【図４】図３の回路構成を単純化して示す図である。
【図５】抵抗ｒ，ｒ′の変動によって電圧Ｖが変動する
ことを説明するための図である。
ことを説明するための図である。
１０…２巻線トランス １０′…３巻線トランス １２…二線側の巻線 １４…四線側の巻線 ２１…第１増幅器 ２２…第２増幅器 ２３…エコーキャンセル回路 ３０…中間タップ
Claims (2)
- 【請求項１】 二線側の巻線（１２）と四線側の巻線
（１４）の対からなるトランス（１０）と、二線→四線
出力用の第１増幅器（２１）と、四線→二線入力用の第
２増幅器（２２）と、該第１および第２増幅器の各入力
間に接続されるエコーキャンセル回路（２３）とからな
る交換機インタフェース用二線−四線変換回路におい
て、 前記トランスを、前記四線側の巻線を中間タップ（３
０）により二分した３巻線トランス（１０′）から構成
すると共に該中間タップを接地し、 前記二分された四線側の巻線の一端および他端に、前記
第１増幅器の入力および前記第２増幅器の出力をそれぞ
れ接続してなることを特徴とする交換機インタフェース
用二線−四線変換回路。 - 【請求項２】 前記四線側の巻線（１４）における二線
→四線出力側の終端抵抗を、前記二線側の終端抵抗より
も十分高く設定する請求項１に記載の交換機インタフェ
ース用二線−四線変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22598192A JPH0678346A (ja) | 1992-08-25 | 1992-08-25 | 交換機インタフェース用二線−四線変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22598192A JPH0678346A (ja) | 1992-08-25 | 1992-08-25 | 交換機インタフェース用二線−四線変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0678346A true JPH0678346A (ja) | 1994-03-18 |
Family
ID=16837925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22598192A Withdrawn JPH0678346A (ja) | 1992-08-25 | 1992-08-25 | 交換機インタフェース用二線−四線変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0678346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015333A1 (fr) * | 1999-08-20 | 2001-03-01 | Micro M's Inc. | Circuit de conversion deux fils/quatre fils pour dispositif de communication |
-
1992
- 1992-08-25 JP JP22598192A patent/JPH0678346A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015333A1 (fr) * | 1999-08-20 | 2001-03-01 | Micro M's Inc. | Circuit de conversion deux fils/quatre fils pour dispositif de communication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520770B2 (ja) | ハイブリッド回路 | |
| CA1233531A (en) | Electronic hybrid circuit | |
| US4283604A (en) | Current source circuits with common mode noise rejection | |
| US4375015A (en) | Improved electronic hybrid circuit | |
| JPH0767149A (ja) | 加入者回路の二線終端インピーダンス生成回路 | |
| US20030174660A1 (en) | Circuit arrangement for the analogue suppression of echos | |
| JPH0678346A (ja) | 交換機インタフェース用二線−四線変換回路 | |
| US4350964A (en) | Impedance generator circuit | |
| JPH0671343B2 (ja) | ２線式伝送路中の縦及び横方向電流測定回路 | |
| US20080117840A1 (en) | Bridge Circuit to Suppress Echoes in Communication Devices | |
| AU2005282170B2 (en) | Telephone line interface, side-tone attenuation circuit and method | |
| EP0693846A2 (en) | Telephone subscriber line interface circuit and method | |
| JPH0746785B2 (ja) | Ｐｃｍ符号復号器 | |
| JPS6126740B2 (ja) | ||
| JPH07288577A (ja) | 電話装置 | |
| US4230904A (en) | Signal control circuit | |
| EP0412560B1 (en) | Hybrid circuit | |
| JP3511934B2 (ja) | 伝送路インタフェース・モジュール及び伝送システム | |
| US4852159A (en) | Circuit arrangement for a module in the exchange of a digital TDM telecommunications network | |
| JPS61108231A (ja) | 加入者回路 | |
| JP3023846U (ja) | 帯域外信号分離および重畳回路 | |
| JPH05300054A (ja) | 平衡−不平衡変換アダプタ | |
| JPH01222550A (ja) | ハイブリツド回路 | |
| JPS6044855B2 (ja) | 側音防止回路 | |
| JPS6139774B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |