JPH0658634B2

JPH0658634B2 - タグ付きデ−タ処理装置

Info

Publication number: JPH0658634B2
Application number: JP61079952A
Authority: JP
Inventors: 哲明中三川; 伸一郎山口; 秀和松本; 忠秋坂東
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-04-09
Filing date: 1986-04-09
Publication date: 1994-08-03
Anticipated expiration: 2009-08-03
Also published as: JPS62237528A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、実行に際してデータの属性を識別するために
該データに付随して付けられるタグを効率良く処理でき
るデータ処理装置に係わり、特に該タグの長さを任意に
変更可能とすることにより、複数の言語の実行に適した
データ処理装置に関する。

〔従来の技術〕

FORTRANに代表される手続き型言語では、手続きとデー
タが、分離しているが、LISPのような関数型言語や、Pr
ologのような論理型言語では、データの評価によつて処
理が進められる。このため、このような関数型言語や論
理型言語を効率良く実行するためには、データの属性を
表わすためのフイールド、即ちタグ（Ｔａｇ）を、全て
のデータに対して付加することが行われる。タグ部にデ
ータの属性を集中させることにより、言語処理系は、タ
グ部のみを評価することによつて処理を行うことが可能
になり、前述した関数型言語や論理型言語の処理効率を
向上させることができる。

タグ付きデータを効率良く処理するためには、タグ処理
専用の装置を設けることが為されており、タグ処理装置
は、特開昭60-136832号などに記載されている。

〔発明が解決しようとする問題〕

ところで、データに付けられるタグ部の長さ、即ちタグ
によつて区別されるデータの種類は、言語処理系によつ
て異なるが、従来技術では、言語処理系によつて必要と
されるタグ長を、処理装置設計時にあらかじめ決定して
いた。そのため、タグ長を変更することはできず、タグ
長を変更しようとした場合には、装置を作り直すしかな
かつた。

また、計算機の１語内でタグ部とデータ部を表わす場
合、タグの長さを長くすると、それだけデータ部の長さ
が短かくなり、データ部が表現できる範囲が狭くなる。
例えば、データ部がメモリのアドレスを表わす場合、デ
ータ部の長さが１ビツト分短かくなると、データにより
表現できるメモリ空間の大きさが半分になる。そのた
め、あらかじめ複数の言語処理系を考慮して、タグ部を
必要以上に長くとることは効率が良くない。

本発明の目的は、マルチタスク処理する時タスク毎に異
なる言語処理系を行なう場合等のように、複数言語系に
またがる処理を行う場合に、タグ長をプログラム実行時
に変更可能とすることにより、装置を変更することなし
に、複数の言語を最適に処理するデータ処理装置を提供
することにある。

〔問題点を解決するための手段〕

上記目的は、タグ長を記憶するレジスタと、該レジスタ
の内容を読み出す手段とを設け、該レジスタの内容を、
プログラムによつて変更可能とし、タグ付きデータより
タグ部を取り出す回路、および、タグ付きデータよりデ
ータ部を取り出す回路は、タグ処理を行う際に、その時
点での該レジスタの内容をタグ長と見なして処理を行う
ことにより、達成される。

〔作用〕

タグ処理装置は、タグ処理を行う時点での、タダ長を記
憶するレジスタの内容を、タグ長として処理を行うの
で、該レジスタの内容を、プログラムによつて変更する
と、次に該タグ処理装置が処理を行う際には、該レジス
タの、変更された後の内容をタグ長と見なして、処理を
行うので、タグの長さは、プログラムによつて任意に変
更可能である。

〔実施例〕

以下、本発明の一実施例を第１図〜第１０図により説明
する。

第１図は、本発明の一実施例を示すデータ処理装置にお
いて、タグ処理を行う装置の内部構成を示すブロツク図
であり、詳細は後述する。

第２図は該処理装置の全体構成を示すブロツク図であ
る。該処理装置はメモリ（ＭＥＭ）２０２，リードレジ
スタ（ＲＤＲ）２０３，メモリアドレスレジスタ（ＭＡ
Ｒ）２０４，ライトデータレジスタ（ＷＤＲ）２０５，
レジスタフアイル（ＲＦ）２０６，算術論理演算器（Ａ
ＬＵ）２０７，命令デコーダ（ＤＥＣ）２０８，マイク
ロプログラムコントローラ（ＭＰＣ）１０９，プログラ
ムステータスワード（ＰＳＷ）１０１，タグ処理装置
（ＴＡＧ）２０１，ＰＳＷ１０１内からタグ長を読み出
す信号線１１３、およびバス１１０，１１１，１１２を
主な構成要素とする。

ＭＡＲ２０４にはＭＥＭ２０２へのメモリアクセスのた
めのアドレスがセツトされる。そして、メモリリードの
場合には、ＭＥＭ２０２により読み出したデータがＲＤ
Ｒ２０３にセツトされる。また、メモリライトの場合に
は、まず、バス１１２を介して、書き込みデータをＷＤ
Ｒ２０５にセツトしてから、ＭＥＭ２０２への書き込み
が行われる。

ＭＥＭ２０２より読み出されてＲＤＲ２０３にセツトさ
れたデータが、命令の場合には、ＤＥＣ２０８によりデ
コードされ、前記デコードの結果が、ＭＰＣ１０９へ送
られる。また、該データが命令でない場合は、該データ
はバス１１０に送られる。バス１１０上のデータはＡＬ
Ｕ２０７によつて処理されるか、またはＴＡＧ２０１に
送られる。ＡＬＵ２０７によつて処理されたデータはバ
ス１１２に送られる。バス１１２上のデータはＲＦ２０
６に送られるか、またはＷＤＲ２０５にセツトされる。
ＷＤＲ２０５にセツトされた該データはＭＥＭ２０２に
書き込まれる。

ＭＰＣ１０９は、該データ処理装置全体のコントロール
を行うための種々の信号を発生する。

ＰＳＷ１０１は、ＡＬＵ２０７の処理の結果、またはＭ
ＰＣ１０９からのコントロール信号により、内容が変化
するが、バス１１０上のデータ信号線１２０によつて読
み込むことによつても内容が変化する。ＰＳＷ１０１の
内容が変化するとは、タグ長フイールド（ＴＬ）１２３
の内容が変化することも含む意味であるから、ＡＬＵ２
０７の処理の結果、またはＭＰＣ１０９からのコントロ
ール信号により、更に、バス１１０上のデータを信号線
１２０によつて読み込むことによつて、タグ長フイール
ド（ＴＬ）１２３の内容が書き替えられることとなる。
なお、信号線１２１によつて、ＰＳＷ１０１の内容をバ
ス１１０に送ることができる。また、ＰＳＷ１０１内の
タグ長を表わすフイールド（ＴＬ）１２３の内容は、信
号線１１３により読み出され、ＴＡＧ２０１に送られ
る。

第１図を説明する。タグ処理装置は、タグ部をマスクす
る回路(MASK)１０２，タグ部を切り出す回路(EXTRACT)
１０３，データにタグ部を付加する回路(COMBINE)１０
４，EXTRACT１０３により切り出したタグをセツトする
タグレジスタ１０５，１０６，タグの内容により、マイ
クロプログラムレベルで分岐を行うためのオフセツトを
生成する回路（ＴＭＪ）１０７、およびタグの判定をす
る回路(TDCT)１０８を主な構成要素とする。

本実施例では、該データ処理装置の基本語長を３２ビツ
トとする。しかし、基本語長は本発明において本質的な
ものではない。また、本実施例では、タグ部の長さを１
ビツトから８ビツトまでとする。タグ部の長さも、本発
明において本質的なものではない。

第３図は、本実施例における、タグ付きデータの形式の
例である。第３図（ａ）はタグ長が４ビツトの場合であ
り、第３図（ｂ）はタグ長が６ビツトの場合である。本
実施例では、タグ部はデータの上位に位置しているが、
本発明ではタグ部の位置は本質的なものではない。

第４図は、タグ長さ表わすフイールド（ＴＬ）１２３に
おける、タグ長の表現方法である。本実施例では、タグ
長を３ビツトで表わしている。しかし、本発明において
タグ長の表現方法は本質的ではない。

第５図は、タグ部をマスクする回路(MASK)１０２の詳細
である。ＭＰＧ５０１は、タグ部をマスクするためのマ
スクパターン生成回路であり、ＴＬ１２３の内容によ
り、第６図のようなパターンを生成する。信号線５０４
は、信号線１１４の上位８ビツトである。また、信号線
５０６は、信号線１１４の下位２４ビツトである。ＡＮ
Ｄ５０２は、ＭＰＧ５０１の出力５０３と、信号線５０
４の内容との論理積をとる回路である。これにより、Ｔ
Ｌ１２３で示されるタグ長だけ、信号線５０４の内容が
マスクされたことになる。ＡＮＤ５０２の出力５０５
は、信号線１１５の上位８ビツトである。また、信号線
５０６は、信号線１１５の下位２４ビツトである。

第７図は、EXTRACT１０３の詳細である。ＭＰＧ７０１
は、タグ部を切り出すためのマスクパターン生成回路で
あり、ＴＬ１２３の内容により、第８図のようなパター
ンを生成する。信号線１１６は、バス１１０の上位８ビ
ツトに接続されている。ＡＮＤ７０２は、ＭＰＧ７０１
の出力７０３と、信号線１１６の内容との論理積をとる
回路である。これにより、ＴＬ１２３で示されるタグ長
だけ、信号線１１６の内容を切り出したことなる。

第９図は、データにタグ部を付加する回路(COMBINE)１
０４の詳細である。信号線１１８は、バス１１０の上位
８ビツトに接続されている。信号線９０２は、信号線１
１５の上位８ビツトである。また、信号線９０４は、信
号線１１５の下位２４ビツトである。ＯＲ９０１は、信
号線９０２の内容と、信号線１１８との論理和をとる回
路である。これにより、MASK１０２の出力１１５に、信
号線１１８の内容を付加したことになる。ＯＲ９０１の
出力９０３は、信号線１１９の上位８ビツトである。ま
た、信号線９０４は、信号線１１９の下位２４ビツトで
ある。

次に、本発明の具体例を、実施例により説明する。第１
０図は、具体例で使用するタグ付きデータ１０である。

まず、ＴＬ１２３に、信号線１２０より、タグ長として
４、即ち、第４図に従い“１００”をセツトする。

タグの切り出しは次のように行われる。ＭＰＧ７０１に
おいては、ＴＬ１２３の内容が“１００”であるから、
第８図に従い、パターン“11110000”が、信号線７０３
に出力される。一方、データ１０は、バス１１０上に存
在するとすると、信号線１１６によつて、データ１０の
上位８ビツト、即ち、“10101110”が、ＡＮＤ７０２に
送られる。ＡＮＤ７０２においては、信号線７０３の内
容と、信号線１１６の内容との論理積がとられるので、
この例では、信号線１１７に、“101000000”が出力さ
れる。これは、データ１０のタグ部、即ち、上位４ビツ
トを切り出したことになる。

次に、タグのマスクを行う。ＭＰＧ５０１においては、
ＴＬ１２３の内容が“１００”であるから、第６図に従
い、パターン“00001111”が、信号線５０３に出力され
る。一方、データ１０は、バス１１１上に存在するとす
ると、信号線５０４によつて、データ１０の上位８ビツ
ト、即ち、“10101110”がＡＮＤ５０２に送られる。Ａ
ＮＤ５０２においては、信号線５０３の内容と、信号線
５０４の内容との論理積がとられるので、この例では、
信号線５０５に、“00001110”が出力される。一方、デ
ータ１０の下位２４ビツト、即ち、“11……11”は、信
号線５０６によつて取り出される。信号線１１５の上位
８ビツトは、信号線５０５であり、信号線１１５の下位
２４ビツトは信号線５０６であるので、信号線１１５の
内容は、“0000111011…11”である。これは、データ１
０に対してタグのマスクが行われる。データ部、即ち下
位２８ビツトを取り出したことになる。

次に、タグの合成を行う。データ部として、前記例と同
じ“0000111011…11”がバス１１１上に存在するとし、
タグ部として“10100000”が、バス１１０の上位８ビツ
ト上に存在するとする。バス１１１上の該データは、MA
SK１０２によつて、タグ部がマスクされるが、この例で
は、あらかじめ該データ上位４ビツトは“０”になつて
いるので、MASK１０２の入力１１４と、MASK１０２の出
力１１５は、同一の内容である。信号線１１５の上位８
ビツトは、信号線９０２として、ＯＲ９０１に送られ
る。バス１１０上の該タグは、信号線１１８によつて、
ＯＲ９０１に送られる。ＯＲ９０１においては、信号線
９０２の内容と、信号線１１８の内容との論和和がとら
れるので、この例では、信号線９０３上に、“1010111
0”が出力される。一方、MASK１０２の出力１１５の下
位２４ビツト、即ち、“11……11”は、信号線９０４に
よつて取り出される。信号線１１９の上位８ビツトは、
信号線９０３であり、信号線１１９の下位２４ビツト
は、信号線９０４であるので、信号線１１９の内容は、
“1010111011…11”である。これは、バス１１１上の該
データに、バス１１０上の該タグを付加したものであ
る。

以上は、タグ長が４の場合のタグ処理の具体例である。
次に、タグ長を６に変化させた場合の、タグ処理の具体
例を説明する。前記例と同様に、第１０図を、具体例で
使用するタグ付きデータとする。

ＴＬ１２３に、信号線１２０より、タグ長として６、即
ち、第４図に従い“１１０”をセツトする。

タグ長を６とした場合のタグの切り出しは次のようにし
て行われる。ＭＰＧ７０１においては、ＴＬ１２３の内
容が“１１０”であるから、第８図に従い、パターン
“11111100”が、信号線７０３に出力される。一方、デ
ータ１０は、バス１１０上に存在するとすると、前記例
と同様の処理が行われ、信号線１１７に、“10101100”
が出力される。これは、データ１０のタグ部、即ち、上
位６ビツトを切り出したことになる。

次に、タグのマスクを行う。ＭＰＧ５０１においては、
ＴＬ１２３の内容が“１１０”であるから、第６図に従
い、パターン“00000011”が信号線５０３に出力され
る。一方、データ１０は、バス１１１上に存在するとす
ると、前記例と同様の処理が行われ、信号線１１５に、
“00000011…11”が出力される。これは、データ１０の
データ部、即ち、下位２６ビツトを取り出している。

次に、タグの合成を行う。データ部として、“00000011
…11”が、バス１１１上に存在するとし、タグ部として
“10101100”が、バス１１０の上位８ビツト上に存在す
るとする。前記例と同様の処理が行われ、信号線１１９
に、“10101111…11”が出力される。これは、バス１１
１上の該データに、バス１１０上の該タグを付加したも
のである。

以上は、タグ長が６の場合のタグ処理の具体例である。

これまでの具体例によつて、ＴＬ１２３の内容を変更す
ることで、タグ処理におけるタグの長さが任意に変化す
ることがわかる。

〔発明の効果〕

本発明によれば、従来装置の設計時にあらかじめ決めら
れていたタグ部の長さを、プログラムにより任意に変更
できるので、装置を設計変更することなく、複数の言語
処理系に対して最適なタグ長を選択でき、１ワード内の
ビツトを効率良く使用できる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すタグ処理装置の内部
構成のブロツク図、第２図は、本発明の一実施例を示す
データ処理装置全体の内部構成のブロツク図、第３図
は、本発明に用いられるタグ付きデータの具体例を示す
図、第４図は、タグ長とタグ長を表わすフイールドＴＬ
１２３の内容との関係を表わす図、第５図は、タグマス
ク回路１０２の詳細を示す図、第６図は、ＴＬ１２３の
内容とマスクパターン５０３の関係を表わす図、第７図
は、タグ切り出し回路１０３の詳細を示す図、第８図
は、ＴＬ１２３の内容とマスクパターン７０３の関係を
表わす図、第９図は、タグ合成回路１０４の詳細を示す
図、第１０図は、本発明の一実施例において用いられる
タグ付きデータの具体例を示す図である。１０１……プログラムステータスワード、１０２……タ
グマスク回路、１０３……タグ切り出し回路、１０４…
…タグ合成回路、１１３……タグ長を取り出す信号線。

Claims

【特許請求の範囲】

【請求項１】少なくとも関数型言語及び論理型言語を含
む複数の言語処理系におけるデータ処理を行うデータ処
理装置において、前記データ処理に使用されるデータが、該データの属性
を示しかつ長さがｋビット（ｎ＞ｋ、ｎ及びｋは整数）
であるタグ部と、長さが（ｎ−ｋ）ビットのデータ部と
から形成され、データ処理の内容を指示するマイクロプログラムコント
ローラと、前記タグ部の長さｋを記憶するタグ長記憶手段と、前記タグ長記憶手段の内容に応じてタグ部を処理するタ
グ処理手段とを具備し、該タグ処理手段は、前記タグ長記憶手段の内容に応じ
て、データよりタグ部を分離するタグ分離機構と、デー
タにタグ部を付加するタグ付加機構とを有し、前記マイクロプログラムコントローラからの信号に基づ
き、前記タグ長記憶手段に記憶されるべきタグ長を設定
するようにしたことを特徴とするタグ付きデータ処理装
置。