JPH065861A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH065861A
JPH065861A JP5011533A JP1153393A JPH065861A JP H065861 A JPH065861 A JP H065861A JP 5011533 A JP5011533 A JP 5011533A JP 1153393 A JP1153393 A JP 1153393A JP H065861 A JPH065861 A JP H065861A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
tantalum
conducting
niobium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5011533A
Other languages
English (en)
Other versions
JP3012104B2 (ja
Inventor
Yuuki Ishida
夕起 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP5011533A priority Critical patent/JP3012104B2/ja
Publication of JPH065861A publication Critical patent/JPH065861A/ja
Application granted granted Critical
Publication of JP3012104B2 publication Critical patent/JP3012104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【構成】 ゲート電極となる第一の導電層4を窒化ニオ
ブから成る下層導電層4aとα−タンタルから成る上層
導電層4bとの二層構造にする。 【効果】 透明導電層2第一の導電層4が加熱された場
合でも、第一の導電層4が剥離することはない。したが
って、ゲート電極となる第一の導電層4の下地層に透明
導電層2が形成された薄膜トランジスタでも、ゲート電
極に比抵抗の小さいα−タンタルを用いることができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜トランジスタに関
し、特にアクティブマトリックス型液晶表示装置などに
好適に用いることができる薄膜トランジスタに関する。
【0002】
【従来の技術およびその問題点】従来のアクティブマト
リックス型液晶表示装置などに用いられている薄膜トラ
ンジスタを図3に示す。図3において、21はガラス基
板などから成る基板、22はゲート電極となる第一の導
電層、23はゲート絶縁膜となる絶縁層、24はチャネ
ル層となる第一の半導体層、25はオーミックコンタク
ト層となる第二の半導体層、26はソース・ドレイン電
極となる第二の導電層であり、第一の半導体層24上に
は、ソース・ドレイン電極26と第二の半導体層25を
エッチングして分割する際のストッパー層27が設けら
れており、このエッチングのストッパー層27は、例え
ば窒化シリコン膜(Six y )などで形成される。
【0003】この薄膜トランジスタは、ゲート電極22
に走査信号を供給して、ソース・ドレイン電極26間を
導通させると共に、ドレイン電極26から第一の半導体
層24、およびソース電極26を経由して、このソース
電極26に接続された画素電極(不図示)などに画像信
号を供給するものである。
【0004】上述の第一の導電層22は、耐蝕性や陽極
酸化膜の形成が容易なことから、一般にタンタル(T
a)などで形成される。すなわち、この種のトランジス
タでは、第一の導電層22をパターニングした後にも、
トランジスタが完成するまでに各種エッチング液を用い
た工程がある。このような工程で、第一の導電層22が
浸食されないようにするため、耐蝕性に優れた酸化タン
タル(TaOx )膜を容易に形成することができるタン
タルを用いるのが一般的である。タンタルを用いて第一
の導電層22を形成する場合、スパッタリング法で基板
21上の全面にタンタルを被着して、所定部分だけが残
るように他の部分をエッチング除去することによりパタ
ーニングしていた。
【0005】ところが、この従来の薄膜トランジスタで
は、第一の導電層22を、バルク状のタンタルをターゲ
ットにして、ガラス基板21上に直接スパッタリングし
て形成することから、このタンタル層は正方晶のβ−タ
ンタルとなる。β−タンタルは、比抵抗が180〜20
0μΩcmと大きい。一方、比抵抗の小さい体心立方の
α−タンタルも知られているが、α−タンタルを安定し
て製造するための製造法は、未だに確立されていない。
アクティブマトリックス型液晶表示装置などに用いられ
るトランジスタのゲート電極22として、比抵抗の大き
い材料を用いると、駆動回路(不図示)から遠方になる
につれて信号の遅延が発生することから、第一の導電層
22の幅を広くしなければならず、高精細化が困難であ
るという問題が付きまとう。
【0006】そこで、本発明者は、特願平3−3076
16号において、タンタル層を形成する前に、体心立方
のニオブ(Nb)層を形成し、このニオブ層を下地層と
してタンタル層を連続して形成すると、体心立方のα−
タンタル層を安定して形成できることを開示した。
【0007】一方、アクティブマトリックス型液晶表示
装置などを形成する場合、ゲート電極の直下部に、画素
電極を形成するための透明導電層が存在することがあ
る。この透明導電層は、酸化錫(SnO2 )や酸化イン
ジウム錫(ITO)などで形成されるが、透明導電層上
にニオブ層を形成して、400℃以上の熱を加えると、
透明導電層とニオブ層との界面で反応が起こり、ニオブ
層とタンタル層が剥離するという問題を誘発した。これ
は、透明導電層内の酸素原子がニオブ層内に拡散し、そ
の酸素原子が加熱されたことにより、ニオブ(Nb)と
反応して酸化ニオブ(NbOx )となり、体積が急激に
膨張したことによるものと考えられる。
【0008】
【課題を解決するための手段】本発明は、このような従
来技術の問題点に鑑みてなされたものであり、その特徴
とするところは、基板上にゲート電極の下地層となる透
明導電層、ゲート電極となる第一の導電層、ゲート絶縁
膜となる絶縁層、およびチャネル層となる第一の半導体
層を順次積層して設けると共に、この第一の半導体層上
にオーミックコンタクト層となる第二の半導体層とソー
ス・ドレイン電極となる第二の導電層を分割して設けた
薄膜トランジスタにおいて、前記第一の導電層を窒化ニ
オブから成る下層導電層とα−タンタルから成る上層導
電層とで形成した点にある。
【0009】
【作用】上記のように、透明導電層とα−タンタル層と
の間に、窒化ニオブから成る下層導電層を設けると、透
明導電層や第一の導電層が加熱された場合でも第一の導
電層が剥離することはない。すなわち、窒化ニオブは酸
素と殆ど反応することはなく、透明導電層と接触状態で
加熱されても、体積が膨張することはない。したがっ
て、ゲート電極の下地層に透明導電層が形成された薄膜
トランジスタでも、ゲート電極に比抵抗の小さいα−タ
ンタルを用いることができる。
【0010】
【実施例】以下、本発明を添付図面に基づき詳細に説明
する。図1は、本発明に係る薄膜トランジスタの一実施
例を示す断面図であり、1は基板、2は透明導電層、3
は第一の導電層、4は絶縁層、5は第一の半導体層、6
は第二の半導体層、7は第二の導電層である。
【0011】前記基板1は、例えば#7059基板など
のガラス基板から成る。
【0012】前記基板1上には、透明導電層2が形成さ
れている。この透明導電層2は、酸化錫(SnO2 )や
酸化インジウム錫(ITO)などから成り、スパッタリ
ング法などによって厚み1000Å程度に形成される。
この透明導電層2は、本来アクティブマトリックス型液
晶表示装置の画素電極を形成するために設けるものであ
るが、製造工程を簡略化させるために、ゲート電極の下
層部分も除去せずに残されたりする。
【0013】前記透明導電層2上には、第一の導電層3
が形成される。この第一の導電層3は、窒化ニオブから
成る下層導電層3aとα−タンタルから成る上層導電層
3bで構成される。
【0014】前記下層導電層3aは、上層導電層3bを
α相にすると共に、上層導電層3bが透明導電層2によ
って酸化されないようにするために形成される。すなわ
ち、下層導電層3aを構成する窒化ニオブは、酸素と殆
ど反応しない。また、この下層導電層3aの窒素の組成
比は、下層側が大きくなり、上層側が少なくなるように
変えることが望ましい。すなわち、酸素との反応を防止
したり、酸素をブロックするためには、窒素の組成比が
大きいことが望ましいが、窒素の組成比を大きくする
と、下層導電層3aの比抵抗や後述する上層導電層3b
の比抵抗が大きくなる。この下層導電層3aの窒素の組
成比と比抵抗の関係を図2に示す。なお、窒素の組成比
は、スパッタリング装置内への窒素ガスの流量(scc
m)として表す。また、窒化ニオブ層の厚みは300Å
である。図2で明らかなように、窒素ガスの流量が0の
とき、窒化ニオブ層の比抵抗は26μΩcmで、流量が
1sccmのときは58μΩcm、流量が10μΩcm
のときは166μΩcm、流量が20sccmのとき
は、425μΩcmとなる。また、窒化ニオブ層3a上
に後述するタンタル層3bを1100Åの厚みに形成し
たときのタンタル層3bの比抵抗は、それぞれ、29μ
Ωcm、34μΩcm、40μΩcm、39μΩcmで
あった。したがって、窒化ニオブから成る下層半導体層
3bの上層側の窒素の組成比は、小さい方が望ましい。
また、窒素ガスの流量を1sccmに設定して窒化ニオ
ブ層3aを形成して400℃に加熱すると、窒化ニオブ
層3aが剥離するが、窒素ガスの流量を10sccmに
設定して窒化ニオブ層3bを形成した場合、400℃に
加熱しても剥離を生じないことを確認した。
【0015】前記下層導電層3a上には、図1に示すよ
うに、上層導電層3bが形成される。この上層導電層3
bは、α−タンタルで構成される。窒化ニオブは体心立
方であり、この窒化ニオブから成る上層導電層3a上
に、連続してタンタル層を形成すると、このタンタルも
α相の体心立方にすることができる。α−タンタルは、
比抵抗が約29μΩcmと極めて小さく、トランジスタ
のゲート電極としては申し分ない。このような第一の導
電層3は、スパッタリング装置内にアルゴンガスやキセ
ノンガスなどの不活性ガスと窒素ガスを導入して1×1
-4torr程度に設定してバルク状のニオブをターゲ
ット材にして、5〜10Å/secの速度で基板1上に
約10Å程度の厚みに窒化ニオブ層3aを形成し、その
後、バルク状のタンタルをターゲット材にして、1〜1
0Å/secの速度で100Å以上の厚みを有するタン
タル層3bを形成すればよい。この場合、900〜15
00eVのイオンビームエネルギーと35mA程度の電
子流でターゲット材をスパッタリングする。また、窒化
ニオブ層3aの厚みを30Å以上にすると、タンタル層
3bは急激にα層が増え、100Å以上にすると殆どの
タンタルはα相になる。したがって、下層の窒化ニオブ
層3aは、厚みを30Å以上にすることが望ましい。ま
た、複数のターゲットホルダーを有するイオンビームス
パッタリング装置などで窒化ニオブ層3aとタンタル層
3bを連続して形成するのが最適である。すなわち、窒
化ニオブ層3aを形成して、一旦真空を破壊すると窒化
ニオブ層の表面に皮膜ができ、上層のタンタル層3bを
安定してα相にすることができない。なお、イオンビー
ムスパッタリング法に限らず、マグネトロンスパッタリ
ング法でも同様なα−タンタル層3bを形成することが
できる。
【0016】また、α−タンタル層3bは、その厚みを
1100Å以上にすることが望ましい。すなわち、スパ
ッタリング装置の内圧を5mtorrに設定して、アル
ゴンガス50sccmと窒素ガス20sccmを供給し
ながら、窒化ニオブ層3aを厚み300Åに形成した。
その後、スパッタリング装置内を5mtorrに設定し
て、アルゴンガス50sccmを供給しながら、厚みを
種々変更してタンタル層3bを形成し、このタンタル層
3bの比抵抗を測定した。その結果を表1に示す。
【0017】
【表1】
【0018】表1から明らかなように、タンタル層3b
の膜厚が800Åのときは、比抵抗が37μΩcmであ
ったが、タンタル層3bの膜厚が1100Åのときは、
比抵抗が31μΩcmとなり、以後タンタル層3bの膜
厚が増加するにつれて比抵抗は、次第に小さくなること
が判る。タンタル層3bの膜厚が1100Å以上になる
と、下地層である窒化ニオブ層3aの影響がなくなり、
タンタル層3bの膜質が改善されたものと考えられる。
【0019】なお、この下層導電層3aと上層導電層3
bは、ケミカルドライエッチングやフッ硝酸などで所定
形状にパターニングされる。さらに、トランジスタを形
成する工程でこの第一の導電層3が汚染されたり浸食さ
れたりすることがないように、この第一の導電層3の外
表面には、酸化膜3cを形成しておくことが望ましい。
すなわち、下層導電層3aと上層導電層3bを陽極酸化
することにより、酸化膜3cを形成する。このような酸
化膜3cは、例えば1%の酒石酸アンモニウム水溶液な
どで陽極酸化することにより形成される。この場合、1
60V以下の電圧で4×10-4A/cm2 程度の電流で
2.5nA/V程度の電流密度で陽極酸化すればよい。
【0020】前記第一の導電層3上には、ゲート絶縁膜
となる絶縁層4が形成されている。この絶縁層4は、例
えば窒化シリコン膜(Six y )、酸化シリコン膜
(SiO2 )、あるいはこれらの二層構造のものなどで
形成される。この絶縁層4は、プラズマCVD法やスパ
ッタリング法などで厚み2000〜4000Å程度に形
成される。
【0021】前記絶縁層4上には、第一の半導体層5が
形成される。この第一の半導体層5は、i型のアモルフ
ァスシリコンなどで構成され、トランジスタのチャネル
となる。この第一の半導体層5は、キャリアガストシラ
ンガス(SiH4 )を用いたプラズマCVD法などで厚
み100〜1000Å程度に形成される。
【0022】前記第一の半導体層5上には、第二の半導
体層6が形成されている。この第二の半導体層6は、n
+ 型のアモルファスシリコンなどで構成され、トランジ
スタのオーミックコンタクト層となる。この第二の半導
体層6は、キャリアガスとシランガス(SiH4 )に半
導体用不純物を供給するためのジボランガス(B
2 6 )などを混入させたプラズマCVD法などで厚み
1000Å程度に形成される。
【0023】前記第二の半導体層6上には、画像信号配
線およびソース・ドレイン電極となる第二の導電層7が
形成されている。この第二の導電層7は、タンタル(T
a)、アルミニウム(Al)、クロム(Cr)、チタン
(Ti)などで形成され、スパッタリング法や真空蒸着
法などで厚み1000〜2000Å程度に形成される。
【0024】なお、前記第一の半導体層5と第二の半導
体層6との間の中央部分には、窒化シリコン膜などから
成るエチングのストッパー層8が形成されている。すな
わち、トランジスタのソース・ドレインをエッチングに
よって分割する際に、第一の半導体層5がエッチングさ
れて消失しないように保護すると共に、第二の半導体層
6は完全にエッチングされるようにするために形成す
る。このようなエッチングのストッパー層8を設ける
と、第二の半導体層6の一部が残ってトランジスタのオ
フ電流が上昇するのが解消されると共に、第一の半導体
層5に例えば炭素原子や窒素原子を含有させると共に、
第二の半導体層6を微結晶シリコンなどで形成すること
によって、第一の半導体層5と第二の半導体層6にエッ
チングの選択性を持たせ、もってエッチングのストッパ
ー層8を省略するようにしてもよい。
【0025】また、図示していないが、トランジスタ上
には、必要に応じて窒化シリコン膜などから成るパシベ
ーション膜が形成される。
【0026】
【発明の効果】以上のように、本発明に係る薄膜トラン
ジスタによれば、ゲート電極となる第一の導電層を窒化
ニオブから成る下層導電層とα−タンタルから成る上層
導電層との二層構造にすることから、透明導電層や第一
の導電層が加熱された場合でも第一の導電層が剥離する
ことはない。したがって、ゲート電極の下地層に透明導
電層が形成されたトランジスタでも、ゲート電極に比抵
抗の小さいα−タンタルを用いることができる。
【図面の簡単な説明】
【図1】本発明に係る薄膜トランジスタの一実施例を示
す図である。
【図2】本発明の下層導電層を形成する際に用いられる
窒素ガスの流量と下層導電層の比抵抗との関係を示す図
である。
【図3】従来の薄膜トランジスタを示す図である。
【符号の説明】
1・・・基板、2・・・透明導電層、3・・・第一の導
電層、3a・・・下層導電層、3b・・・上層導電層、
4・・・絶縁層、5・・・第一の半導体層、6・・・第
二の半導体層、7・・・第二の導電層。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上にゲート電極の下地層となる透明
    導電層、ゲート電極となる第一の導電層、ゲート絶縁膜
    となる絶縁層、およびチャネル層となる第一の半導体層
    を順次積層して設けると共に、この第一の半導体層上に
    オーミックコンタクト層となる第二の半導体層とソース
    ・ドレイン電極となる第二の導電層を分割して設けた薄
    膜トランジスタにおいて、前記第一の導電層を窒化ニオ
    ブから成る下層導電層とα−タンタルから成る上層導電
    層とで形成したことを特徴とする薄膜トランジスタ。
  2. 【請求項2】 前記下層導電層の窒素の組成比を連続的
    もしくは段階的に変化させたことを特徴とする請求項1
    に記載の薄膜トランジスタ。
  3. 【請求項3】 前記上層導電層の厚みを1100Å以上
    としたことを特徴とする請求項1または2に記載の薄膜
    トランジスタ。
JP5011533A 1992-04-24 1993-01-27 薄膜トランジスタ Expired - Fee Related JP3012104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5011533A JP3012104B2 (ja) 1992-04-24 1993-01-27 薄膜トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-106236 1992-04-24
JP10623692 1992-04-24
JP5011533A JP3012104B2 (ja) 1992-04-24 1993-01-27 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPH065861A true JPH065861A (ja) 1994-01-14
JP3012104B2 JP3012104B2 (ja) 2000-02-21

Family

ID=26346970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5011533A Expired - Fee Related JP3012104B2 (ja) 1992-04-24 1993-01-27 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP3012104B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387043B1 (ko) * 1998-08-19 2003-08-27 삼성전자주식회사 교환시스템의 텔레포니디바이스 버스 제어시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387043B1 (ko) * 1998-08-19 2003-08-27 삼성전자주식회사 교환시스템의 텔레포니디바이스 버스 제어시스템

Also Published As

Publication number Publication date
JP3012104B2 (ja) 2000-02-21

Similar Documents

Publication Publication Date Title
US6081308A (en) Method for manufacturing liquid crystal display
EP0236629B1 (en) Driving circuit of a liquid crystal display device
US5874745A (en) Thin film transistor with carbonaceous gate dielectric
JP4166105B2 (ja) 半導体装置およびその製造方法
US7253041B2 (en) Method of forming a thin film transistor
JP2002341367A (ja) 液晶表示装置及びその製造方法
JP3064241B2 (ja) 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成
JPH1093102A (ja) 薄膜トランジスタの製造方法
KR960006110B1 (ko) 반도체 장치 및 그 제조 방법
US20040198046A1 (en) Method for decreasing contact resistance of source/drain electrodes
JPH05304171A (ja) 薄膜トランジスタ
JP3199404B2 (ja) 薄膜トランジスタの製造方法
JP2866516B2 (ja) アクティブマトリックス基板およびその製造方法
JP3012104B2 (ja) 薄膜トランジスタ
JP2835240B2 (ja) 薄膜トランジスタ
EP0680088B1 (en) Thin-film structure with conductive molybdenum-chromium line
JPH01120068A (ja) 薄膜トランジスタ
JPH07235678A (ja) 薄膜半導体装置及びその製造方法
JP3018128B2 (ja) 薄膜トランジスタおよびその製造方法
JPH07225395A (ja) 液晶表示装置およびその製造方法
JPH0546990B2 (ja)
JPH0618930A (ja) アクティブマトリックス形液晶表示装置の製造方法
JPH08321621A (ja) 薄膜トランジスタ
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JPH02196470A (ja) 薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees