JPH0652750B2 - 半導体ウエハの非接触試験方法 - Google Patents

半導体ウエハの非接触試験方法

Info

Publication number
JPH0652750B2
JPH0652750B2 JP14707888A JP14707888A JPH0652750B2 JP H0652750 B2 JPH0652750 B2 JP H0652750B2 JP 14707888 A JP14707888 A JP 14707888A JP 14707888 A JP14707888 A JP 14707888A JP H0652750 B2 JPH0652750 B2 JP H0652750B2
Authority
JP
Japan
Prior art keywords
semiconductor
wafer
charge
semiconductor wafer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14707888A
Other languages
English (en)
Other versions
JPS6469024A (en
Inventor
ハンテイングトン・ウツドマン・カーテイス
ミン‐スウ‐フアング
ロジヤー・レナード・バークール
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US07/089,648 priority Critical patent/US4812756A/en
Priority to US089648 priority
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPS6469024A publication Critical patent/JPS6469024A/ja
Publication of JPH0652750B2 publication Critical patent/JPH0652750B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00 and G01R33/00 - G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/16Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using capacitive devices
    • G01R15/165Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using capacitive devices measuring electrostatic potential, e.g. with electrostatic voltmeters or electrometers, when the design of the sensor is essential

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明は一般に半導体ウェハの試験に関するものであ
り、より詳細には、半導体ウェハの試験のための非接触
法に関するものである。
B.従来技術及びその問題点 半導体ウェハが続いてデバイス加工を行なうのに適して
いるかどうかを判定し、工程の調整を行なうために、半
導体ウェハについて実施する必要のある重要な測定に
は、様々なものがある。これらの測定の例として、ドー
ピング濃度測定、MOS時間保持測定、一般洩れ測定な
どがあげられる。しかし、現在の測定法には再現性の点
で問題があり、金属酸化物半導体構造を用いて測定を行
なう方法では、試験の対象となるウェハが破壊される。
この発明は、半導体ウェハに対する各種の非接触測定を
容易に実施する方法を提供する。この発明の方法の特徴
は、ウェハ表面の洩れ効果が最小になることである。
C.問題点を解決するための手段 簡単に言えば、この発明は、表面に絶縁体層を有する半
導体ウェハを試験するための非接触測定法に関するもの
で、 絶縁体層の上面を帯電させて空乏領域を有する反転層を
形成させ、それにより絶縁体層の下の半導体ウェハ内に
電界で誘導された接合部を形成させ、またその周囲の半
導体ウェハの表面に電荷が蓄積された保護環を形成さ
せ、 反転した半導体ウェハの下に広がる空乏領域の深さを変
えて、表面電位の過渡状態を生じさせ、 その結果得られた絶縁体層上面と半導体ウェハ・バルク
との間の表面電位過渡状態のパラメータを測定するステ
ップを含んでいる。
この発明の好ましい実施例では、帯電ステップはコロナ
放電による帯電ステップによるものとする。コロナ放電
ステップでは、第1のコロナ放電を絶縁体層上面の第1
の領域に当てて第1領域の表面を蓄積させるとともに、
第2のコロナ放電を第1の領域内にあり第1の領域で取
り囲まれた絶縁体層上面の第2の領域に当てて、第1の
領域が第2の領域の周囲に電荷が蓄積された表面保護環
を形成し、第2のコロナ放電が半導体ウェハ上に空乏領
域を有する反転表面を形成して、それにより下のウェハ
中に電界で誘導された接合部を形成するようにする。
この発明の一実施例では、空乏深さを変化させるステッ
プは、反転表面領域上の絶縁体層の上面に第2のコロナ
放電を当てるステップである。また、測定ステップは、
それによって生じる表面電位の過渡状態の経時的減衰速
度を測定するステップである。これらのステップによ
り、時間保持測定が行なわれる。
この発明の他の実施例では、空乏の深さを変化させるス
テップは、電界誘導接合部の両端間に順方向バイアス・
パルスをかけるステップである。一実施例では、このパ
ルス印加ステップは、光子を空乏領域に注入して電子と
正孔の対を発生させるステップからなり、測定ステップ
は、電界誘導接合部の両端間に発生する光電圧の減衰速
度を測定するステップからなる。
この発明の他の実施例では、空乏の深さを変化させるス
テップは、空乏領域の上の半導体ウェハにパルスを当
て、コロナ放電によって得られる定常状態の空乏に比べ
て空乏をより深くするステップを含む。次に測定ステッ
プは、絶縁体層の上面と半導体ウェハ本体との間のほぼ
瞬間的な電位過渡状態を測定し、瞬間的表面電位がほぼ
減衰した後、絶縁体層の上面と半導体ウェハ本体との間
の表面電位を測定するステップを含む。この実施例で
は、パルス印加ステップは、電界誘導接合部上の絶縁体
層の上面をコロナ放電によって帯電させ、半導体ウェハ
中の空乏領域の深さを瞬間的に増大させることによって
行なわれる。
D.実施例 この発明を第1図に示す装置に関連して開示する。しか
し、この発明は方法に関するものであり、したがって、
特定の装置や器具に限定されるものでなく、各種の異な
る帯電及び測定用器具を用いて実施することができる。
第1図を参照すると、図の装置は2つの主要部分、すな
わち帯電部(電荷付着用ステーション)10と測定部1
2から構成されている。帯電部10は、可動スライド1
6上に載せたチャック14を有する。試験すべき半導体
ウェハ18を接地し、チャック14上に置く。熱成長さ
せた酸化物等の絶縁体層20をウェハ18の上面に形成
させる。酸化物の表面上に、酸化物20の表面21を帯
電させる装置を置く。第1図に示したこの発明の実施例
では、この帯電装置は、帯電バイアス手段24に接続し
たコロナ放電ニードル22を含むコロナ放電構造体を含
んでいる。多くの適用例では、酸化物20の表面を均一
に帯電させることが望ましい。このような均一な帯電
は、酸化物20の上面21に平行に1本または複数のコ
ロナ・ニードル22を設けることによって実現される。
好ましい実施例では、1本または複数のニードル22と
ともにバイアスされた集束電極ハウジングを使用して、
さらに集束を良くすることができる。帯電を均一にする
ため、これらの1本または複数のコロナ・ニードル22
を酸化物層20の表面上に一定の距離をおいて設け、フ
リンジ効果やその他の帯電を不均一にさせる原因を最小
にする必要がある。通常この距離は、表面21の上数cm
程度である。帯電は、酸化物層20の表面上に設けた複
数の大きさの異なるマスク50、56を介して行なう。
マスク50、56の間隔はウェハの上約0.25mmとし
て、表面21に良好な帯電の画定と均一性が得られるよ
うにする。
測定部12は、酸化物層20の上面と半導体ウェハ18
のバルクとの間の電圧変化を測定する手段のみで構成し
てもよい。第1図に示した実施例では、この電圧測定手
段をケルビン・プローブ装置のみからなるものとするこ
とができる。ケルビン・プローブ装置は周知のもので、
Z.Physin、115、296(1940年)に所載のB.
ギセ(Gysae)及びS.ワーゲナー(Wagener)の論文に詳細
に開示されている。代表的なケルビン・プローブ装置
は、アーム34で振動装置32に接続された振動するピ
ックアップ板30を含んでいる。ウェハの表面21に対
するピックアップ板30の振動で、ピックアップ板30
の表面に、振動装置32の振動周波数で時間的に変化す
る電荷が誘導される。振動周波数は、ピックアップ板3
0と酸化物の表面21との間の電位差に比例する。ピッ
クアップ板30上の時間的に変化する電荷は、結合コン
デンサ100を介して高入力インピーダンスのMOSF
ET104のゲート102に交流結合され、このFET
104のSPV端子106で時間的に変化する出力電圧
が得られる。時間的に変化する電圧を検出し、端子11
0の電圧Vsを、その値がピックアップ板30と酸化物の
表面21の電位差に等しく極性が反対になるように調節
するために、自動零バイアス回路108が設けられてい
る。この操作により、SPV端子106が零状態にな
る。零状態では、バイアス出力端子110は、半導体ウ
ェハ18に対しての、酸化物の表面21の表面電圧に
(ピックアップ板30と半導体ウェハ18の仕事関数の
差を除いて)近似の電圧Vsを有する。ゲート102への
高入力インピーダンスを維持するために、MOSFET
104のソースの脚に定電流源JFET112が含まれ
ていることに留意されたい。
測定によっては、半導体ウェハ18に光子を当てること
が望ましい場合もある。光子を当てやすくするために、
容量性ピックアップ板30を光学的に透明なものにし、
ガラスの導波管36を用いて、発光ダイオード(LE
D)等の光源38からの光を容量性ピックアップ板30
を経て絶縁体層20の表面に伝搬させることができる。
好ましい実施例では、この構造体は、一端を酸化スズ等
の導電性材料で100オングストローム程度の厚みにコ
ーティングして容量性ピックアップ板30を形成させ
た、光ファイバ導波管とすることができる。
一実施例では、高速スライド・トラック17を使用し
て、スライド16と半導体ウェハを含むチャック14と
を帯電部10と測定部12との間で搬送することができ
る。一般に、この2部間の搬送は50ミリ秒以内に行な
われる。別法として、半導体ウェハを静止させたまま、
帯電装置を測定装置と移動して交換できるように構成す
ることもできる。
半導体ウェハ18が、続いてデバイス加工を行なうのに
適しているかどうか判定するために行なわなければなら
ない重要な測定には、様々のものがある。これらの測定
には、半導体表面行なう絶縁体表面で及びいくつかの異
なる電圧及び電荷の測定が含まれる。しかし、半導体と
酸化物との界面は、通常漏れを生じ易いものである。一
般に、半導体表面上に、活性でこの表面の漏れの原因と
なる発生/再結合中心を含む各種の機構(表面状態、su
rface state)がある。したがって、これらの制御され
ない表面で電圧及び電荷の測定を行なう場合、工程の調
整を行ないデバイスが続いて加工を行なうのに適してい
るかどうか判定するのに必要な精度が得られないことが
ある。
絶縁体層を有する半導体ウェハの電圧及び電荷の測定を
容易にするために、絶縁体層の上面を帯電させて空乏領
域を有する反転面を形成させ、それにより、その下の半
導体ウェハ中に電界によって誘導された接合部を形成さ
せ、またその周囲の半導体ウェハ表面上に電荷が蓄積さ
れた保護環を形成させる。この種の帯電を行なうため
に、各種の方法を用いることができる。一例として、上
述の帯電をコロナ放電によって行なうことができるが、
それに限定されるものではない。たとえば、絶縁体層上
面の第1の領域に第1のコロナ放電により電荷を付着さ
せ、第1の領域の表面に電荷を蓄積させる。P−エピタ
キシアル半導体ウェハを例として、この種の表面蓄積を
第2図に示す。この半導体ウェハは、ポスト・エピタキ
シアル再酸化反応生成物すなわち試験ウェハとすること
ができる。タングステンのニードル・コロナ放電ガンを
酸化物20の表面から2.5cm上に配置し、ニードルを
±8kVの電圧源に接続する。±8kV電圧源の符号に
よって、試験中のウェハの絶縁体表面21上に付着され
るイオン化された周囲気体分子の符号が決まる。第2図
に示したPエピタキシアル・ウェハの場合、電圧源の
符号は負で、負のイオン化された周囲気体分子がマスク
50を介して絶縁体の表面21上に付着する。この図の
例では、このマスク50は、1.92cmの開口部を有す
る。この第1のコロナ放電の結果、マスク50で画定さ
れた第1の開口部中の絶縁体の上面21に負の電荷52
が付着する。このPドーピングした半導体の例では、
絶縁体層21の裏面に負の電荷52の像を形成するため
に、十分な数の多数キャリア正孔54が半導体18の表
面19へ移行する。
この電荷付着構成を得る次のステップは、絶縁体層20
の上面21の、第1の領域内にあり第1の領域で取り囲
まれた第2の領域を第2のコロナ放電で帯電させること
により、第1の領域が、第2の領域の周囲に電荷が蓄積
された表面保護環を形成するようにする一方、第2のコ
ロナ放電で半導体ウェハ上に空乏領域を有する反転表面
の第2の領域を形成させて、それにより下のウェは18
中に、電界で誘導された接合部を形成させるようにす
る。
第3図を参照すると、この第2のコロナ放電ステップ
は、たとえばPエピタキシアル半導体ウェハでは、第
2の領域を画定する第1のマスク50よりも小さな第2
のマスク56を介して、第1のコロナ放電と符号が反対
のコロナ放電を当てることによって行なわれる。第3図
に示した例では、コロナ放電は、この第2の領域中の負
の帯電を中和し、その上に正の帯電を残留させるのに十
分な密度の正にイオン化された気体分子58を含んでい
る。好ましい実施例では、この第2の領域は第1の領域
と同心である。
この第2の帯電の結果、半導体ウェハ18はただちに作
用して、空乏領域60を形成することにより、この正の
電荷の像を形成させる。空乏領域60内では、正孔(こ
の例では多数キャリア)が領域60から速やかに移行
し、この領域内の格子中に固定された負にイオン化され
たドーパント原子が残る。たとえば、シリコン半導体ウ
ェハのドーパントとしてホウ素を使用した場合、空乏領
域60内の半導体ウェハの格子中に固定されたこれらの
ホウ素原子は、余分な電子を含むため、正電荷58に対
して負のイメージ電荷として作用する。正電荷58が十
分である場合は、一定時間の後、一定数の電子が半導体
ウェハの表面19に移行し、薄い電子の皮膜62を形成
する。したがって、短時間の後に、正電荷58は、表面
19上のこの薄い電子の皮膜62と、空乏領域60内の
余分な電子を持つ固定されたドーパント原子とによって
像を形成される。
このように、第3図に示した電荷構成は、正電荷54が
蓄積した表面に取り囲まれた、半導体ウェハ18上の反
転表面19を含んでいる。この反転表面19は、活性エ
ネルギー、すなわち表面状態が反転層電子で充填されて
いる。したがって、この反転表面からの漏れは非常に少
ない。同様に、第3図の反転表面と同心の電荷蓄積表面
は、表面の形成/再結合を最小にすることにより、表面
の漏れが非常に低くなる。したがって、酸化物20の上
面21で電圧及び電荷の測定を行なっても、表面の漏れ
に影響されることは非常に少ない。保護環を形成するた
め、エピタキシアル表面に電荷を蓄積させるのに使用さ
れる、絶縁体中のコロナで誘導される電界は約2×10
6V/cmであり、シリコン表面を反転させるのに用いる絶
縁体の電界は約2×106V/cmであることに注目された
い。絶縁体の電界は、絶縁体の両端間の電圧を絶縁体の
厚みで割った商(V/cm)と定義される。
第3図の電荷付着構成を用いて行なうことのできる重要
な測定の1つは時間保持測定であり、これは半導体ウェ
ハの品質を、半導体回路製造の際に歩留まりを下げる原
因となる結晶欠陥及び汚染物質に関して測定するもので
ある。この試験では、測定される酸化ウェハの選択した
領域をイオン性電流によって急速に帯電させる。この表
面電荷により、帯電領域の真下の半導体ウェハ中に、深
い空乏が生じる。次にこの帯電領域の表面電位を測定し
て、得られた半導体の深い空乏の過渡電圧を求める。次
にこの過渡の減衰を分析して、知る必要のある半導体の
漏れ電流挙動を導出する。回復の速度は、半導体結晶格
子中の欠陥の数に直接関係する。このような欠陥があれ
ば、伝導帯での電子の生成が助長される。したがって、
この追加された電荷の像を形成するために電子を供給す
る欠陥の数が多いほど、過渡電圧の減衰が速くなる。
次に第4図を参照すると、この発明の方法によって帯電
を行なったシリコンの酸化半導体ウェハが示されてい
る。酸化物の表面21上に付着させた負電荷52の外側
リングにより、その真下の半導体の表面に多数キャリア
正孔54が蓄積する。同様に、これより小さい第2の領
域が正のイオン58によって正に帯電しており、その下
のシリコンを強制的に深い空乏状態にしている。これら
の正のイオン58は、電子の薄い皮膜62と空乏領域6
0中の固定されたイオン化されたドーパント原子とによ
って像を形成される。この像形成空乏領域60の境界を
破線64で示す。この半導体ウェハの帯電を行なうため
に用いた装置は、酸化物表面の約2cm上に設けた鋭い金
属ニードルである。正の帯電では正の極性を、負の帯電
では負の極性を持つ約6kVの直流高電圧をこのニード
ルに印加した。イオン化可能な媒体として、室内空気ま
たは乾燥窒素などの気体を使用した。この場合も、開口
部の大きい第1のマスクを使用して電荷蓄積表面を画定
し、開口部がそれより小さい第2のマスクを使用して、
反転表面及び深い空乏領域を画定した。マスクを通過す
る総合イオン流、すなわち帯電した電荷の量は、ウェハ
・チャックに接続した電流計で監視できる。電流計によ
る測定では、ウェハをウェハ・チャックとオーム接触さ
せることが必要である。この目的のために、炭化タング
ステンのニードルを使用した。電流計からのフィードバ
ックを使って、必要量の表面電荷が得られたとき、高電
圧のコロナ源を遮断することができる。通常のシリコン
漏れ電流値の場合に十分に深い空乏を生じさせるには、
1秒以下の帯電時間で十分である。
この電荷付着構成が形成された後、空乏領域60の真上
の絶縁体層20の表面21上に、さらに電荷70を付着
させる。この追加の電荷70は、第2のマスク56を介
して付着させるのが好都合である。第4図に示すP
ピタキシアル半導体を用いた実施例では、追加の電荷7
0は、コロナ放電によって絶縁体20の表面21に付着
させた正のイオンである。追加の正のイオン70を表面
21に付着させた直後に、空乏領域60の深さが増大し
て、新しい境界線72を形成する。この空乏領域の追加
領域は、追加された正の電荷70の像を形成するのに十
分な数の、半導体格子に固定されたイオン化された不純
物を含んでいる。電子が徐々に表面19へ移動するにつ
れて、この拡大された空乏領域60は徐々にその境界7
2から元の境界64に縮小する。
絶縁体21の上面と半導体ウェハ本体18との間の電圧
を測定する場合は、電荷70の追加によって初期電圧の
変化が見られ、この電圧変化は徐々に減衰して元の電圧
に戻る。この減衰速度は、半導体ウェハ内の欠陥または
汚染物質の数を表わす尺度である。この測定を行なうた
めに、深い空乏の回復があまり起こらないうちに、高速
スライドを用いてウェハを速やかに測定部に移動させ
る。測定部12では、帯電したウェハの領域を、第1図
に示したケルビン・プローブ装置の容量性ピックアップ
板30の真下に置く。この振動ピックアップ板30は、
深い空乏を生じている絶縁体上の帯電スポットの面積よ
りも幾分小さい検出面積を持つように設計されている。
ケルビン・プローブは、プローブの下の絶縁体表面の電
位を連続的に測定する。したがってこのケルビン・プロ
ーブで、半導体の深い空乏電圧の回復を測定し、この結
果を使って所要の半導体漏れ電流挙動を求める。光で誘
導される漏れ電流を防止するため、装置全体を遮光した
容器に格納する必要がある。
次に第6図を参照すると、電圧Vsと時間の関係がグラフ
で示されている。Vsは、半導体本体18に対する絶縁体
表面21の経時変化する電位である。Vsの経時挙動は半
導体の両端間の電圧Vsiの経時挙動と等しいことに注目
されたい。これは、絶縁体層20の両端間の電圧Vin
一定な(帯電パルスの間を除いて経時変化しない)ため
である。したがって、この非接触測定では、経時変化式
in+Vsi=VsはVsi=Vsとなる。図中の急な勾配
は、T=0の前に急速に帯電することを示す。漏れ電流
Iは、次式に基づいて計算できる。
この式で、Iは、少数キャリアが空乏領域中で発生した
ために、または半導体本体中で発生した後で空乏領域に
拡散したために、電荷70の付着後に半導体表面19へ
流れる経時変化する少数キャリア(この例では電子)電
流である。Qは電子の電荷の値、Naは半導体ウェハ18
中の正孔ドーパント濃度、εoは自由空間の誘電率、εs
は半導体ウェハ18の比誘電率、Vsiは反転時の固有電
位、すなわち、Vbiと半導体本体に対して空乏シリコン
表面の経時変化する電位(バンド・ベンディング)との
合計、tは時間である。上記の式は、電荷保存方程式Q
in−Qs−Qb=0から導くことができる。この式で、Q
bはqNaWに等しく、NaはP−バルク・ドーパント濃度、
Wは空乏領域の深さである。この電荷保存方程式の時間
導関数を求めると、 となる。ただし、 である。したがって、 となる。前記のIに関する式はWの時間導関数を求める
ことによって得られる。Wは次式で与えられる。
次にこのWの時間導関数をIの式の に代入すると、元のIに関する上記の式が得られる。こ
の式で、Qinは断熱材表面に付着したコロナ電荷の量で
ある。Qinは高電圧がコロナ・ニードルに接続される短
時間の間にウェハ表面に流れるイオン性コロナ電流を時
間で積分すると得られる。Qsは絶縁体と半導体との境
界面に蓄積する負の電荷である。Qsの値は、測定する
半導体の漏れ電流Iを時間で積分すると得られる。Qb
は、半導体の空乏領域中のイオン化されたドーパント原
子による負の電荷である。
この発明による方法は、金属酸化物半導体(MOS)構
造を形成するために、酸化したウェハの表面に蒸着させ
た金属の電極を用いる時間保持測定法に代わるものであ
る。付着させた金属で測定可能な面積をもつコンデンサ
の1枚のプレートを形成し、それに電圧パルスを印加し
て深い空乏を生じさせた後、その経時変化するキャパシ
タンスを分析して、空乏化したシリコンの下の領域の漏
れ電流挙動を導出した。この発明は、従来技術によって
得られるものとほぼ同様の情報を提供する。ただし、金
属の付着は不要である。試験中の半導体領域の励起及び
緩和の物理的挙動はMOS技術の場合と同じである。し
かし、MOS法ではCtの経時変化を監視して、漏れ電
流Iを決定する。Ctは、付着した金属電極と空乏化さ
れていない半導体本体との間で測定した経時変化するキ
ャパシタンスの合計である。
帯電部と測定部との間にスライド・トラックを使用する
システムでは、絶縁体と半導体との接合部で漏れが特に
大きい場合、問題が生じることがあることに留意された
い。この場合、ウェハをケルビン・プローブの下に移動
する前に、過渡電圧が減衰する。半導体ウェハの時間保
持を測定する別の方法は、光パルスを使って空乏領域が
延びる深さを変えることである。この方法は、半導体ウ
ェハを測定部にまで移動させてからパルスを印加するこ
とができるという利点がある。したがって、光過渡電圧
の減衰速度が、良好な測定を行なうための要因ではなく
なる。
同じ電荷付着構成がこの測定法を容易にするために利用
される。この電荷付着を第5図に示すが、この場合も、
電子の薄い皮膜からなる内側の反転表面領域19の周囲
の絶縁体20と半導体18の境界面に設けた、正孔が蓄
積した保護環54を有する。空乏領域60は、反転した
薄い電子の皮膜の下に設ける。
この電荷構成の結果、空乏領域を横切って水平に電界で
誘導されたN+/P-接合が生じ、この接合部は電界で誘
導されたP+保護環54で取り囲まれていることに注目
されたい。
この方法による時間保持測定は、誘導された接合部をコ
ンデンサとして扱い、小さい順方向バイアス(15〜2
0mV)を瞬間的に印加することによって行なわれる。
この小さい順方向バイアスは、第1図に示すように、L
ED38から短く弱い光パルスを使って印加することが
できる。この光パルスを当てた結果、光子80が絶縁体
層20を通って空乏領域60へと伝搬する。空乏領域6
0中の光子は、電子と正孔の対を形成する作用をする。
これらの電子と正孔の対は分離して、半導体表面19の
電荷によりすでに存在する電界とは極性が逆のそれぞれ
の電界を形成する。したがって、この電子と正孔の対に
よって生じる追加の逆電界は、空乏領域を通る電界全体
を減少させる作用をする。この電界の減少により、空乏
領域が境界82から新しいより浅い境界84へと縮小す
る。これらの電子と正孔の対は分離して、電子は表面1
9上の負の電子の皮膜に向かい、また正孔は空乏領域6
0の下部に向かって移動する。この空乏領域の両端間の
全電圧の変化、すなわち光電圧は減衰して、空乏領域の
両端間の電圧は元の電圧に戻る。この光電圧の減衰速度
は、過剰の光誘導された電子と正孔の対が空乏領域で再
結合する速度に正比例する。この再結合機構も、半導体
ウェハ中の結晶欠陥及び汚染物質の尺度である。
たとえば、この発明に基づき、光電圧減衰速度は、酸化
物の表面21から約0.4mm(15ミル)上に置いた透
明な導電性の容量性ピックアップ板30を使って非接触
で検出した。このピックアップ板を、第1図に示したタ
イプの高入力インピーダンスMOSFETバッファ回路
に接続した。ある実験では、広範囲のMOSFET漏れ
を得るために、5000オングストロームの熱酸化物を
有する6個のMOSFETウェハを選んだ。直径約1.
3cm(0.5インチ)のPN接合部をコロナで誘導して
各ウェハの中央に形成した。約1MV/cmの電界を使用
して、各接合部の周囲に分離領域すなわち保護環を誘導
し、約2MV/cmの電界を使って誘導接合部を誘導し
た。ケルビン・プローブを使って、誘導した電界の状態
を酸化物表面電位測定によって監視した。コロナ誘導接
合部の漏れは非接触光電圧減衰時間を測定して求めた。
第7図は、光電圧と時間の関係を示すグラフである。各
データ点の線形回帰分析により、この方法はMOS保持
時間漏れ測定値と相関があり、相関係数は、信頼限界9
9.9%で0.965であることが判明した。
上記の光電圧を使用する方法は非破壊式であり、初期酸
化後及びNエピタキシアル酸化後の製品ウェハに使用す
ることができる。さらに、MOS保持時間測定とは違っ
て、直径の大きい領域も、漏れが酸化物のピン正孔の影
響を受けることなく試験することができる。この方法
は、特に試験する領域中に存在する単一の半導体表面の
欠陥に対して敏感なことに注目すべきである。したがっ
て、この敏感さは表面欠陥の密度を推定するのに好都合
である。この方法は、バイポーラ製品ウェハにも、FE
T製品ウェハにも適用され、特にRIEへの露出、イオ
ン注入等の後の酸化ステップの直後に使用する工程ツー
ル・モニタとして有利である。
この場合も、上記の光電圧測定による方法は、特に、電
圧過渡減衰が非常に速い、極端に漏れの大きい接合部に
使用するのに有利であることに注目されたい。特に、こ
の方法によれば、光子のパルスを当てた後、ウェハを移
動させる必要がない。
この発明の電荷分布構成を利用して測定できる第3の重
要なパラメータは、半導体ウェハ製品のエピタキスアル
・ドーピング濃度である。エピタキシアル層中のドーピ
ング・レベルは、ショットキー・バリア・ダイオードの
バリアの高さ、トランジスタのリーチスルー直列抵抗、
ラテラルPNPトランジスタのベータ、NPNトランジ
スタのコレクタ・ベース・キャパシタンス、及びNPN
トランジスタのコレクタ・エミッタ飽和電圧等を含めて
いくつかの重要なデバイス・パラメータに影響を与え
る。特にキャパシタンス・パラメータは、デバイスの速
度を決定する上で重要な役割を持つことに注目された
い。
上記に列挙したパラメータに対するエピタキシアル・ド
ーピングの影響を考慮すると、ドーピング濃度を予め定
めた仕様の範囲に維持することが非常に重要である。
現在、エピタキシアル・ドーピング濃度の推定に使用す
るために、広がり抵抗、エピタキシアル・シート抵抗、
キャパシタンス対抵抗、C−V、ショットキー・ダイオ
ード法、P−N接合、及びMOS測定等を含む各種の測
定が行なわれている。しかし、プローブ接点には再現性
の点で問題があるため、広がり抵抗及びエピタキシアル
・シート抵抗の測定値の較正は難しい。他の多くの測定
は破壊的であったり、試料の作成に著しく時間がかかっ
たりする。
エピタキシアル・ドーピング濃度を推定する方法の1つ
は、リアクタ中でモニタ・ウェハを利用することであ
る。しかし、均一性の問題により、一般にリアクタ中の
ウェハ内にドーピングの勾配ができる。したがって1枚
または複数枚のモニタ・ウェハを試験しても、1つのバ
ッチのすべてのウェハのドーピング濃度を正確に測定す
ることはできない。さらに、このようなモニタ・ウェハ
はリアクタ中でスペースをとり、そのためリアクタ中で
加工できる製品ウェハの数が少なくなる。
下記のエピタキシアル濃度測定法は、1つのバッチのす
べてのウェハで実施することのできる直接測定法であ
る。さらに、この測定は、エピタキシアル再酸化ステッ
プの直後に行なえるという利点がある。
第1図に示した装置が、この測定を行なうために利用で
きる。帯電ステップは、1つまたは複数のコロナ・ガン
を用いて、帯電部10で行なう。タングステンのニード
ルを使用すると好都合であり、±8kVの電圧源に接続
し、ウェハの表面から約2.5cm上に置く。±8kVの
電圧源の符号によって、試験中のウェハの酸化物表面上
に付着するイオン化された周囲気体分子の符号が決ま
る。この場合も、例として、1.92cmの開口部を持つ
第1のマスク50を使用して電荷が蓄積された保護環を
形成し、約0.96cmの開口部を持つ第2のマスク56
を使用して、その下に誘導電界接合部を有する反転領域
を画定することができる。
測定部12のケルビン・プローブは、ウェハ表面の約
0.5mm上に置くとよい。このケルビン・プローブを使
って、コロナ・イオンのパルスによる付着直後に、絶縁
体表面21と半導体バルクとの間の電位差の変化を非接
触で測定する。半導体本体の電位は、第2のケルビン・
プローブでコロナ・イオンに露出されないウェハ表面の
裏側領域を非接触で監視して、接地電位に基準づけるこ
とができる。第1のケルビン・プローブは、ウェハが帯
電部10にあった時にコロナ誘導イオン・ビームが当た
ったスポットとほぼ同じウェハ上のスポットの表面電位
を検出できる位置に置くことが望ましい。使用する1つ
のケルビン・プローブの空間的解像度は約5mm、電気的
応答時間は30ミリ秒である。
上述のように、この測定は、電界誘導N+/P-エピタキ
シアル接合部が形成され、その周囲に電界誘導P+保護
環が形成された後に行なう。この電荷分布は、第1のマ
スクの1.92cmの開口部を通した付着と、及び第2の
マスクの0.96cmの開口部を通した第2の付着によっ
て得られる。エピタキシアル表面に電荷を蓄積させるの
に用いる絶縁体中のコロナで誘導される電界は、3×1
6V/cm程度、反転に用いる電界は2×106V/cm程度で
ある。各コロナ放電パルス後の新しい絶縁体表面電位を
測定するために、試験中のウェハ・サイトを連続的に測
定部12へ移動させることにより、コロナ放電による電
界状態を監視及び制御することができる。第3図に示し
たように、上記の電界誘導接合部を形成した後、短時間
の空乏領域深さ変更ステップを行なう。
この発明の一実施例では、この空乏領域深さ変更ステッ
プは、空乏領域上の半導体ウェハにパルスを当て、帯電
ステップによって得られる定常状態の空乏に比べて、空
乏をより深くすることによって行なう。この実施例で
は、パルスの印加は、第2のマスク56の開口部を通し
て、短いコロナ放電パルスを用いて行なう。Pエピタ
キシアル半導体ウェハ18の例を示す第8図の実施例で
は、コロナ放電を用いて、空乏領域60上の表面21に
追加の正のイオン90を付着させる。この追加の正電荷
の付着の結果、これらの正電荷の像を形成させるため
に、空乏領域60は、破線92で示した元の境界からそ
れより深い境界線94へと深さが増す。この2つの境界
線92と94との間の追加の空乏領域内の半導体ウェハ
格子中に固定された負の電荷が、ただちにこのステップ
に必要な電荷の像形成を行なう。この領域拡大の量は、
半導体ウェハのエピタキシアル・ドーピング濃度に直接
関係する。
短いコロナ放電パルスを中止した直後に高速スライド機
構17によって試験中のウェハ18を迅速に測定部12
に移動させ、その結果生じるシリコン表面電位の遷移な
らびに絶縁体表面電位のシフトを観察する。酸化したシ
リコンのエピタキシアル・サンプルの代表的なVsi過渡
状態を第6図に示す。第6図の過渡の減衰速度は、面積
と、電界誘導N+/P-エピタキシアル接合部の漏れの外
周に依存する成分とに関係する。
半導体表面の過渡電位のピーク振幅、絶縁体上での電位
のシフト、及び絶縁体の厚みを用いて、次の式からエピ
タキシアル・ドーピング濃度を計算する。
Wm=[4εs(KT/q)/q]1/2・ [Ln(Nd/Ni)/Nd]1/2 (1) 最初のエピタキシアル・ドーピング濃度の測定では、エ
ピタキシアル・ドーピング濃度は、エピタキシアル表面
から、この測定に関連する追加のわずかに深い空乏深さ
まで、均一であると仮定する。エピタキシアル・ドーピ
ング濃度は各種の方法で計算することができるが、この
計算を行なう好ましい方法は、Ndに対する逐次代入法
を利用することである。この解法はNdの“推定値”を
上記の式1に代入し、得られるWmの値を計算する第1
の手順を含んでいる。式1で、qは1.6×10-19
ーロンの単位電子電荷、KT/qは0.026ボルト、
εsは、半導体材料の誘電率で、シリコンでは10.5
×-13ファラド/cm、Ndは原子数/cm2で表わしたエピ
タキシアル・ドーピング濃度、Niは固有キャリア濃度
で、1.6×1010キャリア/cm2である。
この逐次代入法の第2の手順は、上記のNdの“推定
値”、手順1で計算したWmの値、及び第6図に示すV
sと時間の測定曲線から求めた dVsiの値を下記の式2に代入してdXを計算すること
である。
dX=−Wm+Wm[1+dVsiAWm21/2(2) 式2で、dXは、追加のコロナ放電による空乏領域の深
さの増加(単位cm)、Wmは最初のコロナ放電の前の第
3図の空乏領域の元の深さ、AはqNd/2Esであ
る。
この逐次代入法の第3の手順は、第6図に示すVsと時
間の測定曲線から求めたdVinの値、 Cinの値、及びdXの計算値を下記の式3に代入してN
dを計算することである。
dQin=[CindVin]/q =dQs=Nd dX (3) 式3で、dQinは絶縁体20の表面21上の電荷濃度の
変化(単位イオン数/cm2)、dVsは、第6図に示す半
導体表面電位の深い空乏過渡のピーク100、dQs
電荷の中性を満足させるためのP型ドーパント・イオン
によるdQinの瞬間的像形成、dVinは短いコロナ電荷
パルスdQinによる絶縁体の両端間の電位のシフト、C
inはεin/Tin、εinは絶縁体材料の誘電率(酸化物で
は3.4×10-13ファラド/cm)、Tinは、絶縁体の
厚み(単位cm)である。
この逐次代入法の第4の手順は、手順3で求めたNdの
計算値と、手順1で使用したNdの元の“推定値”を比
較することである。この2つのNdの値の差が約1%以
内の場合は、元のNdの“推定値”がNdの正しい値と
なる。2つのNdの値の差が1%以内でない場合は、手
順3で求めたNdの計算値を手順1でのNdの新しい
“推定値”として使って、手順1〜4を繰り返す。
上記の、Nd決定のための逐次代入法は、コンピュータ
を使って行なうと好都合である。
この発明の方法と、従来のMOS CmaxCmin法を用い
たドーピング測定とを、11枚の実験用半導体ウェハを
用いて比較した。使用した実験用ウェハは、ポスト・エ
ピタキシアル酸化後に採取したもので、暑さ約1600
オングストロームの熱酸化物を有する。製品ウェハ上に
アルミニウムMOSドットを蒸着させ、非接触試験用に
幅13mmのストリップすなわちドットのボイドを残し
た。各ウェハ上の隣接領域について3回の非接触測定及
び3回のMOS測定を行なった。ドーピング測定では、
非接触法とMOS法の結果がよく一致した。上記の試験
に用いた11枚のウェハの試料の相関係数は0.997
であった。
したがって、この方法を使って、パルス式の深い空乏の
コロナ放電技術により、非接触でエピタキシアル・ドー
ピング濃度測定を行なうことができる。非接触測定の原
理は、エピタキシアル・ドーピングが、エピタキシアル
表面から、わずかにパルス印加した深い空乏領域の端部
まで均一であるという仮定に基づくものである。
この方法を使って、様々な密度で一連のコロナ帯電を行
ない、各帯電後に適切な測定を行なうことによって、ウ
ェハのエピタキシアル・ドーピングのプロファイルを得
ることができることに注目されたい。たとえば、第1の
コロナ放電を行なって各種の電圧パラメータを測定する
ことができる。ウェハが元の空乏深さまで緩和した後、
第2のそれより大きなコロナ放電を行なって過渡電圧を
測定することができる。第1のコロナ放電による第1の
空乏深さの境界と、第2のコロナ放電による第2の空乏
深さの境界との間の領域の電荷密度の差dφinは、Cin
(dVin2−dVin1)から計算できる。Vsi((dVs2
+dVs1)/2)でのシリコンのキャパシタンスC
sは、dφin÷(dVsi2−dVsi1)で求められる。し
たがって、漸次変化する一連のコロナ放電パルス対を、
それに付随する電圧過渡の測定値とともに使って、半導
体ウェハ全体のドーピング・プロファイルを深さの関数
として求めることができる。dVsが小さくなり、キャ
パシタンスCsがほぼ一定になるように、コロナ放電の
差は小さくすることが好ましい。
この技術を使って、空乏キャパシタンスCsを、シリコ
ンの深い空乏の電位dVsiの関数として求めることがで
きることに注目されたい。したがって、パルスによる非
接触のC−V測定が可能となる。
このエピタキシアル・ドーピング測定法により、ウェハ
製品上で直接測定を行なうことができ、したがってモニ
タ・ウェハ試験よりも製品を正確に表わすことができ
る。この方法は、現在の測定法に比べて再現性がすぐれ
ており、また試料作成の必要がないため、MOSまたは
ダイオードによるC−V測定法により所要時間が短い。
この方法は非破壊で行なわれる。したがって、このエピ
タキシアル・ドーピング法によれば、エピタキシアル・
リアクタ内の各ウェハの位置をサンプリングしてステッ
プの均一性を監視する能力は得られる。
この発明は、各種の半導体材料を試験する広い応用範囲
を有することに注目されたい。同様に、絶縁材料は酸化
物でも窒化物でも、その他の好都合な漏れの少ない絶縁
材料でもよい。
この発明をPエピタキシアル・ウェハを例にとって説
明したが、この発明はこれに限定されるものではない。
N型にドーピングしたウェハも試験することができる。
E.発明の効果 本発明によれば、絶縁体層で覆われた、ドープされた半
導体ウェハの非接触試験法において、半導体ウェハと絶
縁体層の界面における洩れ効果を最小とし、もって悪影
響を取り除くことができる。
【図面の簡単な説明】
第1図は、この発明の実施に用いることのできる装置の
概略図、第2図は、シリコン表面に電荷を蓄積させるた
めのコロナ放電ステップの後の酸化物半導体構造の概略
断面図、第3図は、シリコン表面を反転させるためのコ
ロナ放電ステップの後の酸化物半導体構造の概略断面
図、第4図は、この発明によるパルス印加ステップの後
の酸化物半導体表面の概略断面図、第5図は、この発明
によるコロナ・パルス印加ステップの後の酸化物半導体
表面の概略断面図、第6図は、深い空乏の時間保持測定
と、エピタキシアル・ドーピング濃度測定及び一般にシ
リコン・ドーピング濃度測定におけるVsと時間の関係
を示すグラフ、第7図は、光電圧保持または減衰時間測
定における光電圧と時間の関係を示すグラフ、第8図
は、この発明による深い空乏の電荷パルス印加ステップ
の後の酸化物半導体構造の概略断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロジヤー・レナード・バークール アメリカ合衆国ニユーヨーク州ワツピンガ ーズ・フオールズ、シヤーウツド・ハイツ 37番地 (56)参考文献 特開 昭56−116640(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁体層で覆われた、ドープされた半導体
    ウェハの非接触試験方法であって、 上記絶縁体層の上面を帯電させることにより、該絶縁体
    層の下の半導体ウェハに、環状の表面蓄積層と、該表面
    蓄積層によって囲まれた、空乏層を伴う表面反転層とを
    形成し、 上記表面反転層下の空乏層の深さを変化させることによ
    り、上記半導体ウェハのバルクに関する上記絶縁体層の
    上面の電位の過渡状態を生じさせ、 その結果得られた過渡状態に関するパラメータを測定す
    る、 ステップを含むことを特徴とする方法。
JP14707888A 1987-08-26 1988-06-16 半導体ウエハの非接触試験方法 Expired - Lifetime JPH0652750B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US07/089,648 US4812756A (en) 1987-08-26 1987-08-26 Contactless technique for semicondutor wafer testing
US089648 1987-08-26

Publications (2)

Publication Number Publication Date
JPS6469024A JPS6469024A (en) 1989-03-15
JPH0652750B2 true JPH0652750B2 (ja) 1994-07-06

Family

ID=22218817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14707888A Expired - Lifetime JPH0652750B2 (ja) 1987-08-26 1988-06-16 半導体ウエハの非接触試験方法

Country Status (3)

Country Link
US (1) US4812756A (ja)
EP (1) EP0304632A3 (ja)
JP (1) JPH0652750B2 (ja)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360973A (en) * 1990-02-22 1994-11-01 Innova Laboratories, Inc. Millimeter wave beam deflector
US5159486A (en) * 1990-02-22 1992-10-27 Innova Laboratories, Inc. Instrumentation apparatus and methods utilizing photoconductors as light-modulated dielectrics
DE4018993A1 (de) * 1990-06-13 1991-12-19 Max Planck Inst Eisenforschung Verfahren und einrichtung zur untersuchung beschichteter metalloberflaechen
US5298860A (en) * 1990-11-26 1994-03-29 Seiko Epson Corp. Method of analyzing metal impurities in surface oxide film of semiconductor substrate
US5216362A (en) * 1991-10-08 1993-06-01 International Business Machines Corporation Contactless technique for measuring epitaxial dopant concentration profiles in semiconductor wafers
JPH07240450A (ja) * 1994-02-28 1995-09-12 Nec Yamagata Ltd 担体寿命測定方法
US5442297A (en) * 1994-06-30 1995-08-15 International Business Machines Corporation Contactless sheet resistance measurement method and apparatus
JP2950728B2 (ja) * 1994-07-25 1999-09-20 大日本スクリーン製造株式会社 Bt処理装置及びbt処理方法
US5498974A (en) * 1994-12-30 1996-03-12 International Business Machines Corporation Contactless corona-oxide-semiconductor Q-V mobile charge measurement method and apparatus
US5661408A (en) * 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US5644223A (en) * 1995-05-12 1997-07-01 International Business Machines Corporation Uniform density charge deposit source
US5485091A (en) * 1995-05-12 1996-01-16 International Business Machines Corporation Contactless electrical thin oxide measurements
US5594247A (en) * 1995-07-07 1997-01-14 Keithley Instruments, Inc. Apparatus and method for depositing charge on a semiconductor wafer
US5773989A (en) * 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US6008906A (en) * 1995-08-25 1999-12-28 Brown University Research Foundation Optical method for the characterization of the electrical properties of semiconductors and insulating films
US5767693A (en) * 1996-09-04 1998-06-16 Smithley Instruments, Inc. Method and apparatus for measurement of mobile charges with a corona screen gun
US6097205A (en) * 1997-02-14 2000-08-01 Semitest, Inc. Method and apparatus for characterizing a specimen of semiconductor material
US5818239A (en) * 1997-03-05 1998-10-06 International Business Machines Corporation Simplified contactless test of MCM thin film I/O nets using a plasma
US6097196A (en) * 1997-04-23 2000-08-01 Verkuil; Roger L. Non-contact tunnelling field measurement for a semiconductor oxide layer
US7230443B1 (en) 1997-04-30 2007-06-12 Kla-Tencor Corporation Non-contact mobile charge measurement with leakage band-bending and dipole correction
US6937050B1 (en) 1997-04-30 2005-08-30 Min-Su Fung Non-contact mobile charge measurement with leakage band-bending and dipole correction
US6522158B1 (en) 1997-04-30 2003-02-18 Keithley Instruments, Inc. Non-contact mobile charge measurement with leakage band-bending and dipole correction
US6011404A (en) * 1997-07-03 2000-01-04 Lucent Technologies Inc. System and method for determining near--surface lifetimes and the tunneling field of a dielectric in a semiconductor
US5977788A (en) * 1997-07-11 1999-11-02 Lagowski; Jacek Elevated temperature measurement of the minority carrier lifetime in the depletion layer of a semiconductor wafer
US6037797A (en) * 1997-07-11 2000-03-14 Semiconductor Diagnostics, Inc. Measurement of the interface trap charge in an oxide semiconductor layer interface
JP3666192B2 (ja) * 1997-07-23 2005-06-29 ソニー株式会社 バーンイン試験方法
US6072320A (en) * 1997-07-30 2000-06-06 Verkuil; Roger L. Product wafer junction leakage measurement using light and eddy current
US6104206A (en) * 1997-08-05 2000-08-15 Verkuil; Roger L. Product wafer junction leakage measurement using corona and a kelvin probe
US5834941A (en) * 1997-08-11 1998-11-10 Keithley Instruments, Inc. Mobile charge measurement using corona charge and ultraviolet light
US6191605B1 (en) 1997-08-18 2001-02-20 Tom G. Miller Contactless method for measuring total charge of an insulating layer on a substrate using corona charge
JP3650917B2 (ja) * 1997-08-29 2005-05-25 学校法人東北工業大学 表面光電圧による半導体表面評価方法及び装置
US6163163A (en) * 1998-09-14 2000-12-19 Semitest, Inc. Semiconductor material characterizing method and apparatus
US6060709A (en) * 1997-12-31 2000-05-09 Verkuil; Roger L. Apparatus and method for depositing uniform charge on a thin oxide semiconductor wafer
US6017805A (en) * 1998-01-26 2000-01-25 Lucent Technologies Inc. Method of reducing mobile ion contaminants in semiconductor films
US6255128B1 (en) * 1998-08-06 2001-07-03 Lucent Technologies Inc. Non-contact method for determining the presence of a contaminant in a semiconductor device
JP4091698B2 (ja) * 1998-12-10 2008-05-28 宮城沖電気株式会社 再結合ライフタイム測定装置
US6517669B2 (en) * 1999-02-26 2003-02-11 Micron Technology, Inc. Apparatus and method of detecting endpoint of a dielectric etch
US6114865A (en) * 1999-04-21 2000-09-05 Semiconductor Diagnostics, Inc. Device for electrically contacting a floating semiconductor wafer having an insulating film
US6265890B1 (en) * 1999-08-26 2001-07-24 Lucent Technologies Inc. In-line non-contact depletion capacitance measurement method and apparatus
US6538462B1 (en) * 1999-11-30 2003-03-25 Semiconductor Diagnostics, Inc. Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
US6391668B1 (en) * 2000-05-01 2002-05-21 Agere Systems Guardian Corp. Method of determining a trap density of a semiconductor/oxide interface by a contactless charge technique
US6759255B2 (en) 2000-05-10 2004-07-06 Kla-Tencor Technologies Corp. Method and system for detecting metal contamination on a semiconductor wafer
US6919957B2 (en) 2000-09-20 2005-07-19 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension, a presence of defects, and a thin film characteristic of a specimen
US6782337B2 (en) * 2000-09-20 2004-08-24 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension an a presence of defects on a specimen
US6673637B2 (en) 2000-09-20 2004-01-06 Kla-Tencor Technologies Methods and systems for determining a presence of macro defects and overlay of a specimen
US6694284B1 (en) 2000-09-20 2004-02-17 Kla-Tencor Technologies Corp. Methods and systems for determining at least four properties of a specimen
US6891627B1 (en) * 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
US7130029B2 (en) 2000-09-20 2006-10-31 Kla-Tencor Technologies Corp. Methods and systems for determining an adhesion characteristic and a thickness of a specimen
EP1319244A1 (en) 2000-09-20 2003-06-18 Kla-Tencor Inc. Methods and systems for semiconductor fabrication processes
US7106425B1 (en) 2000-09-20 2006-09-12 Kla-Tencor Technologies Corp. Methods and systems for determining a presence of defects and a thin film characteristic of a specimen
US7349090B2 (en) * 2000-09-20 2008-03-25 Kla-Tencor Technologies Corp. Methods and systems for determining a property of a specimen prior to, during, or subsequent to lithography
US6812045B1 (en) 2000-09-20 2004-11-02 Kla-Tencor, Inc. Methods and systems for determining a characteristic of a specimen prior to, during, or subsequent to ion implantation
US6664800B2 (en) * 2001-01-08 2003-12-16 Agere Systems Inc. Non-contact method for determining quality of semiconductor dielectrics
JP4894104B2 (ja) * 2001-07-27 2012-03-14 信越半導体株式会社 シリコンエピタキシャル層のキャリア濃度測定方法
US6734696B2 (en) * 2001-11-01 2004-05-11 Kla-Tencor Technologies Corp. Non-contact hysteresis measurements of insulating films
KR100546303B1 (ko) * 2002-01-10 2006-01-26 삼성전자주식회사 코로나 전하를 이용한 집적 회로 소자의 콘택홀 모니터링방법
US6657454B2 (en) 2002-03-15 2003-12-02 Solid State Measurements, Inc. High speed threshold voltage and average surface doping measurements
US6894519B2 (en) * 2002-04-11 2005-05-17 Solid State Measurements, Inc. Apparatus and method for determining electrical properties of a semiconductor wafer
JP2003347381A (ja) * 2002-05-24 2003-12-05 Semiconductor Leading Edge Technologies Inc 低誘電率膜の膜質評価方法、および半導体装置の製造方法
US7012438B1 (en) * 2002-07-10 2006-03-14 Kla-Tencor Technologies Corp. Methods and systems for determining a property of an insulating film
JP3853708B2 (ja) * 2002-07-10 2006-12-06 Necアクセステクニカ株式会社 デジタル画像符号化装置および符号化方法ならびにプログラム
US7064565B1 (en) 2002-10-31 2006-06-20 Kla-Tencor Technologies Corp. Methods and systems for determining an electrical property of an insulating film
US7248062B1 (en) * 2002-11-04 2007-07-24 Kla-Tencor Technologies Corp. Contactless charge measurement of product wafers and control of corona generation and deposition
US7075318B1 (en) 2003-01-16 2006-07-11 Kla-Tencor Technologies Corp. Methods for imperfect insulating film electrical thickness/capacitance measurement
US6972582B2 (en) * 2003-02-10 2005-12-06 Solid State Measurements, Inc. Apparatus and method for measuring semiconductor wafer electrical properties
US6911350B2 (en) * 2003-03-28 2005-06-28 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US6909291B1 (en) 2003-06-24 2005-06-21 Kla-Tencor Technologies Corp. Systems and methods for using non-contact voltage sensors and corona discharge guns
US6815974B1 (en) 2003-07-14 2004-11-09 Semiconductor Diagnostics, Inc. Determining composition of mixed dielectrics
US7362088B1 (en) * 2003-10-15 2008-04-22 Ahbee 1, L.P. Non contact method and apparatus for measurement of sheet resistance of P-N junctions
US7103484B1 (en) 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
AU2003291513A1 (en) * 2003-11-12 2005-06-29 International Business Machines Corporation Ionization test for electrical verification
WO2005073807A1 (en) * 2004-01-29 2005-08-11 Kla-Tencor Technologies Corporation Computer-implemented methods for detecting defects in reticle design data
US7119569B2 (en) * 2004-03-05 2006-10-10 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
JP4786140B2 (ja) * 2004-04-26 2011-10-05 大日本スクリーン製造株式会社 比誘電率測定方法および比誘電率測定装置
KR100657789B1 (ko) * 2004-07-15 2006-12-14 삼성전자주식회사 유전막의 누설 전류 특성을 검사하는 방법 및 이를수행하기 위한 장치
US7196536B2 (en) * 2004-08-02 2007-03-27 Agilent Technologies, Inc. Method and apparatus for non-contact electrical probe
JP4904034B2 (ja) * 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
DE102005032601A1 (de) * 2005-01-07 2006-07-20 Heidelberger Druckmaschinen Ag Druckmaschine
US7019513B1 (en) * 2005-01-19 2006-03-28 Vladimir Faifer Non-contact method and apparatus for measurement of sheet resistance and leakage current of p-n junctions
US7405580B2 (en) * 2005-03-16 2008-07-29 Semiconductor Diagnostics, Inc. Self-calibration in non-contact surface photovoltage measurement of depletion capacitance and dopant concentration
US7202691B2 (en) * 2005-05-31 2007-04-10 Semiconductor Diagnostics, Inc. Non-contact method for acquiring charge-voltage data on miniature test areas of semiconductor product wafers
KR100665191B1 (ko) * 2005-07-20 2007-01-09 삼성전자주식회사 반도체 소자 테스트 설비 및 테스트 방법
KR100625179B1 (ko) * 2005-07-30 2006-09-15 삼성전자주식회사 절연막의 표면 전압 측정 방법
US7769225B2 (en) 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
KR100706794B1 (ko) 2005-08-03 2007-04-12 삼성전자주식회사 코로나 발생기
WO2007022538A2 (en) * 2005-08-19 2007-02-22 Kla-Tencor Technologies Corporation Test pads for measuring properties of a wafer
US7662648B2 (en) * 2005-08-31 2010-02-16 Micron Technology, Inc. Integrated circuit inspection system
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
WO2007100319A1 (en) * 2006-02-28 2007-09-07 Ahbee 2, Lp Non contact method and apparatus for measurement of sheet resistance and leakage current of p-n junctions
TW200830443A (en) * 2006-07-27 2008-07-16 Qc Solutions Inc Probes and methods for semiconductor wafer analysis
JP5427609B2 (ja) 2006-12-19 2014-02-26 ケーエルエー−テンカー・コーポレーションKla−Tencor Corporation 検査レシピ作成システムおよびその方法
WO2008086282A2 (en) * 2007-01-05 2008-07-17 Kla-Tencor Corporation Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US8004290B1 (en) 2007-04-04 2011-08-23 Kla-Tencor Corporation Method and apparatus for determining dielectric layer properties
US7738093B2 (en) 2007-05-07 2010-06-15 Kla-Tencor Corp. Methods for detecting and classifying defects on a reticle
US7962863B2 (en) * 2007-05-07 2011-06-14 Kla-Tencor Corp. Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer
US8213704B2 (en) * 2007-05-09 2012-07-03 Kla-Tencor Corp. Methods and systems for detecting defects in a reticle design pattern
US7796804B2 (en) * 2007-07-20 2010-09-14 Kla-Tencor Corp. Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer
US7711514B2 (en) * 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
TWI469235B (zh) * 2007-08-20 2015-01-11 Kla Tencor Corp 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法
US8139844B2 (en) * 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
KR101729669B1 (ko) * 2008-07-28 2017-04-24 케이엘에이-텐코어 코오포레이션 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들
DE102008044884A1 (de) * 2008-08-29 2010-03-04 Albert-Ludwigs-Universität Freiburg Verfahren zur Bestimmung der Rekombinationseigenschaften an einem Messteilbereich einer Messseite einer Halbleiterstruktur
US8775101B2 (en) 2009-02-13 2014-07-08 Kla-Tencor Corp. Detecting defects on a wafer
US8204297B1 (en) 2009-02-27 2012-06-19 Kla-Tencor Corp. Methods and systems for classifying defects detected on a reticle
US8112241B2 (en) * 2009-03-13 2012-02-07 Kla-Tencor Corp. Methods and systems for generating an inspection process for a wafer
US8781781B2 (en) 2010-07-30 2014-07-15 Kla-Tencor Corp. Dynamic care areas
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US8831334B2 (en) 2012-01-20 2014-09-09 Kla-Tencor Corp. Segmentation for wafer inspection
US8826200B2 (en) 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
EP2757579B1 (en) 2013-01-17 2019-06-19 IMEC vzw Method for characterisation of shallow junctions for use in semiconductor devices
US9092846B2 (en) 2013-02-01 2015-07-28 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific and multi-channel information
EP2779220B1 (en) * 2013-03-12 2017-10-25 GLobalWafers Japan Co., Ltd. Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US9880200B2 (en) 2013-09-04 2018-01-30 Kla-Tencor Corporation Method and apparatus for non-contact measurement of forward voltage, saturation current density, ideality factor and I-V curves in P-N junctions
US9746514B2 (en) 2013-09-04 2017-08-29 Kla-Tencor Corporation Apparatus and method for accurate measurement and mapping of forward and reverse-bias current-voltage characteristics of large area lateral p-n junctions
US9921261B2 (en) * 2013-10-17 2018-03-20 Kla-Tencor Corporation Method and apparatus for non-contact measurement of sheet resistance and shunt resistance of p-n junctions
DE102014005178B4 (de) 2014-04-02 2018-07-26 Friedrich-Schiller-Universität Jena Verfahren zur ortsaufgelösten Bestimmung lokaler elektrischer Parameter eines optoelektronischen Bauelements
US20160356750A1 (en) * 2015-06-05 2016-12-08 Semilab SDI LLC Measuring semiconductor doping using constant surface potential corona charging

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US111A (en) * 1837-01-21 Fastemtetgrs foe
US29918A (en) * 1860-09-04 George
US3748579A (en) * 1971-11-12 1973-07-24 Bell Telephone Labor Inc Method for determining concentration profiles of deep levels on both sides of a p-n junction
US3995216A (en) * 1975-04-28 1976-11-30 International Business Machines Corporation Technique for measuring surface states in metal-insulator-semiconductor structures
US4168432A (en) * 1978-01-16 1979-09-18 Rca Corporation Method of testing radiation hardness of a semiconductor device
JPS6046665B2 (ja) * 1978-07-12 1985-10-17 Cho Eru Esu Ai Gijutsu Kenkyu Kumiai
JPS5839376B2 (ja) * 1978-10-30 1983-08-30 Fujitsu Ltd
US4253059A (en) * 1979-05-14 1981-02-24 Fairchild Camera & Instrument Corp. EPROM Reliability test circuit
US4326165A (en) * 1980-01-10 1982-04-20 Westinghouse Electric Corp. Corona charging for testing reliability of insulator-covered semiconductor devices
US4325025A (en) * 1980-05-22 1982-04-13 International Business Machines Corporation Automated channel doping measuring circuit
US4415851A (en) * 1981-05-26 1983-11-15 International Business Machines Corporation System for contactless testing of multi-layer ceramics
US4509012A (en) * 1982-12-30 1985-04-02 Lin Shi Tron Method for determining the characteristic behavior of a metal-insulator-semiconductor device in a deep depletion mode
US4542340A (en) * 1982-12-30 1985-09-17 Ibm Corporation Testing method and structure for leakage current characterization in the manufacture of dynamic RAM cells

Also Published As

Publication number Publication date
US4812756A (en) 1989-03-14
EP0304632A2 (en) 1989-03-01
EP0304632A3 (en) 1991-03-27
JPS6469024A (en) 1989-03-15

Similar Documents

Publication Publication Date Title
Schroder Semiconductor material and device characterization
Weinberg et al. High‐field transport in SiO2 on silicon induced by corona charging of the unmetallized surface
Eremin et al. Development of transient current and charge techniques for the measurement of effective net concentration of ionized charges (Neff) in the space charge region of pn junction detectors
Hill et al. A single-frequency approximation for interface-state density determination
Losee Admittance spectroscopy of impurity levels in Schottky barriers
Johnson Measurement of semiconductor–insulator interface states by constant‐capacitance deep‐level transient spectroscopy
Bardeen et al. Physical principles involved in transistor action
Weisfield Space‐charge‐limited currents: Refinements in analysis and applications to a‐Si1− x Ge x: H alloys
McIntyre Theory of microplasma instability in silicon
Kuhn et al. Ionic contamination and transport of mobile ions in MOS structures
Witczak et al. An experimental comparison of measurement techniques to extract Si-SiO2 interface trap density
US6538462B1 (en) Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
EP0690492B1 (en) Contactless sheet resistance measurement method and apparatus
US7202691B2 (en) Non-contact method for acquiring charge-voltage data on miniature test areas of semiconductor product wafers
Elliot The use of charge pumping currents to measure surface state densities in MOS transistors
US5644223A (en) Uniform density charge deposit source
US6734696B2 (en) Non-contact hysteresis measurements of insulating films
Ambridge et al. An automatic carrier concentration profile plotter using an electrochemical technique
Comizzoli Uses of corona discharges in the semiconductor industry
Scofield et al. Reconciliation of different gate-voltage dependencies of 1/f noise in n-MOS and p-MOS transistors
US5723981A (en) Method for measuring the electrical potential in a semiconductor element
US5485091A (en) Contactless electrical thin oxide measurements
US6569691B1 (en) Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
McGarrity et al. Silicon carbide JFET radiation response
US6680621B2 (en) Steady state method for measuring the thickness and the capacitance of ultra thin dielectric in the presence of substantial leakage current