JPH06507276A - Integrated circuit package design with intervening die attach substrate bonded to lead frame - Google Patents

Integrated circuit package design with intervening die attach substrate bonded to lead frame

Info

Publication number
JPH06507276A
JPH06507276A JP5514969A JP51496993A JPH06507276A JP H06507276 A JPH06507276 A JP H06507276A JP 5514969 A JP5514969 A JP 5514969A JP 51496993 A JP51496993 A JP 51496993A JP H06507276 A JPH06507276 A JP H06507276A
Authority
JP
Japan
Prior art keywords
bonding
conductive
integrated circuit
die
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5514969A
Other languages
Japanese (ja)
Other versions
JP2691799B2 (en
Inventor
クウォン，ヤン・イル
リアング，ルイス・エイチ
Original Assignee
ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド filed Critical ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド
Publication of JPH06507276A publication Critical patent/JPH06507276A/en
Application granted granted Critical
Publication of JP2691799B2 publication Critical patent/JP2691799B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20654—Length ranges larger or equal to 3000 microns less than 4000 microns

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 リードフレームに接合された介在グイ取付基板を有する集積回路パッケージ設計 ング技術に関し、より特定的にはさまざまなサイズの集積回路のダイを共通のリ ードフレームに装着するための技術および集積回路パッケージの熱的性能を向上 させるための技術に関する。[Detailed description of the invention] Integrated circuit package design with intervening guide mounting board bonded to lead frame With regard to the Improving board frame mounting technology and thermal performance of integrated circuit packages Regarding the technology to make it happen.

２、背景技術。従来の半導体集積回路パッケージでは、集積回路のダイのポンデ ィングパッドへの電気的接続は、典型的には銅を含む材料のストリップを打ち抜 きまたは化学的にエツチングしてできた薄い金属製リードフレームによってなさ れる。集積回路のダイはリードフレームの中央に位置付けられたグイ取付パドル またはパッドに装着される。2. Background technology. In traditional semiconductor integrated circuit packaging, the integrated circuit die is Electrical connections to the pads are typically made by stamping strips of copper-containing material. A thin metal lead frame made by etching or chemically etching. It will be done. The integrated circuit die is attached to a guide mounting paddle located in the center of the lead frame. or attached to a pad.

ダイ取付パドルは形としては矩形であり、その４つの角の各々で放射状に延びる 支持ビームによって支持される。リードフレームはいくつかの細い、狭い間隔で 置かれた導電性のリードを含み、それらはダイの縁から離れるように放射状に延 びる。リードはダイから逸れ、モールドされたパッケージの外部壁を通って延び 、そこでパッケージのための外部のＩ１０リードを形成する。リードの最も内側 の端はボンディングフィンガと呼ばれる。非常に細い金のワイヤは一方の端でダ イ上のポンディングパッドに接合され、他方の端でリードフレームのボンディン グフィンガに接合される。狭い間隔で置かれたボンディングフィンガを有するリ ードフレームを製造するには、化学的なエツチング技術が用いられる。Ｉ１０リ ードの数が増えるにつれ、およびダイのサイズが縮小するにつれて、リードフレ ームのボンディングフィンガの間の間隔は狭まるので、ボンディングフィンガの 間の要求される間隔がリードフレーム材料自体の厚さに近づくと、化学的エツチ ングを用いてさえもリードフレームを製造することは困難になる。The die attach paddle is rectangular in shape and extends radially at each of its four corners. Supported by support beams. The lead frame has several thin, closely spaced conductive leads that extend radially away from the edge of the die. Bil. The leads deviate from the die and extend through the exterior walls of the molded package. , where the external I10 leads for the package are formed. innermost part of the lead The ends are called bonding fingers. A very thin gold wire is connected at one end. bonded to the bonding pad on the lead frame at the other end. Joined to Gufinga. Ribs with closely spaced bonding fingers Chemical etching techniques are used to manufacture the board frame. I10li As the number of leads increases and die size decreases, lead The spacing between the bonding fingers on the As the required spacing between the leads approaches the thickness of the lead frame material itself, chemical etching This makes it difficult to manufacture lead frames even using conventional methods.

Ｉ１０リードが増えることと、ダイのサイズが縮小することとにともなうもうＩ っの問題は、リード間に最低限の間隔を保つには集まるリードの端のボンディン グフィンガがダイからある特定の距離だけ離れて位置付けられなければならない ので、ダイ上のポンディングパッドからボンディングフィンガまでの距離が長く なるということである。As I10 leads increase and die size decreases, I The problem is that bonding at the ends of the leads that gather together is necessary to maintain the minimum spacing between the leads. Guffinga must be positioned a certain distance away from the die. Therefore, the distance from the bonding pad on the die to the bonding finger is long. It means that it will become.

ボンディングワイヤの長さが１５０ミルを越えると、ダイとリードフレームとが プラスチックエポキシのモールド成形材料内に封止されてパッケージの本体を形 成する際に、長く細い典型的には金であるボンディングワイヤが、プラスチック エポキシのモールド成形材料の流れで、−緒に流されるまたは破壊されてしまう 、「ワイヤーウォッシュ」と呼ばれる製造上の問題が起こるかもしれない。した がって、この問題を最小限に抑えるためボンディングワイヤの長さがおよそ１５ ０ミルに制限されていることもある。If the length of the bonding wire exceeds 150 mils, the die and lead frame may Encapsulated within a plastic epoxy molding compound to form the body of the package When bonding, a long thin bonding wire, typically gold, is bonded to a plastic Be washed away or destroyed by the flow of epoxy molding material. , a manufacturing problem called "wire wash" may occur. did Therefore, to minimize this problem, the length of the bonding wire should be approximately 15 mm. It may be limited to 0 mils.

このワイヤウォッシュリードフレーム接続の問題に対する解決策の１つは、ダイ とボンディングフィンガとの間に「ブリッジ」を介在させて、それらの間の距離 かボンディングワイヤのより短い２つのセグメントによって渡され得るようにす るということである。One solution to this wire wash lead frame connection problem is to and the bonding finger by interposing a "bridge" between them to increase the distance between them. or can be passed by two shorter segments of bonding wire. This means that

そのようなブリッジの１つかコムストック（Ｃａｍ５　ｔｏｃｋ）らによる「集 積回路のダイからリードへのフレーム相互接続アセンブリおよびその方法」と題 された米国特許第４゜７５４．３１７号で開示されている。本特許出願の図面の 図１は、コムストック３１７号の引用例に類似する先行技術の集積回路パッケー ジアセンブリ１０の断面図を示す。One such bridge is the ``Collection'' by Comstock et al. ``Die-to-Lead Frame Interconnect Assembly and Method for Integrated Circuits'' No. 4,754,317. Drawings of this patent application FIG. 1 shows a prior art integrated circuit package similar to the example cited in Comstock No. 317. 1 shows a cross-sectional view of the assembly 10. FIG.

集積回路のダイ１２の頂部表面にはポンディングパッド１３が設けられ、それら には集積回路のパッケージング技術において知られている技術によってボンディ ングワイヤが取付けられている。ダイ１２は従来的にはグイ取付パッド１４に装 着されており、それは典型的に示されるボンディングフィンガ１６を有するリー ドのためのリードフレームアセンブリの一部分である。ダイＩ２は絶縁されたブ リッジ部材または基板アセンブリ１８内に形成される中央キャビティ１７の中に 置かれる。基板アセンブリは比較的厚い絶縁層２２上に形成される導体を含む。The top surface of the integrated circuit die 12 is provided with bonding pads 13, which is bonded using techniques known in integrated circuit packaging technology. connecting wires are installed. The die 12 is conventionally mounted on a guide mounting pad 14. is attached, which has a lead having bonding fingers 16 typically shown. part of the lead frame assembly for the board. Die I2 is an insulated block. within a central cavity 17 formed within a ridge member or substrate assembly 18. placed. The substrate assembly includes conductors formed on a relatively thick insulating layer 22.

導体２０はボンディングフィンガ１６と導体２０との間のギャップに渡される典 型的な第１のボンディングワイヤ２４のための介在接続点として働く。導体２０ はまた、ダイ１２のポンディングパッド１３の１つと導体２０のうち１つとの間 のギャップに渡される典型的な第２のボンディングワイヤ２６のための介在接続 点としても働く。封止プラスチックエポキシ材料がダイおよびリードフレームの まわりでモールドされ、集積回路パッケージアセンブリ１０のための本体３０を 形成する。そこに導体が形成され、ダイの外部周辺とリードフレームのホンディ ングフィンガにおける内部周辺との間に置かれた介在基板アセンブリ１８を用い る技術は、ボンディング−ワイヤの沈下（ｂｏｎｄｉｎｇ−ｗｉｒｅ　ｓａｇ） とボンディング−ワイヤの浸食（ｂｏｎｄｉｎｇ−ｗｉｒｅ　ｗａｓｈ　）とを 減じる。Conductor 20 is a standard conductor that is passed across the gap between bonding finger 16 and conductor 20. Serves as an intervening connection point for a typical first bonding wire 24. conductor 20 is also between one of the bonding pads 13 of the die 12 and one of the conductors 20. An intervening connection for a typical second bonding wire 26 passed into the gap of It also works as a point. Encapsulating plastic epoxy material seals the die and lead frame. molded around the body 30 for the integrated circuit package assembly 10. Form. A conductor is formed there, and the external periphery of the die and the main body of the lead frame are formed. using an intervening substrate assembly 18 placed between the internal periphery of the finger. The technique used is bonding-wire sag. and bonding-wire wash decrease.

Ｉ１０接続の各々については、ワイヤの１本が基板アセンブリの導電経路の一方 端とダイとの間で接合され、別のワイヤが基板アセンブリ上の導電経路の他方端 とリードフレーム上のボンディングフィンガとの間で接合される。For each I10 connection, one of the wires is connected to one side of the conductive path in the board assembly. one end and the die, and another wire connects the other end of the conductive path on the board assembly. and a bonding finger on the lead frame.

グリーンバーブ（Ｇｒｅｅｎｂｅｒｇ　）らによる「高密度１１０リード接続に よる半導体パッケージ」と題された米国特許第４，７７４．６３５号は、半導体 パッケージング技術を開示する。本特許出願のための図面における図２は、グリ ーンバー７６３５号の構造に類似する集積回路のダイ４２のための先行技術の集 積回路パッケージアセンブリ４０を示す。ダイ４２はその頂部表面にポンディン グパッド４３を有しており、それらには集積回路パッケージング技術において知 られている技術によってボンディングワイヤが取付けられている。ダイ４２は従 来的にはリード４Ｇのためのリードフレームアセンブリの一部である従来のダイ 取付パッド４４へ装着される。パッケージアセンブリ４０は介在絶縁層５２を含 み、その頂部表面に非常に薄くもろい導電性のフィンガ５４が形成されている。“High-density 110 lead connections” by Greenberg et al. U.S. Pat. Disclose packaging technology. Figure 2 in the drawings for this patent application is Collection of prior art for integrated circuit die 42 similar to the structure of No. 7635 4 shows an integrated circuit package assembly 40. FIG. The die 42 has a pondin on its top surface. 43, which are well known in the art of integrated circuit packaging. The bonding wire is attached using a technique known in the art. The die 42 is Conventional dies that are part of the lead frame assembly for Lead 4G It is attached to the mounting pad 44. Package assembly 40 includes an intervening insulating layer 52. A very thin, brittle, conductive finger 54 is formed on its top surface.

導電性のフィンガ５４はその一端でリードフレームのボンディングフィンガ４６ に接合される。導電性のフィンガ５４は集積回路のダイ４２のポンディングパッ ドから延びるボンディングワイヤ６０により覆われなければならないギャップを 短くする。The conductive finger 54 connects at one end to the bonding finger 46 of the lead frame. is joined to. The conductive fingers 54 connect to the bonding pads of the integrated circuit die 42. The gap that must be covered by the bonding wire 60 extending from the shorten.

ダイ４２は絶縁層５２の中央領域内に形成されるキャビティ６２の中に置かれる 。この技術には、薄くもろい導電性のフィンガ５４がそれぞれのボンディングフ ィンガ４６に対し正確に整列されかつ組立てられることが必要であり、これには 高価な製造設備と工程ステップとが要求されるということに注意されたい。Die 42 is placed within a cavity 62 formed within the central region of insulating layer 52. . This technique involves a thin, brittle, conductive finger 54 attached to each bonding pad. This requires precise alignment and assembly with respect to finger 46, which requires Note that expensive manufacturing equipment and process steps are required.

コムストック３１７号の特許とグリーンバーブ６３５号の特許とで説明される構 造は、ダイかリードフレームの中央に設けられたキャビティの中に嵌まらなけれ ばならないのである一定のサイズのみの集積回路のダイでしか用いられないもの として制限される。したがって、さまざまなダイのサイズに対処するにはいくつ かの異なったサイズのリードフレームが予め製造されなければならない。The structure described in the Comstock '317 patent and the Greenbarb '635 patent The structure must fit into a cavity in the center of the die or lead frame. are used only in integrated circuit dies of a certain size because they must be limited as. Therefore, how many die sizes are there to deal with? Lead frames of different sizes must be prefabricated.

ゆえに、いくつかの異なったサイズのダイで共通に用いられる標準規格のリード フレームまたは標準規格でないリードフレームのいずれにもいくつかの異なった サイズのダイを装着するための集積回路のパッケージング技術が必要であること は明白である。製造コストを実質的に低減するには、規格化され打ち抜かれたリ ードフレームが、いくつかのダイのサイズに対して利用可能であることが好まし い。Therefore, standard leads commonly used on several different die sizes There are several different options for either frames or non-standard lead frames. The need for integrated circuit packaging technology to fit the sized die. is obvious. To substantially reduce manufacturing costs, standardized and stamped Preferably, a board frame is available for several die sizes. stomach.

ダイにおける矩形の形状とリードにおける集中パターンとのため、ポンディング パッドとそれに対応するボンディングフィンガとの間の距離は、ポンディングパ ッドがダイの角近くに位置付けられているか、ダイの辺の中点近くに位置付けら れているかに応じて変化する。たとえば、ダイの角近くのポンディングパッドの ためのボンディング距離は１５０ミルを大幅に越えるであろうし、一方で辺の中 点近くにおけるボンディングのためのボンディング距離はおよそ１５０ミルであ ろう。したがって長いボンディングワイヤスパンにわたる介在ブリッジポイント をオフシタンで設けることができる集積回路パフケージング技術が必要とされる 。Due to the rectangular shape in the die and the concentrated pattern in the leads, bonding The distance between a pad and its corresponding bonding finger is The head is located near the corner of the die or near the midpoint of the side of the die. It changes depending on whether the For example, on the bonding pad near the corner of the die. The bonding distance for The bonding distance for bonding near a point is approximately 150 mils. Dew. Therefore intervening bridge points over long bond wire spans An integrated circuit puff caging technology that can provide off-situation is needed. .

時には集積回路のダイの下部表面に取付けられたダイ取付パッドから集積回路の ダイか電気的に絶縁されることが必要である。これにはダイの下部表面と導電性 のダイ取付パッドとの間に誘電性の材料を用いることが要求される。The integrated circuit is sometimes connected to a die attach pad attached to the bottom surface of the integrated circuit die. It is necessary that the die be electrically isolated. This includes the bottom surface of the die and the conductive The use of a dielectric material between the die attach pad and the die attach pad is required.

典型的にはダイか小さいほどより良好な熱の放散特性がそのパッケージング構成 から要求される。したがって、ダイかリードフレームのダイ取付パッドの部分か ら電気的には絶縁されるが、熱によっては接続されるということを可能にする集 積回路の技術が必要である。Typically, the smaller the die, the better the heat dissipation properties of its packaging configuration. required by. Therefore, either the die or the die attach pad part of the lead frame. electrically isolated from each other but thermally connected. Product circuit technology is required.

発明の開示 ゆえに、この発明の目的はリードフレームのリードから集積回路のダイへのワイ ヤーボンディング接続を提供するための装置および方法を提供することである。Disclosure of invention Therefore, it is an object of this invention to improve the wiring from lead frame leads to integrated circuit die. An object of the present invention is to provide an apparatus and method for providing a wire bonding connection.

この発明のこの目的および他の目的に従って、集積回路のダイのためのパッケー ジ設計構成が提供される。パッケージは中央領域から延びる複数個のボンディン グフィンガを存するリードフレームを含む。電気的に絶縁された熱伝導性の基板 が提供され、これはその周辺に沿ってボンディングフィンガの端が接合される第 １の表面を有する。基板はセラミック材料のような熱伝導性の材料から形成され る。In accordance with this and other objects of the invention, a package for an integrated circuit die is provided. A design configuration is provided. The package has multiple bondins extending from the central area. Contains a lead frame with grating. electrically insulated thermally conductive substrate is provided along the periphery of which the ends of the bonding fingers are bonded. 1 surface. The substrate is formed from a thermally conductive material such as a ceramic material. Ru.

集積回路のダイはリードフレームの中央領域に対応する基板の中央エリアに取付 けられる。いくつかの導電性のボンディングアイランドまたは導電線が、電気的 に絶縁された熱伝導性の基板の第１の表面上に形成される。導電線はセラミック 基板の中央エリアから延び、集積回路のダイ上のポンディングパッドから延びる ボンディングワイヤのためのそれぞれの介在取付エリアを提供する。導電線はさ らに、リードフレームのボンディングフィンガと導電線との間のより短いボンデ ィングワイヤの取付のための介在取付エリアをも提供する。The integrated circuit die is mounted in the center area of the board, which corresponds to the center area of the lead frame. I get kicked. Some conductive bonding islands or conductive lines are electrically and a first surface of a thermally conductive substrate that is insulated. The conductive wire is ceramic Extending from the central area of the board and extending from the bonding pads on the integrated circuit die Provide respective intervening mounting areas for bonding wires. conductive wire scissors In addition, shorter bonds between leadframe bonding fingers and conductive wires are possible. It also provides an intervening mounting area for the mounting of a fin wire.

ボンディングアイランドとして働く導電線は、半導体製造技術を用いての薄膜材 料の堆積によって、または印刷技術を用いての厚膜材料の堆積によって形成され る。長尺の矩形パターンまたはジグザグパターンのようなさまざまな形および構 成の導電線ができる。導電線の各パターンの端では、適切なポンディングパッド エリアが設けられる。The conductive wire that acts as a bonding island is made of a thin film material using semiconductor manufacturing technology. formed by the deposition of thick film materials or by the deposition of thick film materials using printing techniques. Ru. Various shapes and configurations such as long rectangular or zigzag patterns A conductive wire of the same composition is produced. At the end of each pattern of conductive wire, place a suitable bonding pad An area will be established.

この発明は、集積回路のダイのポンディングパッドのすべてに導電線をつけるこ とはしないという選択肢を提供する。導電線は、典型的にはダイの角で見られる たとえば１５０ミルより長いボンディング距離に対して提供される。This invention involves placing conductive wires on all of the bonding pads of an integrated circuit die. Provide the option of not doing so. Conductive lines are typically found at the corners of the die For example, provided for bonding distances greater than 150 mils.

代替例としては、電気的に絶縁された熱伝導性のパッドが従来のリードフレーム のダイ取付パッドに取付けられる。As an alternative, electrically insulated thermally conductive pads can be added to traditional lead frames. die attach pad.

リードフレームのボンディングフィンガの端を電気的に絶縁された熱伝導性の基 板の周辺に接合するステップを含む、集積回路のダイをパッケージングする方法 が提供される。集積回路のダイは基板の中央エリアに取付けられる。Connect the ends of the lead frame bonding fingers to an electrically insulated, thermally conductive base. A method of packaging an integrated circuit die, including bonding to the periphery of a plate. is provided. The integrated circuit die is attached to the central area of the board.

ボンディングワイヤは、集積回路のダイ上のポンディングパッドの間から電気的 に絶縁された熱伝導性の基板上に形成される複数個の導電線またはボンディング アイランドのそれぞれへ取付けられる。ボンディングワイヤはリードフレームの ボンディングフィンガと複数個の導電線の１つとの間にも取付けられる。Bonding wires are electrical connections between bonding pads on an integrated circuit die. multiple conductive wires or bonds formed on a thermally conductive substrate insulated by Installed to each of the islands. The bonding wire is attached to the lead frame. It is also attached between the bonding finger and one of the plurality of conductive lines.

この方法は、電気的に絶縁された熱伝導性基板上に厚膜を印刷することによって 、または基板上に薄膜を堆積させることによって導電線を形成するステップを含 む。This method is done by printing a thick film on an electrically insulated thermally conductive substrate. , or forming a conductive line by depositing a thin film on a substrate. nothing.

この発明は、セラミック基板上に形成されるリードフレームまたは導電線を変え ることなく、ダイのさまざまなサイズに即座に対応する。したがって、この発明 に従えば標準規格のリードフレームまたは共通のリードフレームのいずれをも用 いることができる。この発明は導電線を用いてダイへの接続を与える集積回路の ダイへの接続を可能にする。This invention changes the lead frame or conductive wire formed on the ceramic substrate. Instantly adapt to different die sizes without having to worry about it. Therefore, this invention Either standard lead frames or common lead frames can be used. I can be there. This invention uses conductive wires to provide connections to the die of integrated circuits. Enables connection to the die.

電気的に絶縁されたセラミックのダイ取付基板を用いることで、ダイ全体をリー ドフレームから電気的に分離し、一方で熱伝導性のダイ取付セラミック基板に良 好な熱的性能を提供することができる。An electrically insulated ceramic die attach substrate allows the entire die to be read. electrically isolated from the board frame, while providing good thermal conductivity to the die attach ceramic substrate. can provide good thermal performance.

この発明の方法はまた、集積回路のダイ上のポンディングパッドとそれに対応す るリードフレームのボンディングフィンガとの間の距離が１５０ミルよりも大き い場合のみ導電線またはボンディングアイランドを形成することをも提供する。The method of the invention also applies to bonding pads and corresponding pads on an integrated circuit die. The distance between the bonding fingers of the lead frame is greater than 150 mils. It also provides for forming conductive lines or bonding islands only when necessary.

ダイの角でのように、特定のボンディングワイヤの長さが１５０ミルを超える場 合には、介在導電線が用いられる。If the length of a particular bonding wire exceeds 150 mils, such as at the corners of a die, In some cases, intervening conductive wires are used.

必要とするボンディングワイヤの長さが１５０ミルより少ないダイ上のポンディ ングパッドへの接続には、導電線の使用は必要ではない。ゆえに、この発明はダ イの特定のサイズに対する必要性と集積回路のダイの各ポンディングパッドのワ イヤーボンディングの長さに対する要求とに適合される、柔軟性のある技術を提 供する。標準規格のリードフレームの標準規格のダイ取付パドルの使用にも、こ の発明は適応する。On-die bonding requiring less than 150 mils of bonding wire length The connection to the running pad does not require the use of conductive wires. Therefore, this invention The need for a specific die size and the width of each bonding pad on an integrated circuit die. Offers a flexible technology that can be adapted to ear bonding length requirements. provide This also applies to the use of standard die attach paddles on standard lead frames. The invention is adapted.

図面の簡単な説明 この明細書の中で援用されかつその一部分をなす添付の図面は、この発明の実施 例を図解し、説明とともにこの発明の詳細な説明する役割を持つ。Brief description of the drawing The accompanying drawings, which are incorporated in and form a part of this specification, illustrate the practice of this invention. The illustrations and explanations serve to provide a detailed explanation of the invention.

図１は、ダイとボンディングフィンガとの間のギャップに渡される２本のより短 いボンディングワイヤのための介在接続点として働くよう固定される、介在導電 性基板またはブリッジ部材を備えたリードフレームを存する先行技術の集積回路 パッケージアセンブリの断面図である。Figure 1 shows two shorter An intervening conductive wire that is fixed to serve as an intervening connection point for a new bonding wire. Prior Art Integrated Circuits Having a Lead Frame with a Compatible Substrate or a Bridge Member FIG. 3 is a cross-sectional view of the package assembly.

図２は、別の先行技術の集積回路パッケージアセンブリの断面図であって、この アセンブリは導電性のフィンガがそこ゛に形成された絶縁テープ層を有し、その 導電性のフィンガは外に向かって延びかつリードフレームのボンディングフィン ガの端に接合される。FIG. 2 is a cross-sectional view of another prior art integrated circuit package assembly. The assembly has a layer of insulating tape with conductive fingers formed thereon; The conductive fingers extend outward and connect to the bonding fins of the lead frame. It is joined to the end of the moth.

図３は、上に集積回路のダイか装着され、かつさまざまなサイズの集積回路のダ イをリードフレームのボンディングフィンガへ２本のより短いボンディングワイ ヤで接続するための介在接点として働く導電線が上に形成される、電気的に絶縁 された熱伝導性基板を用いる、集積回路のパッケージの断面図である。Figure 3 shows an integrated circuit die mounted on top and of various sizes. the two shorter bonding wires to the bonding fingers of the lead frame. an electrically insulated wire on which a conductive wire is formed that acts as an intervening contact for connecting the FIG. 2 is a cross-sectional view of an integrated circuit package using a thermally conductive substrate.

図４は、図３の集積回路のパッケージ配列の平面図であって、導電線の上に重な る基板と集積回路のダイを示す。FIG. 4 is a top view of the package arrangement of the integrated circuit of FIG. Figure 2 shows a board and an integrated circuit die.

図５は、ダイ、リードフレームのボンディングフィンガ、および介在導電線か取 付けられた、電気的に絶縁された熱伝導性の基板の断面図である。Figure 5 shows the die, lead frame bonding fingers, and intervening conductive wire connections. 1 is a cross-sectional view of an electrically insulated, thermally conductive substrate attached thereto; FIG.

図６は、図５の配列の平面的な部分図であって、導電線またはポンディングアイ ランドのための１つのパターンを示す。FIG. 6 is a plan partial view of the arrangement of FIG. One pattern for the land is shown.

図７は、図５の導電線またはボンディングアイランドの代替的な配列の平面的な 部分図である。FIG. 7 shows a planar view of an alternative arrangement of conductive lines or bonding islands of FIG. It is a partial diagram.

図８は、リードフレームのボンディングフィンガに直接に接続される導電線がそ こに形成された、電気的に絶縁された熱伝導性の基板を示す断面図である。Figure 8 shows that the conductive wires connected directly to the bonding fingers of the lead frame are FIG. 2 is a cross-sectional view showing an electrically insulated, thermally conductive substrate formed in this manner.

図９は、従来のリードフレームのダイ取付パッドに装着される、電気的に絶縁さ れた熱伝導性の基板を示す断面図である。Figure 9 shows an electrically isolated die attach pad attached to a conventional lead frame die attach pad. FIG. 2 is a sectional view showing a thermally conductive substrate.

図１０は、従来のリードフレームのダイ取付パッドに装着される電気的に絶縁さ れた熱伝導性基板を示す断面図であって、熱伝導性基板は、その頂部表面上にで 形成されかつセラミック基板の下まで延びてさまざまなサイズの集積回路のダイ のための２つのより短いボンディングワイヤの介在接点として働く導電線または ポンディングアイランドを含む。Figure 10 shows an electrically insulated die attach pad attached to a conventional lead frame die attach pad. FIG. 2 is a cross-sectional view of a thermally conductive substrate, the thermally conductive substrate having a surface on its top surface; Integrated circuit dies of various sizes are formed and extend below the ceramic substrate. A conductive wire that acts as an intervening contact of two shorter bonding wires for or Including Ponding Island.

図１１は、図１Ｏの集積回路パッケージ配列の平面図であって、リードフレーム のダイ取付パッドに装着された基板と、基板上の導電線の上に重なる集積回路と を示す。FIG. 11 is a top view of the integrated circuit package arrangement of FIG. 1O, with the lead frame with the integrated circuit mounted on the die attach pad and the integrated circuit overlying the conductive lines on the board. shows.

産業上の応用のためのベストモード この発明の好ましい実施例をここで詳細に参照し、その例は添付の図面で図解さ れる。発明は好ましい実施例との関連で説明されるが、発明をこれらの実施例に 制限するということは意図されていないことが理解されるであろう。Best mode for industrial applications Reference will now be made in detail to the preferred embodiments of the invention, examples of which are illustrated in the accompanying drawings. It will be done. Although the invention will be described in connection with the preferred embodiments, it will be appreciated that the invention may be described in conjunction with these embodiments. It will be understood that no limitation is intended.

その反対に、この発明は後に記載する請求の範囲によって規定されるこの発明の 精神および範囲の中に含まれるであろう代替例、変形および等個物を包含すると いうことが意図されている。On the contrary, this invention is defined by the following claims. Including alternatives, variations and equivalents as may be included within the spirit and scope. is intended to say.

図３および４は、この発明による集積回路パッケージ構成１００を示す。発明の この実施例は、電気的に絶縁された熱伝導性基板１０２を集積回路のダイ１０４ のためのポンディングパッドとして用いる。電気的に絶縁された熱伝導性基板１ ０２は、窒化アルミナ、酸化ベリリウム、非常に薄い重合体フィルムまたは良好 な熱伝導特性を有する等価材料のような、セラミック材料で形成される。セラミ ック基板１０２は、リードフレームの典型的には１０６として示されるリードの ポンディングフィンガ端へ接合される。3 and 4 illustrate an integrated circuit package configuration 100 according to the present invention. of invention This embodiment uses an electrically insulated, thermally conductive substrate 102 as an integrated circuit die 104. Used as a pounding pad for Electrically insulated thermally conductive substrate 1 02 is alumina nitride, beryllium oxide, very thin polymer film or good made of ceramic material, such as an equivalent material with good thermal conductivity properties. Cerami The backboard substrate 102 includes the leads, typically shown as 106, of the lead frame. Bonded to the end of the pounding finger.

セラミック基板１０２は集積回路のダイ１０４のための電気的に絶縁された熱伝 導性のダイ取付パッドとして働く。Ceramic substrate 102 is an electrically isolated thermal conductor for integrated circuit die 104. Serves as a conductive die attach pad.

集積回路のパッケージ構成におけるこの実施例では、リードフレームは（図工お よび２で参照番号Ｉ４．４４で示されるような）従来の金属製ダイ取付パッドを 有していないので従来のものではなく、リードフレームはリード１０６とともに 金属材料の薄いシートから形成される。リードはモールドされたパッケージの外 部壁からセラミック基板１０４の中央領域に向かって集中する。In this example of an integrated circuit package configuration, the lead frame is Conventional metal die attach pads (such as those designated by reference number I4.44 in Since it does not have a lead frame, it is not a conventional one, and the lead frame is Formed from a thin sheet of metallic material. Leads are outside the molded package It concentrates from the wall toward the central region of the ceramic substrate 104.

典型的には１１０として示される導電線は、基板１０２上に形成される。これら の線１１０は２本のより短いボンディングワイヤのための介在接点として働き、 これらのボンディングワイヤはさまざまなサイズのダイをリードのボンディング フィンガ端に接続するのに用いられる。導電線１１０はセラミック基板１０４の 中央エリアから外へ向かって延び、集積回路のダイ１０４上の（典型的には１１ ４として示される）ポンディングパッドから延びる第１のより短いボンディング ワイヤ１１２を取付けるための介在取付位置を提供する。導電ＪＩＩＩＯはまた 、ボンディングフィンガ１０６へ延びる第２のより短いボンディングワイヤ１１ ６を取付けるための介在取付エリアをも提供する。A conductive line, typically shown as 110, is formed on the substrate 102. these wire 110 serves as an intervening contact for the two shorter bonding wires; These bonding wires can be used for bonding leads to various sized dies Used to connect to the finger end. The conductive wire 110 is connected to the ceramic substrate 104. Extending outward from the central area and extending outward from the central area on the integrated circuit die 104 (typically 11 4) a first shorter bond extending from the bonding pad Provides an intervening attachment location for attaching wire 112. Conductive JIIIO is also , a second shorter bonding wire 11 extending to the bonding finger 106 Also provides an intervening mounting area for mounting 6.

図４も、集積回路のダイ上のワイヤーポンディングパッドとボンディングフィン ガとの間の全体的な距離またはボンド−ワイヤの長さが１５０Ｅルより大きくな い場合に対処する、オプションの使用配列を示す。こういう場合は、ダイの辺の 中点近くにあるリード１２０に対して起こり得る。Figure 4 also shows wire bonding pads and bonding fins on an integrated circuit die. If the overall distance between wires or bond-wire length is greater than 150E Indicates an optional array of uses for cases where the In this case, the side of the die This can occur for leads 120 that are near the midpoint.

ボンド−ワイヤの長さ力筒５０ミルより大きくない、オプションの使用状況では 、代替例としては対応する導電線１２２を使わずに、中点のポンディングパッド １２６からのボンディングワイヤ１２４が、ダイ１０４上のポンディングパッド １２６から直接にボンディングフィンガ１２０へ行くようにすることもできる。Bond-wire length not greater than 50 mils in optional usage , an alternative is to use a midpoint bonding pad without the corresponding conductive line 122. A bonding wire 124 from 126 connects to a bonding pad on die 104. 126 can also go directly to bonding finger 120.

ワイヤーボンドの長さが常に１５０ミルより小さいことが知られているオプショ ンの配列においては、ダイ上の位置に対応する導電線は除去され、ボンディング ワイヤ１３０は図４で示されるようにボンディングフィンガとポンディングパッ ド１３４との間で直接に接続される。Options where the wire bond length is known to always be less than 150 mils. In the array, conductive lines corresponding to locations on the die are removed and bonded The wire 130 connects the bonding finger and the bonding pad as shown in FIG. It is directly connected to the card 134.

ダイ１０４はセラミック基板１０２に取付けられる。セラミック基板１０２は、 特定的にはダイ１０４からリードフレームのボンディング−フィンガ端１０６へ の熱の良導体である。熱伝導性セラミック基板１０２を使用することで、結果と して集積回路パッケージの熱的性能が向上する。Die 104 is attached to ceramic substrate 102 . The ceramic substrate 102 is Specifically, from die 104 to lead frame bonding-finger end 106. It is a good conductor of heat. By using the thermally conductive ceramic substrate 102, the results and This improves the thermal performance of integrated circuit packages.

図５は、この発明による代替的なパッケージング構成を示す。電気的に絶縁され た熱伝導性セラミック基板１５２は、その上部表面に集積回路ダイ１５４を取付 けられている。リードフレームのボンディングフィンガ１５６も、セラミック基 板１５２の上部表面に取付けられている。介在導電線または介在物１５８が、た とえば薄膜形成技術または厚膜印刷技術を用いて、セラミック基板１５２の上部 表面上に堆積される。ダイと介在物１５８との闇では、ボンディングワイヤ１６ ０で接続がなされる。介在物１５８とボンディングフィンガ１５６との間では、 ボンディングワイヤ１６２で接続がなされる。ダイ１５４は介在物１５８に接触 せず、さまざまなサイズのダイかこの配列によって対処されるので、とのボンデ ィングワイヤの長さも１５０ミルより小さく維持できるということに注目された い。FIG. 5 shows an alternative packaging arrangement according to the invention. electrically isolated A thermally conductive ceramic substrate 152 has an integrated circuit die 154 mounted on its top surface. I'm being kicked. The bonding fingers 156 of the lead frame are also ceramic-based. It is attached to the upper surface of plate 152. Intervening conductive wires or inclusions 158 are For example, using thin film formation techniques or thick film printing techniques, the top of the ceramic substrate 152 may be deposited on the surface. In the darkness between the die and the inclusion 158, the bonding wire 16 A connection is made at 0. Between the inclusion 158 and the bonding finger 156, Connections are made with bonding wires 162. The die 154 contacts the inclusion 158 dies of different sizes or bonded with each other as they are addressed by this array. It was noted that the length of the leading wire could also be kept below 150 mils. stomach.

導電線のための厚膜のまたは印刷されたパターンを提供するには、１つの技術は 液体エポキシ印刷を用いることである。表面に導電線のパターンのポジ型に持ち 上げられた浮き彫りが形成された印刷工具が提供される。印刷工具は金で充填さ れたエポキシ材料の中に浸され、セラミック基板の表面上に金で充填されたエポ キシ材料が付けられる。To provide thick film or printed patterns for conductive lines, one technique is Using liquid epoxy printing. Holds a positive type with a pattern of conductive lines on the surface. A printing tool is provided that has a raised relief formed therein. printing tools filled with gold The epoxy is immersed in an epoxy material and filled with gold onto the surface of a ceramic substrate. Kishi material is attached.

図６は、図５の一般的なボンディングアイランドまたは導電線１５８のパターン の別の代替的実施例を示す平面図である。導電性材料の長尺のストリップ１７０ は、電気的に絶縁された熱伝導性基板１５２の上部表面上に形成される、堆積さ れた薄膜または印刷された厚膜を用いてセラミック基板１７２の上部表面上に形 成される。典型的には１７４として示される短いボンディングワイヤは、集積回 路のダイ１７８上のポンディングパッド１７６とポンディングパッド１７０の内 側端１７６との同を接続する。ポンディングパッド１７０の外側端１７８は短い ボンディングワイヤ１７８でボンディングフィンガ１８０の内側端へ接続される 。ダイ上のポンディングパッドとそれらに対応するボンディングフィンガとの間 の距離が１５０ミルより小さいパッケージ構成については、介在するボンディン グアイランドが全く使われないということを図６は示す。たとえば、単一のボン ディングワイヤ１８２はダイ１７８上のポンディングパッド１８４をそれぞれの ボンディングフィンガ１８６へ接続する。介在する導電線すなわちボンディング アイランドは、対応するボンディングフィンガまでの距離がダイの辺の中点近く のポンディングパッドに対するものよりも大きい、ダイの角近くのポンディング パッドに対して最も頻繁に必要とされる。FIG. 6 shows the typical bonding island or conductive line 158 pattern of FIG. FIG. 3 is a plan view of another alternative embodiment of the invention. Elongated strip 170 of conductive material is formed on the upper surface of the electrically insulated thermally conductive substrate 152. A printed thin film or a printed thick film is used to form a pattern on the top surface of the ceramic substrate 172. will be accomplished. A short bonding wire, typically shown as 174, is connected to an integrated circuit. between the bonding pad 176 and the bonding pad 170 on the die 178. The side end 176 and the same are connected. The outer end 178 of the pounding pad 170 is short. Connected to the inner end of bonding finger 180 by bonding wire 178 . Between the bonding pads on the die and their corresponding bonding fingers For package configurations with a distance of less than 150 mils, the intervening bond Figure 6 shows that no guide islands are used. For example, a single Bonding wires 182 connect bonding pads 184 on die 178 to respective bonding pads 184 on die 178. Connect to bonding finger 186. Intervening conductive lines or bonds Islands have a distance to the corresponding bonding finger near the midpoint of the side of the die. Ponding near the corner of the die that is greater than that for the pounding pad of Most often needed for pads.

図７は図５の一般的ボンディングアイランド１５８の別の代替的パターンを示し ており、パターンはセラミック基板１９１上に形成される、（典型的には１９０ として示される）ジグザグ形の導電性ストリップを含む。導電性ストリップ１９ ０はその内側端に第１のボンディングエリア】９２を有する。ボンディングエリ ア１９２と集積回路のダイ１９８上のポンディングパッド１９６との間で第１の 短いボンディングワイヤ１９４が接続される。第２のボンディングエリア２００ には第２の短いボンディングワイヤ２０２の一方端が取付けられている。第２の 短いボンディングワイヤ２０２の他方端はセラミック基板１９１に固定されてい るボンディングフィンガ２０４へ取付けられる。この図はまた、１５０ミル未満 のボンディング距離に対しては、ボンディングワイヤ２０６は直接にダイ１９８ 上のポンディングパッド２０８とボンディングフィンガ２１０との間で接続され るということを示す。FIG. 7 shows another alternative pattern for the general bonding island 158 of FIG. The pattern is formed on a ceramic substrate 191 (typically 190 ) includes a zigzag-shaped conductive strip. Conductive strip 19 0 has a first bonding area ]92 at its inner end. bonding area 192 and a bonding pad 196 on the integrated circuit die 198. A short bonding wire 194 is connected. Second bonding area 200 One end of a second short bonding wire 202 is attached to. second The other end of the short bonding wire 202 is fixed to the ceramic substrate 191. The bonding finger 204 is attached to the bonding finger 204. This figure also shows less than 150 mils For a bonding distance of , bonding wire 206 connects directly to die 198 A connection is made between the upper bonding pad 208 and the bonding finger 210. Indicates that

図８は、上部表面に集積回路のダイか取付けられた、電気的に絶縁された熱伝導 性セラミック基板２２０を示す。Figure 8 shows an electrically isolated thermal conductor with an integrated circuit die attached to the top surface. 2 shows a ceramic substrate 220.

導電線２２４がセラミック基板２２０上に形成される。リードフレームのボンデ ィングフィンガ２２６は導電線２２４に直接接続される。この配列により、集積 回路のダイ２２２上の１つのポンディングパッドにつき２つのボンディングワイ ヤは必要でなくなる。単一の短いボンディングワイヤ２２８が、ダイ２２２上の ポンディングパッドと導電線２２４との間で接続されて示される。Conductive lines 224 are formed on ceramic substrate 220. Lead frame bonding Finger 226 is directly connected to conductive line 224 . This arrangement allows the accumulation Two bonding wires per bonding pad on die 222 of the circuit. Ya is no longer needed. A single short bonding wire 228 is placed on the die 222. A connection is shown between the bonding pad and a conductive line 224.

図９は、上部表面に集積回路のダイ２３２が装着された、電気的に絶縁された熱 伝導性セラミック基板２３０を示す。FIG. 9 shows an electrically isolated thermal A conductive ceramic substrate 230 is shown.

リードフレームのボンディングフィンガ２３６は、電気的に絶縁された熱伝導性 セラミック基板２３０へ接着剤によって直接接合される。ワイヤーボンドワイヤ ２３８はダイ２３２上のポンディングパッドとボンディングフィンガ２３６との 間で接続される。The lead frame bonding fingers 236 are electrically insulated and thermally conductive. It is directly bonded to the ceramic substrate 230 with an adhesive. wire bond wire 238 is the connection between the bonding pad on the die 232 and the bonding finger 236. connected between.

図１０は、従来のリードフレームのダイ取付パッド２４２へ装着された、電気的 に絶縁された熱伝導性セラミック基板２４０を示す。発明のこの実施例では、導 電線２４４はセラミック基板の上部表面上に形成される。集積回路のダイ２４６ は、線２４４を介してセラミック基板２４０へ装着される。図で示されるように 線２４４をダイの下まで延在させることによって、これらの線２４４は異なるサ イズのダイに対処できるように設計されている。線２４４は、２本のより短いボ ンディングワイヤ２４８．２５０のための介在接点として働く。FIG. 10 shows an electrical connector attached to a die attach pad 242 of a conventional lead frame. A thermally conductive ceramic substrate 240 insulated is shown. In this embodiment of the invention, the Electrical wires 244 are formed on the top surface of the ceramic substrate. integrated circuit die 246 is attached to ceramic substrate 240 via wire 244. As shown in the figure By extending lines 244 below the die, these lines 244 can be It is designed to deal with the size of the die. Line 244 consists of two shorter buttons. serves as an intervening contact for the ending wires 248,250.

図１１は、図１Ｏの集積回路パッケージ配列の平面図である。セラミック基板２ ４０はリードフレームのダイ取付パッド２４２へ装着される。集積回路のダイは セラミック基板２４０の上部表面に位置付けられた導電線２４４の内側端に重な って示される。ボンディングワイヤ２６０．２６２はダイ取付パッドとそれらに 対応するボンディングフィンガとの間で直接に接合されて示される。FIG. 11 is a top view of the integrated circuit package arrangement of FIG. 1O. Ceramic substrate 2 40 is attached to the die attach pad 242 of the lead frame. integrated circuit die Overlapping the inner ends of the conductive lines 244 positioned on the top surface of the ceramic substrate 240 is shown. Bonding wires 260 and 262 connect the die attach pads and They are shown bonded directly between corresponding bonding fingers.

ポンディングパッドとボンディングフィンガとの間でのボンディングワイヤ２６ ０．２６２の直接的な接続により、基板上の導体へのボンディングワイヤの短絡 は回避される傾向にあるが、これはなぜかというと、集積回路のダイ２４６は導 体より上に上げられるからである。これはたとえばダイか本質的にはキャビティ の中の低いところに据えられて、それにより直接に接合されたワイヤはブリッジ 上の導体に接触しやすくなる、図１との比較による。Bonding wire 26 between the bonding pad and the bonding finger 0.262 direct connection for shorting bonding wires to conductors on the board This is because the integrated circuit die 246 is a conductor. This is because it is lifted above the body. This is for example a die or essentially a cavity. Wires that are placed low inside the bridge and are directly joined by it are called bridges. By comparison with FIG. 1, it becomes easier to contact the upper conductor.

この発明に従って、集積回路のダイをパッケージングするための方法が提供され る。リードフレームのボンディングフィンガの端は、電気的に絶縁された熱伝導 性基板の周辺に接合される。集積回路のダイは基板の中央エリアに取付けられる 。ボンディングワイヤは、集積回路のダイ上のポンディングパッドと、電気的に 絶縁された熱伝導性基板上に形成される複数個の導電線またはボンディングアイ ランドの１つとの間に取付けられる。ボンディングワイヤはリードフレームのボ ンディングフィンガと複数個の導電線またはボンディングアイランドの１つとの 間でも取付けられる。In accordance with the present invention, a method for packaging an integrated circuit die is provided. Ru. The ends of the leadframe bonding fingers are electrically insulated and thermally conductive. bonded to the periphery of the substrate. The integrated circuit die is mounted on the central area of the board . Bonding wires connect electrically to bonding pads on an integrated circuit die. Multiple conductive lines or bonding eyes formed on an insulated thermally conductive substrate installed between one of the lands. The bonding wire connects to the lead frame bolt. bonding finger and one of the plurality of conductive lines or bonding islands. It can also be installed between.

この方法は、電気的に絶縁された熱伝導性セラミック基板上に厚膜または薄膜を 形成することにより、導電線またはボンディングアイランドを形成するステップ を含む。ボンディング導電線またはホンディングアイランドは、集積回路のダイ 上のポンディングパッドと、対応するリードフレームのボンディングフィンガと の間の距離か典型的には１５０ミルを超える場合にオプションで形成される。This method involves depositing thick or thin films on electrically insulated, thermally conductive ceramic substrates. Forming conductive lines or bonding islands by forming including. Bonding conductive lines or bonding islands are the top bonding pad and the corresponding lead frame bonding finger. optionally formed when the distance between them typically exceeds 150 mils.

以上に述べたこの発明の特定の実施例の説明は、図解および説明の目的のために 提示されてきた。それらは徹底的なものとしても、開示されたそのままの形式に 発明を制限するものとしても意図されておらず、上述の教示に照らして多くの修 正および変形か可能であることは明白である。The foregoing description of specific embodiments of the invention is for purposes of illustration and description. has been presented. Although they may be exhaustive, they should be kept in the exact form disclosed. It is also not intended to limit the invention, and many modifications may be made in light of the above teachings. It is obvious that both positive and negative variations are possible.

これらの実施例は、本発明の原理とその実用的応用とを最もよく説明し、それに より当業者が、この発明およびと企図される特定の使用に適するさまざまな修正 を伴なうさまざまな実施例を最もよく利用することができるようにするために、 選択かつ記述されてきたものである。この発明の範囲は以下に述べる請求の範囲 とそれらに等価なものとによって規定されることか意図されている。These examples best explain and explain the principles of the invention and its practical application. Those skilled in the art will be able to make various modifications suitable to this invention and the particular uses contemplated. In order to be able to best utilize the various embodiments involving It has been selected and described. The scope of this invention is defined by the following claims. and their equivalents.

（ｐｗ＋ｏｗ　Ａλτ） （Ｐ唱０ご八τ） ＦＩＧ、４ ＦＩＧ、６ ＦＩＧ、８ ’２−％４ ＦＩＧ、９ ＦＩＯ，１０ ＦＩＧ、１１(pw+ow Aλτ) (Psing 0 Gohachi τ) FIG.4 FIG.6 FIG.8 '2-%4 FIG.9 FIO, 10 FIG. 11

Claims (11)

【特許請求の範囲】[Claims] １．集積回路のダイをパッケージングするための集積回路パッケージ構成であっ て、 中央領域に向かって延びる複数個のボンディングフィンガを有するリードフレー ムと、 前記リードフレームの中央領域に位置付けられ、前記集積回路のダイを装着する ためのダイ取付パドルを形成する、電気的に絶縁された熱伝導性ダイ取付基板と を含み、前記基板はボンディングフィンガの端が前記ダイ取付基板の周囲に隣接 して固定される第１の表面を有し、前記集積回路のダイはダイ取付基板の第１の 表面の中央エリアへ固定され、さらに 電気的に絶縁された熱伝導性ダイ取付基板の第１の表面上に形成される複数個の 導電性ボンディング線を含み、前記導電線は前記ダイ取付基板の中央エリアから 延び、前記導電線の各々は前記集積回路のダイ上のボンディングパッドと前記導 電線との間に延びるボンディングワイヤのそれぞれを取付けるための介在取付エ リアのそれぞれを提供し、前記導電線は集積回路のダイが前記導電線の上に重な る−方でなお導電線の露出した部分をそれぞれの介在取付エリアとしてそれぞれ のボンディングワイヤに提供するようダイ取付基板の中央エリアから延び、さら に前記ボンディング線の各々を前記リードフレームの対応するボンディングフィ ンガヘ電気的に接続するための手段を含む、パッケージ構成。1. An integrated circuit packaging configuration for packaging integrated circuit die. hand, a lead frame having a plurality of bonding fingers extending toward a central region; Mu and located in the central region of the lead frame and mounting the integrated circuit die; an electrically isolated, thermally conductive die attach substrate forming a die attach paddle for the the substrate includes an edge of a bonding finger adjacent the periphery of the die attach substrate; a first surface secured to the integrated circuit die, the integrated circuit die being secured to a first surface of the die attach substrate; Fixed to the central area of the surface, and a plurality of electrically insulated thermally conductive die attach substrates formed on a first surface of the electrically insulated thermally conductive die attach substrate; including a conductive bonding line, said conductive line extending from a central area of said die attach substrate. each of the conductive lines extends between a bonding pad on the integrated circuit die and the conductive line. An intervening mounting hole is provided for attaching each of the bonding wires that extend between the wires. each of the conductive lines is arranged such that the integrated circuit die is overlaid on the conductive lines. However, the exposed parts of the conductive wires should be used as intervening mounting areas. Extends from the central area of the die attach board to provide bonding wires for the connect each of the bonding wires to the corresponding bonding fift of the lead frame. package configuration, including means for electrically connecting to the connector. ２．前記ボンディング線の各々を対応する前記リードフレームのボンディングフ ィンガへ電気的に接続するための前記手段は、ボンディング線と対応するボンデ ィングフィンガとの間でそれぞれが接続される第２のボンディングワイヤを含む 、請求項１に記載のパッケージ構成。2. Connect each of the bonding wires to the corresponding bonding pin of the lead frame. Said means for electrically connecting to the finger include a bonding line and a corresponding bonding wire. and second bonding wires each connected to the second bonding finger. , the package configuration according to claim 1. ３．前記電気的に絶縁された熱伝導性ダイ取付基板はセラミック材料から形成さ れる、請求項１に記載のパッケージ構成。3. The electrically insulated thermally conductive die attach substrate is formed from a ceramic material. The package arrangement according to claim 1, wherein: ４．前記電気的に絶縁された熱伝導性ダイ取付基板は、窒化アルミナおよび酸化 ベリリウムを含む群から選択されるセラミック材料で形成される、請求項６に記 載のパッケージ構成。4. The electrically insulated thermally conductive die attach substrate is made of alumina nitride and oxide. 7. Formed from a ceramic material selected from the group comprising beryllium. Package configuration included. ５．前記導電線は、前記リードフレーム上の対応するボンディングフィンガから １５０ミルより離れた前記集積回路のダイ上のボンディングパッドのために前記 電気的に絶縁された熱伝導性ダイ取付基板上に形成される、請求項１に記載のパ ッケージ構成。5. The conductive wires are connected from corresponding bonding fingers on the lead frame. For bonding pads on the integrated circuit die that are more than 150 mils apart. The package of claim 1 formed on an electrically insulated thermally conductive die attach substrate. package configuration. ６．前記リードフレーム上の対応するボンディングフィンガから１５０ミルより 近くに位置付けられた前記集積回路のダイ上のボンディングパッドは、それのた めの導電線を提供されていない、請求項１に記載のパッケージ構成。6. 150 mils from the corresponding bonding finger on the lead frame The bonding pads on the integrated circuit die located nearby are 2. The package arrangement of claim 1, wherein no additional conductive wires are provided. ７．導電線は、前記電気的に絶縁された熱伝導性ダイ取付基板の第１の表面上の 細長い導電性のエリアとして形成される、請求項１に記載のパッケージ構成。7. A conductive line is located on the first surface of the electrically insulated thermally conductive die attach substrate. Package arrangement according to claim 1, formed as an elongated electrically conductive area. ８．前記導電線は堆積された薄膜材料で形成される請求項１に記載のパッケージ 構成。8. The package of claim 1, wherein the conductive line is formed of a deposited thin film material. composition. ９．集積回路のダイをパッケージングするための方法であって、 リードフレームのボンディングフィンガの端を電気的に絶縁された熱伝導性基板 の周辺に接合するステップと、集積回路のダイを前記電気的に絶縁された熱伝導 性ダイ取付基板の中央エリアへ取付けるステップと、集積回路のダイが前記導電 線の上に重なり、その一方でなお導電線の露出した部分をそれぞれの介在取付エ リアとしてそれぞれのボンディングワイヤに提供するように複数個の導電線をダ イ取付基板の中央エリアから延ばすステップと、 第１の複数個のボンディングワイヤからのそれぞれのボンディングワイヤを、前 記集積回路のダイ上のボンディングパッドと、電気的に絶縁された熱伝導性基板 上に形成される複数個の導電線の１つとの間に取付けるステップと、リードフレ ームのボンディングフィンガとそれに対応する導電線とを接続するステップとを 含む、方法。9. A method for packaging an integrated circuit die, the method comprising: A thermally conductive substrate that electrically insulates the ends of the bonding fingers of the lead frame. bonding the integrated circuit die to the periphery of the electrically insulated thermally conductive attaching the integrated circuit die to the central area of the conductive die mounting board; overlay the conductive wire while still connecting the exposed portion of the conductive wire to each intervening mounting hole. Divide multiple conductive wires to provide each bonding wire as rear a step extending from the central area of the mounting board; Each bonding wire from the first plurality of bonding wires is Bonding pads on the integrated circuit die and an electrically isolated thermally conductive substrate attaching the lead frame to one of the plurality of conductive lines formed thereon; connecting the bonding fingers of the beam and the corresponding conductive wires; Including, methods. １０．リードフレームのボンディングフィンガとそれに対応する導電線とを接続 するステップは、ボンディングワイヤによって接続するステップを含む、請求項 ９に記載の方法。10. Connect lead frame bonding fingers and corresponding conductive wires Claim: wherein the step of connecting comprises the step of connecting by a bonding wire. 9. １１．前記電気的に絶縁された熱伝導性基板上に厚膜を形成することによって導 電性のボンディング線を形成するステップを含む、請求項９に記載の方法。11. conductivity by forming a thick film on the electrically insulated thermally conductive substrate. 10. The method of claim 9, comprising forming a conductive bond line.
JP5514969A 1992-02-20 1993-02-19 Integrated circuit package design with intervening die attach substrate bonded to leadframe Expired - Fee Related JP2691799B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US83919192A 1992-02-20 1992-02-20
US839,191 1992-02-20
PCT/US1993/001490 WO1993017455A2 (en) 1992-02-20 1993-02-19 Integrated-circuit package configuration for packaging an integrated-circuit die and method of packaging an integrated-circuit die

Publications (2)

Publication Number Publication Date
JPH06507276A true JPH06507276A (en) 1994-08-11
JP2691799B2 JP2691799B2 (en) 1997-12-17

Family

ID=25279091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5514969A Expired - Fee Related JP2691799B2 (en) 1992-02-20 1993-02-19 Integrated circuit package design with intervening die attach substrate bonded to leadframe

Country Status (2)

Country Link
JP (1) JP2691799B2 (en)
WO (1) WO1993017455A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111492476A (en) * 2017-10-10 2020-08-04 Z格鲁公司 Assembly of flexible and integrated module packages with lead frame

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
JP2002515175A (en) * 1993-06-23 2002-05-21 ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド Electrically and thermally enhanced package using separate silicon substrate
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
WO2001027996A1 (en) * 1999-10-14 2001-04-19 Motorola Inc. Reconfigurable pinout ball grid array
TWI325617B (en) 2006-12-18 2010-06-01 Chipmos Technologies Inc Chip package and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694762A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Plug-in type package
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
EP0351581A1 (en) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG High-density integrated circuit and method for its production
JP2519806B2 (en) * 1989-09-12 1996-07-31 株式会社東芝 Resin-sealed semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111492476A (en) * 2017-10-10 2020-08-04 Z格鲁公司 Assembly of flexible and integrated module packages with lead frame

Also Published As

Publication number Publication date
WO1993017455A2 (en) 1993-09-02
JP2691799B2 (en) 1997-12-17
WO1993017455A3 (en) 1993-11-25

Similar Documents

Publication Publication Date Title
US5365409A (en) Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
CA1252912A (en) Semiconductor package with high density i/o lead connection
US5800958A (en) Electrically enhanced power quad flat pack arrangement
KR100294719B1 (en) Molded semiconductor device and method for manufacturing the same, lead frame
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
US5639694A (en) Method for making single layer leadframe having groundplane capability
JPH05109975A (en) Resin-sealed type semiconductor device
JP4417150B2 (en) Semiconductor device
JPWO1998001907A1 (en) Resin-encapsulated semiconductor device and its manufacturing method
JP2881733B2 (en) Bottom lead type semiconductor package
EP0623954B1 (en) Molded plastic packaging of electronic devices
JPH03108744A (en) Resin-sealed semiconductor device
US6686651B1 (en) Multi-layer leadframe structure
JPH09307051A (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH06507276A (en) Integrated circuit package design with intervening die attach substrate bonded to lead frame
USRE36894E (en) Semiconductor package with high density I/O lead connection
JP2905609B2 (en) Resin-sealed semiconductor device
JPH0645504A (en) Semiconductor device
EP3608955B1 (en) Leadframe, semiconductor package and method
JP2507852B2 (en) Semiconductor device
JPH0817960A (en) QFP structure semiconductor device
CN112216658A (en) Semiconductor device having lead frame adaptable to various die sizes
JPH0521649A (en) Semiconductor device
JP2883065B2 (en) Semiconductor device
JP2784209B2 (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees