JPH0644175Y2 - Operating circuit of graphic equalizer - Google Patents
Operating circuit of graphic equalizerInfo
- Publication number
- JPH0644175Y2 JPH0644175Y2 JP7483588U JP7483588U JPH0644175Y2 JP H0644175 Y2 JPH0644175 Y2 JP H0644175Y2 JP 7483588 U JP7483588 U JP 7483588U JP 7483588 U JP7483588 U JP 7483588U JP H0644175 Y2 JPH0644175 Y2 JP H0644175Y2
- Authority
- JP
- Japan
- Prior art keywords
- volume level
- key
- graphic equalizer
- frequency band
- down key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 6
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） この考案はグラフイツクイコライザの操作回路に関し、
特にグラフイツクイコライザ特性を変更する際に好適な
グラフイツクイコライザの操作回路に関する。[Detailed Description of the Invention] (Industrial Application Field) This invention relates to an operating circuit of a graphic equalizer,
In particular, the present invention relates to a graph equalizer operation circuit suitable for changing the characteristics of the graph equalizer.
（従来の技術） グラフイツクイコライザはグラフイツクイコライザ制御
回路を介して供給される操作信号により、各周波数帯域
の音量レベルを設定するように構成されている。(Prior Art) The graphic equalizer is configured to set the volume level of each frequency band by an operation signal supplied via a graphic equalizer control circuit.
周波数帯域の音量レベルを±0dBに設定操作をする場
合、グラフイツクイコライザの操作回路へのキー入力、
たとえば音量レベルアツプキーや、音量レベルダウンキ
ーを操作し、設定音量レベルの表示を確認しながら行な
われていた。When setting the volume level of the frequency band to ± 0 dB, key input to the operating circuit of the graphic equalizer,
For example, the volume level up key and the volume level down key are operated to confirm the display of the set volume level.
（考案が解決しようとする課題） しかし上記した従来のグラフイツクイコライザにおい
て、設定音量レベルの表示部が小さく、±0dBの設定音
量レベルの表示を確認することが行ないにくく、音量レ
ベルを±0dBに設定する操作が煩わしいという問題点が
あつた。(Problems to be solved by the invention) However, in the above-mentioned conventional graphic equalizer, the display part of the set volume level is small, it is difficult to confirm the display of the set volume level of ± 0 dB, and the volume level is set to ± 0 dB. There was a problem that the setting operation was troublesome.
この考案は上記の問題点を解消して、容易に所望周波数
帯域の音量レベルを±0dBに設定することができるグラ
フイツクイコライザの操作回路を提供することを目的と
する。An object of the present invention is to solve the above problems and provide an operating circuit of a graphic equalizer capable of easily setting the volume level of a desired frequency band to ± 0 dB.
（課題を解決するための手段） この考案は、グラフィックイコライザを制御するグラフ
ィックイコライザ制御回路と、各周波数帯域毎に音量レ
ベルの増加を指示する音量レベルアップキーおよび音量
レベルの低減を指示する音量レベルダウンキーとを備
え、グラフィックイコライザ制御回路の制御のもとに、
前記音量レベルアップキーの指示により該当周波数帯域
の音量レベルを増加し、前記音量レベルダウンキーの指
示により該当周波数帯域の音量レベルを低下させるよう
にしたグラフィックイコライザの操作回路において、 同一周波数帯域に対応する音量レベルアップキーと音量
レベルダウンキーとの同時操作を検出する検出手段と、
操作された前記音量レベルアップキーおよび前記音量レ
ベルダウンキーに対応する周波数帯域の音量レベルを前
記検出手段からの前記同時操作の検出出力に基づいて±
0dBにグラフィックイコライザ制御回路を介して設定す
る設定手段とを備えた。(Means for Solving the Problem) This invention is directed to a graphic equalizer control circuit for controlling a graphic equalizer, a volume level up key for instructing an increase in volume level for each frequency band, and a volume level for instructing a volume level reduction. Equipped with a down key, under the control of the graphic equalizer control circuit,
In the operation circuit of the graphic equalizer, the volume level of the frequency band is increased by the instruction of the volume level up key, and the volume level of the frequency band is reduced by the instruction of the volume level down key. Detection means for detecting simultaneous operation of the volume level up key and the volume level down key,
Based on the detection output of the simultaneous operation from the detection means, the volume level of the frequency band corresponding to the operated volume level up key and the volume level down key ±
Setting means for setting to 0 dB via the graphic equalizer control circuit was provided.
（作用） 同一周波数帯域に対応する音量レベルアツプキーと音量
レベルダウンキーとが同時に操作されたときは検出回路
により検出され、検出回路の出力に伴つて、当該周波数
帯域の音量レベルが±0dB状態に設定手段によつて設定
される。(Function) When the volume level up key and the volume level down key corresponding to the same frequency band are simultaneously operated, the detection circuit detects and the volume level of the frequency band is within ± 0 dB according to the output of the detection circuit. Is set by the setting means.
したがつて、音量レベルアツプキーと音量レベルダウン
キーを同時に操作することにより、容易に音量レベルが
±0dB状態に設定され、±0dB状態に設定する操作の煩わ
しさは解消する。Therefore, by operating the volume level up key and the volume level down key at the same time, the volume level can be easily set to the ± 0 dB state, and the troublesome operation of setting the volume level to ± 0 dB is eliminated.
（実施例） 以下、この考案を実施例により説明する。(Embodiment) Hereinafter, the present invention will be described with reference to an embodiment.
第１図はこの考案の一実施例の構成を示すブロツク図で
ある。FIG. 1 is a block diagram showing the construction of an embodiment of the present invention.
入力端子14に供給された入力信号はグラフイツクイコラ
イザ15に供給され、各周波数帯域毎にグラフイツクイコ
ライザ制御回路13からの制御信号により音量レベルが制
御されて音質が変化させられ、グラフイツクイコライザ
15からの出力は増幅器16で増幅のうえ、スピーカ17に供
給されて、音声に変換される。The input signal supplied to the input terminal 14 is supplied to the graphic equalizer 15, and the volume level is controlled by the control signal from the graphic equalizer control circuit 13 for each frequency band to change the sound quality.
The output from 15 is amplified by an amplifier 16 and then supplied to a speaker 17 to be converted into voice.
一方、８はグラフイツクイコライザの操作回路として作
用し、グラフイツクイコライザ制御回路13および表示装
置駆動回路11を制御するマイクロコンピユータである。
マイクロコンピユータ８は演算および判断を行なう中央
処理装置（CPU）２と、プログラムを記憶するROM3と、
グラフイツクイコライザ制御回路13を制御する制御デー
タおよび設定音量レベルの表示をする表示装置12を駆動
する。表示装置駆動回路11の制御データを記憶するRAM4
と、基準クロツク信号を発生するクロツク信号発振器５
と、外部からの入力を受ける入力ポート６と、外部への
出力を行なう出力ポート７と、図示しないタイマカウン
タとを備えている。On the other hand, reference numeral 8 is a microcomputer which functions as an operation circuit of the graphic equalizer and controls the graphic equalizer control circuit 13 and the display device drive circuit 11.
The microcomputer 8 has a central processing unit (CPU) 2 for performing calculation and judgment, a ROM 3 for storing a program,
A display device (12) for displaying control data for controlling the graphic equalizer control circuit (13) and a set volume level is driven. RAM4 for storing control data of display device drive circuit 11
And a clock signal oscillator 5 for generating a reference clock signal.
An input port 6 for receiving an input from the outside, an output port 7 for outputting to the outside, and a timer counter (not shown).
入力ポート６には周波数帯域毎に対応させた音量レベル
アツプキーおよび音量レベルダウンキーを含むキー１が
接続されており、キー１からの出力を読み込む。出力ポ
ート７にはグラフイツクイコライザ制御回路13および表
示装置駆動回路11が接続してあり、グラフイツクイコラ
イザ制御回路13を制御して、RAM4に記憶の制御データに
対応してグラフイツクイコライザ15による音質の制御を
行ない、表示装置駆動回路11を制御して、RAM4に記憶の
制御データに対応して表示装置12に設定音量レベルの表
示を行なう。A key 1 including a volume level up key and a volume level down key corresponding to each frequency band is connected to the input port 6, and the output from the key 1 is read. A graphic equalizer control circuit 13 and a display device driving circuit 11 are connected to the output port 7, and the graphic equalizer control circuit 13 is controlled to control the sound quality by the graphic equalizer 15 in accordance with the control data stored in the RAM 4. The display device drive circuit 11 is controlled to display the set volume level on the display device 12 in accordance with the control data stored in the RAM 4.
上記の如く構成したこの考案の一実施例の作用を、ROM3
に記憶させてあるプログラムにしたがい、第２図のフロ
ーチヤートによつて説明する。The operation of the embodiment of the present invention configured as described above is
The flow chart of FIG. 2 will be explained in accordance with the program stored in FIG.
キー１により音量レベルアツプキーまたは音量レベルダ
ウンキーが押圧されてキーの状態に変化があると、同一
周波数帯域の音量レベルアツプキーおよび音量レベルダ
ウンキーが共に押圧されているかがCPU2によってチエツ
クされる（ステツプａおよびｂ）。音量レベルアツプキ
ーと音量レベルダウンキーが共に押圧されている周波数
帯域がなければ、全周波数帯域の音量レベルアツプキ
ー、音量レベルダウンキーが押圧されていないかがチエ
ツクされる（ステツプｃ）。ステツプｃにおいて押圧さ
れているときはタイマーが動作中でなければ（ステツプ
ｄ）、タイマーの時間設定がなされ（ステツプｅ）、タ
イマーの時間設定に続いてタイマーが動作中であれば、
タイマーによる計時がなされる（ステツプf,g）。ステ
ツプｇにおけるタイマーの計時によりタイマーの設定時
間が経過したときは（ステツプｈ）、音量レベルアツプ
キーまたは音量レベルダウンキーが押圧されている周波
数帯域のレベルデータ（このレベルデータはRAM4に記憶
されている）が所定dB分だけ変更される（ステツプ
ｉ）。ステツプｉにおける変更の方向は音量レベルアツ
プキーの場合、音量レベルダウンキーの場合にそれぞれ
対応している。When the volume level up key or the volume level down key is pressed by the key 1 and the state of the key changes, the CPU 2 checks whether the volume level up key and the volume level down key of the same frequency band are both pressed. (Steps a and b). If there is no frequency band in which both the volume level up key and the volume level down key are pressed, it is checked whether or not the volume level up key and the volume level down key of all frequency bands are pressed (step c). If the timer is not in operation when it is pressed in step c (step d), the time of the timer is set (step e), and if the timer is in operation following the time setting of the timer,
Timing is done by a timer (steps f, g). When the set time of the timer has elapsed due to the timer timing at step g (step h), the level data of the frequency band in which the volume level up key or the volume level down key is pressed (this level data is stored in RAM4). Is changed by a predetermined dB (step i). The direction of change in step i corresponds to the volume level up key and the volume level down key, respectively.
ステツプｉに続いてRAM4に記憶されており、かつ変更さ
れたレベルデータがグラフイツクイコライザ制御回路13
に出力され（ステツプｊ）、グラフイツクイコライザ15
によつて入力信号の音質が変更される。また、ステツプ
ｊに続いて表示装置駆動回路11に表示装置12の設定音量
レベルの表示を変更するレベル表示データが出力され
（ステツプｋ）、表示装置12の設定音量レベルの表示が
変更される。ステツプｋに続いてタイマーの時間設定が
なされ、再びステツプａが実行される。Following step i, the changed level data stored in the RAM 4 and changed is stored in the graphic equalizer control circuit 13
Is output to (step j), and the graph equalizer 15
Thereby changing the sound quality of the input signal. Further, after step j, level display data for changing the display of the set volume level of the display device 12 is output to the display device drive circuit 11 (step k), and the display of the set volume level of the display device 12 is changed. After the step k, the timer is set and the step a is executed again.
したがつて、音量レベルアツプキーまたはダウンキーが
押圧され続けると、ステツプａ、ステツプｆ〜ステツプ
ｌが実行され、タイマーの設定時間経過毎にステツプｉ
における所定dBづつレベルデータが増加または減少され
ることになる。Therefore, if the volume level up key or the down key is continuously pressed, step a, step f to step l are executed, and step i is performed every time the set time of the timer elapses.
The level data will be increased or decreased by a predetermined dB at.
ステツプｃにおいて全周波数帯域の音量レベルアツプキ
ーまたは音量レベルダウンキーが押圧されていないとき
は、ステツプｄおよびｅに代つて、タイマーの計時が停
止される（ステツプｍ）。したがつて、この場合にはス
テツプa,b,m,fが繰返されてレベルデータの増加または
減少がなされることはなく、そのままの状態が維持され
る。When the volume level up key or the volume level down key of the entire frequency band is not pressed in step c, the clocking of the timer is stopped instead of steps d and e (step m). Therefore, in this case, the steps a, b, m, and f are not repeated to increase or decrease the level data, and the same state is maintained.
ステツプｂにおいて、同一周波数帯域に対応する音量レ
ベルアツプキーおよび音量レベルダウンキーが同時に押
圧されたとCPU2により判断されたときは、押圧された音
量レベルアツプキーに対応するRAM4の記憶内容であるレ
ベルデータが±0dBにCPU2の制御のもとに設定され（ス
テツプｎ）、続いてステツプｊおよびステツプｋと同様
に、グラフイツクイコライザ制御回路13へ±0dBのレベ
ルデータが出力され（ステツプｐ）、表示装置駆動回路
11へ表示装置12の設定音量レベルの表示を±0dBにする
レベルデータを出力する（ステツプｑ）。ステツプｑに
ついてステツプｍが実行される。したがつて、同一周波
数帯域の音量レベルアツプキーおよび音量レベルダウン
キーが同時に押圧されたときは、表示装置12に±0dBの
設定音量レベルの表示がなされると共に、グラフイツク
イコライザの音量レベルは±0dBに設定される。In step b, when the CPU 2 determines that the volume level up key and the volume level down key corresponding to the same frequency band are simultaneously pressed, the level data stored in the RAM 4 corresponding to the pressed volume level up key Is set to ± 0 dB under the control of the CPU2 (step n), and similarly to step j and step k, ± 0 dB level data is output to the graphic equalizer control circuit 13 (step p) and displayed. Device drive circuit
The level data for setting the display of the set volume level of the display device 12 to ± 0 dB is output to 11 (step q). Step m is executed for step q. Therefore, when the volume level up key and the volume level down key in the same frequency band are pressed at the same time, the set volume level of ± 0 dB is displayed on the display device 12 and the volume level of the graphic equalizer is ± 0 dB. Set to 0 dB.
（考案の効果） 以上説明した如くこの考案によれば、設定レベルを変更
する際に、同一周波数帯域の音量レベルアツプキーおよ
び音量レベルダウンキーが同時に押圧されたとき、上記
同一周波数帯域の音量レベルが±0dBに設定される。(Effect of the Invention) As described above, according to the present invention, when the volume level up key and the volume level down key of the same frequency band are pressed at the same time when the setting level is changed, the volume level of the same frequency band is set. Is set to ± 0 dB.
この結果、グラフイツクイコライザのレベル表示が細か
くて視えにくい表示装置でも容易に±0dB状態に設定す
ることができる。As a result, even a display device in which the level display of the graphic equalizer is fine and hard to see can be easily set to the ± 0 dB state.
またさらに同一周波数帯域に対応した音量レベルアツプ
キーおよび音量レベルダウンキーを同時に押圧し、かつ
これを全周波数帯域にわたつて行なうことによつて、グ
ラフイツクイコライザーの全周波数帯域にわたつて音量
レベルを±0dBに設定することができる。Furthermore, by pressing the volume level up key and the volume level down key corresponding to the same frequency band at the same time, and by performing this over the entire frequency band, the volume level can be adjusted over the entire frequency band of the graphic equalizer. It can be set to ± 0 dB.
第１図はこの考案の一実施例の構成を示すブロツク図。 第２図はこの考案の一実施例の作用の説明に供するフロ
ーチヤート。 １…キー、２…CPU、３…ROM、４…RAM、６…入力ポー
ト、７…出力ポート、11…表示装置駆動回路、12…表示
装置、13…グラフイツクイコライザ制御回路、15…グラ
フイツクイコライザ、17…スピーカ。FIG. 1 is a block diagram showing the construction of an embodiment of the present invention. FIG. 2 is a flow chart used to explain the operation of one embodiment of the present invention. 1 ... Key, 2 ... CPU, 3 ... ROM, 4 ... RAM, 6 ... Input port, 7 ... Output port, 11 ... Display drive circuit, 12 ... Display device, 13 ... Graphic equalizer control circuit, 15 ... Graphic Equalizer, 17 ... speaker.
Claims (1)
ィックイコライザ制御回路と、各周波数帯域毎に音量レ
ベルの増加を指示する音量レベルアップキーおよび音量
レベルの低減を指示する音量レベルダウンキーとを備
え、グラフィックイコライザ制御回路の制御のもとに、
前記音量レベルアップキーの指示により該当周波数帯域
の音量レベルを増加し、前記音量レベルダウンキーの指
示により該当周波数帯域の音量レベルを低下させるよう
にしたグラフィックイコライザの操作回路において、 同一周波数帯域に対応する音量レベルアップキーと音量
レベルダウンキーとの同時操作を検出する検出手段と、
操作された前記音量レベルアップキーおよび前記音量レ
ベルダウンキーに対応する周波数帯域の音量レベルを前
記検出手段からの前記同時操作の検出出力に基づいて±
0dBにグラフィックイコライザ制御回路を介して設定す
る設定手段とを備えたことを特徴とするグラフィックイ
コライザの操作回路。1. A graphic equalizer comprising: a graphic equalizer control circuit for controlling the graphic equalizer; a volume level up key for instructing an increase in volume level for each frequency band; and a volume level down key for instructing a decrease in volume level. Under the control of the control circuit,
In the operation circuit of the graphic equalizer, the volume level of the frequency band is increased by the instruction of the volume level up key, and the volume level of the frequency band is reduced by the instruction of the volume level down key. Detection means for detecting simultaneous operation of the volume level up key and the volume level down key,
Based on the detection output of the simultaneous operation from the detection means, the volume level of the frequency band corresponding to the operated volume level up key and the volume level down key ±
An operating circuit for a graphic equalizer, comprising: setting means for setting the level to 0 dB via the graphic equalizer control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7483588U JPH0644175Y2 (en) | 1988-06-07 | 1988-06-07 | Operating circuit of graphic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7483588U JPH0644175Y2 (en) | 1988-06-07 | 1988-06-07 | Operating circuit of graphic equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01179621U JPH01179621U (en) | 1989-12-22 |
| JPH0644175Y2 true JPH0644175Y2 (en) | 1994-11-14 |
Family
ID=31299925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7483588U Expired - Lifetime JPH0644175Y2 (en) | 1988-06-07 | 1988-06-07 | Operating circuit of graphic equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644175Y2 (en) |
-
1988
- 1988-06-07 JP JP7483588U patent/JPH0644175Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01179621U (en) | 1989-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0644175Y2 (en) | Operating circuit of graphic equalizer | |
| JPH0753358Y2 (en) | Control circuit for audio equipment | |
| JP2598085B2 (en) | Input device | |
| JP2526033Y2 (en) | Electronic musical instrument sampling sound tuning device | |
| JP2968911B2 (en) | Electronic musical instrument parameter setting device | |
| JPH0737384Y2 (en) | Wireless communication device with display function for exhibition | |
| JPH0734484Y2 (en) | Cassette deck | |
| JPH039381Y2 (en) | ||
| JPH032718U (en) | ||
| JPH0623059Y2 (en) | Volume control device | |
| JPH0641383Y2 (en) | Volume control device | |
| JP2778075B2 (en) | Electronics | |
| JP2516465Y2 (en) | Volume control circuit | |
| JP2592054Y2 (en) | Wireless communication device with message display function | |
| JPH0741490U (en) | Alarm Clock | |
| JPS61132467A (en) | Control of power assistance amount of power strering | |
| JP2603747Y2 (en) | Video monitor mute device for AV amplifier | |
| JPH04297745A (en) | Air conditioner control device | |
| JPH0344400U (en) | ||
| JPS6388000U (en) | ||
| JPH0588100U (en) | Sound quality and sound field control mechanism | |
| JPH0373030U (en) | ||
| JPS6064639U (en) | electronic counter | |
| JPS61113445U (en) | ||
| JPH052236U (en) | Input/Output Devices |