JPH0644087A - Scheduling control system of computer system - Google Patents
Scheduling control system of computer systemInfo
- Publication number
- JPH0644087A JPH0644087A JP19552692A JP19552692A JPH0644087A JP H0644087 A JPH0644087 A JP H0644087A JP 19552692 A JP19552692 A JP 19552692A JP 19552692 A JP19552692 A JP 19552692A JP H0644087 A JPH0644087 A JP H0644087A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- idle
- context
- state
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、特にマルチプロセッサ
システムに適用するコンピュータシステムのスケジュー
リング制御方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scheduling control system for a computer system, which is particularly applicable to a multiprocessor system.
【０００２】[0002]
【従来の技術】従来、マルチプロセッサシステム（例え
ばＵＮＩＸシステム）では、各プロセッサ（ＣＰＵ）毎
にアイドル（ｉｄｌｅ）プロセスを生成し、ディスパチ
ング（ｄｉｓｐａｔｃｈｉｎｇ）の対象となるべきプロ
セスが存在しない場合に、そのアイドルプロセスのコン
テクストによりＣＰＵアイドルを実行している。2. Description of the Related Art Conventionally, in a multiprocessor system (for example, UNIX system), when an idle process is generated for each processor (CPU), and there is no process to be subject to dispatching, CPU idle is executed according to the context of the idle process.
【０００３】各アイドルプロセスはシステムのＣＰＵの
個数分だけ生成されて、それぞれ唯一のＣＰＵに設定さ
れており、設定されていない他のＣＰＵ上では実行され
ないように設計されている。Each idle process is created by the number of CPUs in the system, is set to be the only CPU, and is designed not to be executed on other CPUs that are not set.
【０００４】前記のようなシステムでは、通常のプロセ
ス（非アイドル）が実行中からＣＰＵの使用権を放棄し
て、他のプロセスにコンテクスト・スイッチ（プロセス
の切換え）するときに、ディスパチング）の対象となる
べきプロセスが存在しない場合には、そのＣＰＵに対応
するアイドルプロセスにコンテクスト・スイッチする制
御が実行されている。このアイドルプロセスのコンテク
ストにより、ＣＰＵはアイドルプロセスを実行する。こ
の後、外部割り込み等によりディスパチングのキューが
走査されて、ＲＥＡＤＹ状態（実行可能状態）になった
プロセスにコンテクスト・スイッチすることになる。In the system as described above, a normal process (non-idle) relinquishes the right to use the CPU while it is being executed, and when another process is context-switched (switching of processes), it is possible to prevent When the process to be the target does not exist, the control for context switching to the idle process corresponding to the CPU is executed. The CPU executes the idle process according to the context of the idle process. After that, the dispatching queue is scanned by an external interrupt or the like, and the process is switched to the process in the READY state (executable state).
【０００５】即ち、ＣＰＵの使用権を放棄したプロセス
Ａからアイドルプロセスにコンテクスト・スイッチし、
さらにアイドルプロセスからＲＥＡＤＹ状態のプロセス
Ｂにコンテクスト・スイッチする制御が実行されてい
る。このような制御方式を採用している理由としては、
通常のプロセスＡのコンテクストによりＣＰＵアイドル
を実行しているときに、その後のスケジューリングによ
りプロセスＡがＲＥＡＤＹ状態になり、他のＣＰＵのプ
ロセスＢがそのプロセスＡにコンテクスト・スイッチす
る場合に、不都合が発生するためである。即ち、アイド
ル実行中のプロセスＡに、他のＣＰＵでのコンテクスト
・スイッチするような状態が発生することになる。That is, the process A that has abandoned the right to use the CPU is context-switched to the idle process,
Further, control for context switching from the idle process to the process B in the READY state is executed. The reason for adopting such a control method is as follows.
When CPU idle is executed in the normal context of process A, process A goes into READY state due to subsequent scheduling, and process B of another CPU context switches to that process A. This is because In other words, the process A in the idle execution will be in a state of being context-switched in another CPU.
【０００６】一方、イベント（事象）待ち状態のプロセ
スをＲＥＡＤＹ状態にする場合に、イベントを発生する
プロセスの延長で実行されて、そのイベント待ちのプロ
セスの状態をＲＥＡＤＹ状態にするだけである。この時
点ではコンテクスト・スイッチは実行されず、他のＣＰ
Ｕがアイドル状態にあるか否かの判定もなされていな
い。On the other hand, when the process in the event waiting state is set to the READY state, it is executed by extension of the process in which the event occurs, and the state of the process waiting for the event is simply set to the READY state. At this point the context switch is not executed and the other CP
Nor is it determined whether U is idle.
【０００７】[0007]
【発明が解決しようとする課題】従来のマルチプロセッ
サシステムのスケジューリング制御方式では、ＣＰＵの
使用権を放棄したプロセスＡからアイドルプロセスにコ
ンテクスト・スイッチし、さらにアイドルプロセスから
ＲＥＡＤＹ状態のプロセスＢにコンテクスト・スイッチ
する制御が実行されている。この場合、プロセスＡ，Ｂ
が同一プロセスであることも多い。同一プロセスであれ
ば、本来はコンテクスト・スイッチして、コンテクスト
の入替えは不要である。前記のように、プロセスＡ，Ｂ
が同一プロセスの場合でも、アイドルプロセスを介在し
てコンテクスト・スイッチを行なう必要がある。In the conventional scheduling control method for a multiprocessor system, the process A which has relinquished the right to use the CPU is context switched to the idle process, and the idle process is switched to the process B in the READY state. The control to switch is running. In this case, processes A and B
Are often the same process. In the case of the same process, originally context switching is performed and context replacement is unnecessary. As described above, processes A and B
Even if they are the same process, it is necessary to perform the context switch through the idle process.
【０００８】コンテクスト・スイッチでは、ＣＰＵの実
行に必要なレジスタ群のセーブ、リストア、ＴＬＢ（ｔ
ａｂｌｅ ｌｏｏｋ−ｕｐ ｂｕｆｆｅｒ）のフラッシ
ュ等の処理が必要であるため、システムの処理効率に影
響を与える。The context switch saves and restores registers necessary for CPU execution and TLB (t
Since it is necessary to perform a process such as a flush-up buffer) flash, it affects the processing efficiency of the system.
【０００９】また、プロセスをＲＥＡＤＹ状態にする場
合に、ＣＰＵの状況を考慮していないため、ＣＰＵがア
イドル状態の場合でも、コンテクスト・スイッチを直ち
に実行しないことがある。Further, when the process is brought into the READY state, the situation of the CPU is not taken into consideration, so that the context switch may not be immediately executed even when the CPU is in the idle state.
【００１０】本発明の目的は、コンピュータシステムの
スケジューリング制御方式において、ＣＰＵアイドル状
態の実行中に、同一プロセスのコンテクスト・スイッチ
のような無駄なコンテクスト・スイッチを排除し、かつ
ＲＥＡＤＹ状態に設定されたプロセスに対するコンテク
スト・スイッチを効率的に実行できることにある。An object of the present invention is to eliminate wasteful context switches such as context switches of the same process during execution of a CPU idle state in a scheduling control method of a computer system, and set to a READY state. It is possible to efficiently execute the context switch for the process.
【００１１】[0011]
【課題を解決するための手段】本発明は、コンピュータ
システムのスケジューリング制御方式において、所定の
プロセスのコンテクストによりＣＰＵのアイドルプロセ
スが実行中であることを指示するアイドル制御情報を格
納する制御テーブル手段、アイドルプロセスを実行中の
ＣＰＵに対して実行可能状態なプロセスが存在すること
を通知するＲＥＡＤＹ検知手段および実行可能状態に設
定するプロセスがアイドル状態であるか否かを判定し、
判定結果がアイドル状態であればプロセスに該当するＣ
ＰＵに対して実行可能状態のプロセスが存在することを
通知するスケジューリング制御手段を備えている。According to the present invention, there is provided a scheduling control method for a computer system, a control table means for storing idle control information for instructing that an idle process of a CPU is being executed according to a context of a predetermined process, READY detection means for notifying the CPU that is executing the idle process that there is a process in the executable state, and determining whether the process to be set to the executable state is in the idle state,
If the judgment result is idle, it corresponds to the process C
It has a scheduling control means for notifying the PU that there is a process in an executable state.
【００１２】[0012]
【作用】本発明では、制御テーブル手段は、所定のプロ
セスがＣＰＵの使用権を放棄して他のプロセスにコンテ
クスト・スイッチするときに、スイッチ対象のプロセス
が存在しない場合に、所定のプロセスのコンテクストに
よりＣＰＵのアイドルプロセスが実行中であることを指
示するアイドル制御情報を格納する。スケジューリング
制御手段は、制御テーブルのアイドル制御情報に基づい
て実行可能状態に設定するプロセスがアイドル状態であ
るか否かを判定し、判定結果がアイドル状態であれば前
記ＲＥＡＤＹ検知手段を通じてそのプロセスに該当する
ＣＰＵに対して実行可能状態のプロセスが存在すること
を通知する。According to the present invention, the control table means, when a predetermined process relinquishes the right to use the CPU and context switches to another process, if the process to be switched does not exist, the context of the predetermined process Stores the idle control information indicating that the idle process of the CPU is executing. The scheduling control means determines whether the process set to the executable state is in the idle state based on the idle control information of the control table, and if the determination result is the idle state, the scheduling control means corresponds to the process through the READY detection means. To the CPU that is executing that there is a process in an executable state.
【００１３】[0013]
【実施例】以下図面を参照して本発明の実施例を説明す
る。Embodiments of the present invention will be described below with reference to the drawings.
【００１４】図１は同実施例に係わるマルチプロセッサ
システムのスケジューリング制御方式の構成を示す概念
図、図２は同実施例に係わるプロセス制御ブロックと制
御テーブルの内容を説明するための概念図、図３および
図４は同実施例の動作を説明するためのフローチャート
である。FIG. 1 is a conceptual diagram showing the configuration of a scheduling control system of a multiprocessor system according to the embodiment, and FIG. 2 is a conceptual diagram for explaining the contents of a process control block and a control table according to the embodiment. 3 and 4 are flow charts for explaining the operation of the embodiment.
【００１５】図１に示すように、スケジューリング制御
部１は、同実施例に係わる構成要素２〜５を統括的に管
理し、マルチＣＰＵ６ａ，６ｂのディスパチングを制御
する。プロセス制御ブロック２は、生成した各プロセス
を管理するためのプロセステーブルである。プロセス制
御ブロック２は、図２（Ａ）に示すように、生成したプ
ロセスＩＤ（識別情報）、コンテクスト、プロセスの状
態、ディスパチングの優先度等の各種情報からなる。As shown in FIG. 1, the scheduling control unit 1 comprehensively manages the components 2 to 5 according to the embodiment, and controls the dispatching of the multi CPUs 6a and 6b. The process control block 2 is a process table for managing each generated process. As shown in FIG. 2A, the process control block 2 includes various information such as a generated process ID (identification information), a context, a process state, and a priority of dispatching.
【００１６】アイドル制御部３、制御テーブル４および
ＲＥＡＤＹ検知部５ａ，５ｂは、本発明の要旨に係わる
構成要素である。アイドル制御部３は、プロセスがアイ
ドル状態になるときに、所定の条件に基づいてアイドル
プロセスにコンテクスト・スイッチするか否かを判定
し、スイッチしないときには制御テーブル４にアイドル
制御情報をセットする。ここで、所定の条件とは、図１
に示すように、例えばプロセスＡが他のＣＰＵ６ｂに結
合して、該当するＣＰＵ６ａの使用権を放棄する場合
と、カーネルスタックがオーバーフローする場合であ
る。アイドル制御部３は、所定の条件を除いて、アイド
ルプロセスにコンテクスト・スイッチをしないと判定す
る。The idle controller 3, the control table 4 and the READY detectors 5a and 5b are constituent elements related to the gist of the present invention. When the process enters an idle state, the idle control unit 3 determines whether or not to context switch to the idle process based on a predetermined condition, and when not switching, sets idle control information in the control table 4. Here, the predetermined condition refers to FIG.
As shown in FIG. 3, for example, the process A is bound to another CPU 6b and abandons the usage right of the corresponding CPU 6a, and the kernel stack overflows. The idle control unit 3 determines that the idle process is not context-switched except for a predetermined condition.
【００１７】制御テーブル４は、図２（Ｂ）に示すよう
に、アイドル状態であることを示すＣＰＵ番号とプロセ
スＩＤからなるアイドル制御情報テーブルである。ＲＥ
ＡＤＹ検知部５ａ，５ｂは、各ＣＰＵ６ａ，６ｂに対応
して設けられており、スケジューリング制御部１から通
知されるＲＥＡＤＹ制御に関する情報を各ＣＰＵ６ａ，
６ｂに伝達する機能を有する要素である。The control table 4 is, as shown in FIG. 2B, an idle control information table consisting of a CPU number and a process ID indicating an idle state. RE
The ADY detectors 5a and 5b are provided corresponding to the CPUs 6a and 6b, respectively, and provide information about the READY control notified from the scheduling controller 1 to the CPUs 6a and 6b.
It is an element having a function of transmitting to 6b.
【００１８】なお、具体的な構成としては、スケジュー
リング制御部１、プロセス制御ブロック２、アイドル制
御部３、制御テーブル４はそれぞれシステムのメインメ
モリにセットされたＯＳ（オペレーティングシステム）
の一部である。また、ＲＥＡＤＹ検知部５ａ，５ｂは、
各ＣＰＵ６ａ，６ｂがアクセスできるレジスタである。
次に、同実施例の動作を説明する。As a concrete configuration, the scheduling control unit 1, the process control block 2, the idle control unit 3, and the control table 4 are respectively OSs (operating systems) set in the main memory of the system.
Is part of. In addition, the READY detectors 5a and 5b are
It is a register that can be accessed by each CPU 6a, 6b.
Next, the operation of the embodiment will be described.
【００１９】まず、プロセスＡのコンテクストがＣＰＵ
６ａに設定されて、ＣＰＵ６ａによりプロセスＡが実行
中であるとする。このプロセスＡがＣＰＵ６ａの使用権
を放棄して、次のプロセスにコンテクスト・スイッチす
る場合に、スケジューリング制御部１はプロセス制御ブ
ロック２をアクセスする（図３に示すステップＳ１）。First, the context of process A is CPU
6a, and the process A is being executed by the CPU 6a. When the process A gives up the right to use the CPU 6a and context switches to the next process, the scheduling control unit 1 accesses the process control block 2 (step S1 shown in FIG. 3).
【００２０】通常では、スケジューリング制御部１は、
プロセスＡのコンテクストをプロセス制御ブロック２に
退避し、次のプロセスのコンテクストをＣＰＵに設定す
る処理を行なう（ステップＳ２）。即ち、ディスパチン
グの対象である次のプロセス（Ｂ）が存在すれば、スケ
ジューリング制御部１はプロセスＡからプロセスＢにコ
ンテクスト・スイッチする（ステップＳ３のＹＥＳ，Ｓ
４）。Normally, the scheduling control unit 1 is
The context of the process A is saved in the process control block 2, and the process of setting the context of the next process in the CPU is performed (step S2). That is, if the next process (B) that is the target of the dispatching exists, the scheduling control unit 1 context switches from the process A to the process B (YES and S in step S3).
4).
【００２１】ここで、ディスパチングの対象である次の
プロセスが存在しない場合に（ステップＳ３のＮＯ）、
アイドル制御部３は所定の条件を除いて、プロセスＡの
コンテクストによりＣＰＵアイドルを実行すると判定
し、プロセスＡのプロセスＩＤとＣＰＵ番号（６ａ）か
らなるアイドル制御情報を制御テーブル４にセットする
（ステップＳ５）。If there is no next process that is the target of dispatching (NO in step S3),
The idle control unit 3 determines that the CPU idle is executed according to the context of the process A except for a predetermined condition, and sets the idle control information including the process ID of the process A and the CPU number (6a) in the control table 4 (step S5).
【００２２】一方、次のプロセスが存在しない場合に、
アイドル制御部３は、プロセスＡが他のＣＰＵ６ｂに結
合して、該当するＣＰＵ６ａの使用権を放棄する場合
と、カーネルスタックがオーバーフローする場合の所定
の条件を満たすときには、アイドルプロセスにコンテク
スト・スイッチすると判定する。したがって、ＣＰＵ６
ａはアイドルプロセスのコンテクストによりＣＰＵアイ
ドルを実行する。On the other hand, if the next process does not exist,
The idle control unit 3 performs a context switch to the idle process when the process A is bound to another CPU 6b and a predetermined condition is given when the usage right of the corresponding CPU 6a is abandoned and when the kernel stack overflows. judge. Therefore, CPU6
a executes CPU idle in the context of the idle process.
【００２３】制御テーブル４にプロセスＡに関するアイ
ドル制御情報がセットされると、ＣＰＵ６ａはプロセス
ＡのコンテクストによりＣＰＵアイドルを実行する（ス
テップＳ６）。このとき、スケジューリング制御部１
は、制御テーブル４にセットされたプロセスＡを、他の
ＣＰＵ６ｂでのディスパチングの対象から外すことにな
る。When the idle control information about the process A is set in the control table 4, the CPU 6a executes the CPU idle in the context of the process A (step S6). At this time, the scheduling control unit 1
Means that the process A set in the control table 4 is excluded from the targets of the dispatching in the other CPU 6b.
【００２４】このようなアイドル制御により、プロセス
ＡがＣＰＵの使用権を放棄して、次のプロセスが存在し
ない場合に、所定の条件を除いて、所定のアイドルプロ
セスにコンテクスト・スイッチせずに、プロセスＡのコ
ンテクストによりＣＰＵアイドルが実行される。したが
って、ＣＰＵアイドル状態から、プロセスＡが再度ＣＰ
Ｕの使用権を得て、ディスパチングの対象になった場合
に、プロセスＡのコンテクスト・スイッチを実行する必
要はない。即ち、プロセスＡのコンテクストはＣＰＵ６
ａに設定されているため、改めてプロセスＡのコンテク
ストの入替えを行なうことは不要となる。By such idle control, the process A relinquishes the right to use the CPU, and when there is no next process, except for a predetermined condition, without context switching to a predetermined idle process, CPU idle is executed in the context of process A. Therefore, from the CPU idle state, process A again
It is not necessary to execute the process A context switch when U has the usage right and is subject to dispatching. That is, the context of process A is CPU6
Since it is set to a, it is not necessary to replace the context of the process A again.
【００２５】このとき、プロセスＡのコンテクストによ
りＣＰＵアイドルの実行時には、制御テーブル４によ
り、他のＣＰＵ６ｂのディスパチングの対象になるよう
な不都合を防止することができる。At this time, when the CPU idle is executed by the context of the process A, the control table 4 can prevent the inconvenience of being subject to the dispatching of the other CPU 6b.
【００２６】次に、図４のステップＳ７に示すように、
イベント待ちのプロセスＢをＲＥＡＤＹ状態にする処理
では、スケジューリング制御部１は制御テーブル４を参
照して、プロセスＢがＣＰＵ上でアイドル状態であるか
否かを判定する（ステップＳ８）。アイドル状態であれ
ば（ステップＳ８のＹＥＳ）、スケジューリング制御部
１は、プロセスＢがＲＥＡＤＹ状態であることを、ＲＥ
ＡＤＹ検知部５ｂを通じて該当するＣＰＵ６ｂに通知す
る（ステップＳ９）。Next, as shown in step S7 of FIG.
In the process of bringing the process B waiting for an event into the READY state, the scheduling control unit 1 refers to the control table 4 and determines whether the process B is in the idle state on the CPU (step S8). If it is in the idle state (YES in step S8), the scheduling control unit 1 confirms that the process B is in the READY state.
The relevant CPU 6b is notified through the ADY detection unit 5b (step S9).
【００２７】このとき、ＣＰＵ６ｂがプロセスＢのコン
テクストでアイドル状態であれば（ステップＳ１０のＹ
ＥＳ）、通知を受けたＣＰＵ６ｂは、直ちに稼働を開始
して、プロセスＢのコンテクストによる処理を実行する
（ステップＳ１１）。この場合、スケジューリング制御
部１は、プロセス制御ブロック２を参照して、プロセス
の優先度の順位に、ＣＰＵ６ｂに通知する。At this time, if the CPU 6b is in the idle state in the context of the process B (Y in step S10).
ES), the CPU 6b having received the notification immediately starts its operation and executes the process according to the context of the process B (step S11). In this case, the scheduling control unit 1 refers to the process control block 2 and notifies the CPU 6b of the priority order of the process.
【００２８】また、アイドル状態でない場合でも（ステ
ップＳ１０のＮＯ）、該当するＣＰＵ６ｂには通知され
ているため、プロセスＢに直ちにコンテクスト・スイッ
チすることが可能となる（ステップＳ１２）。この場
合、ＣＰＵ６ｂはプロセスＢのコンテクストでアイドル
状態であるため、プロセスＢにコンテクスト・スイッチ
を行なう必要はない。また、プロセスＢがＣＰＵ６ｂでFurther, even when the CPU 6b is not in the idle state (NO in step S10), the process B can immediately be context-switched (step S12). In this case, since the CPU 6b is in the idle state in the context of the process B, it is not necessary to perform the context switch on the process B. Also, the process B is the CPU 6b.
【００２９】このようなＲＥＡＤＹ制御により、プロセ
スＢをＲＥＡＤＹ状態にする場合に、該当するＣＰＵ６
ｂに、ＲＥＡＤＹ検知部５ｂを通じてプロセスＢがＲＥ
ＡＤＹ状態であることを通知する。したがって、ＣＰＵ
６ｂがアイドル状態の場合には、プロセスＢのコンテク
ストをＣＰＵ６ｂに設定するコンテクスト・スイッチを
直ちに実行することができる。When the process B is brought into the READY state by such READY control, the corresponding CPU 6
b to process RE through the READY detection unit 5b.
Notify that it is in the ADY state. Therefore, the CPU
When 6b is idle, the context switch that sets the context of process B to CPU 6b can be executed immediately.
【００３０】このとき、ＣＰＵ６ｂがプロセスＢのコン
テクストでアイドル状態の場合には、プロセスＢにコン
テクスト・スイッチを行なう必要はなく、直ちにＣＰＵ
６ｂはプロセスＢを実行することができる。At this time, if the CPU 6b is in the idle state in the context of the process B, it is not necessary to perform the context switch on the process B, and the CPU is immediately switched
6b can execute process B.
【００３１】[0031]
【発明の効果】以上詳述したように本発明によれば、マ
ルチプロセッサシステムのスケジューリング制御方式に
おいて、プロセスＡがＣＰＵの使用権を放棄して、ＣＰ
Ｕアイドル状態となり、さらにプロセスＡが再度ＣＰＵ
の使用権を得て、ディスパチングの対象になった場合に
プロセスＡのコンテクスト・スイッチを実行する必要は
ない。したがって、同一プロセスのコンテクストの入替
えのような無駄なコンテクスト・スイッチを排除するこ
とができる。さらに、プロセスをＲＥＡＤＹ状態にする
場合に、該当するＣＰＵに通知するため、ＣＰＵがアイ
ドル状態の場合には、コンテクスト・スイッチを直ちに
実行することができる。したがって、結果的にプロセス
に対するコンテクスト・スイッチを効率的に実行できる
ため、システムの処理効率の向上を図ることができる。As described above in detail, according to the present invention, in the scheduling control method of the multiprocessor system, the process A relinquishes the right to use the CPU and the CP
U-idle state, and process A regains CPU
It is not necessary to execute the context switch of the process A when it becomes the target of dispatching after obtaining the usage right of. Therefore, it is possible to eliminate useless context switches such as replacement of contexts of the same process. Further, when the process is brought into the READY state, the relevant CPU is notified, so that the context switch can be immediately executed when the CPU is in the idle state. Therefore, as a result, the context switch for the process can be efficiently executed, so that the processing efficiency of the system can be improved.
【図１】本発明の実施例に係わるスケジューリング制御
方式の構成を示す概念図。FIG. 1 is a conceptual diagram showing a configuration of a scheduling control system according to an embodiment of the present invention.
【図２】同実施例に係わるプロセス制御ブロックおよび
制御テーブルを説明するための概念図。FIG. 2 is a conceptual diagram for explaining a process control block and a control table according to the same embodiment.
【図３】同実施例の動作を説明するためのフローチャー
ト。FIG. 3 is a flowchart for explaining the operation of the embodiment.
【図４】同実施例の動作を説明するためのフローチャー
ト。FIG. 4 is a flowchart for explaining the operation of the embodiment.
１…スケジューリング制御部、２…プロセス制御ブロッ
ク、３…アイドル制御部、４…制御テーブル、５ａ，５
ｂ…ＲＥＡＤＹ検知部、６ａ，６ｂ…ＣＰＵ。1 ... Scheduling control unit, 2 ... Process control block, 3 ... Idle control unit, 4 ... Control table, 5a, 5
b ... READY detector, 6a, 6b ... CPU.
Claims (1)
御するコンピュータシステムのスケジューリング制御方
式において、 所定のプロセスがＣＰＵの使用権を放棄して他のプロセ
スにコンテクスト・スイッチするときに、スイッチ対象
のプロセスが存在しない場合に、前記所定のプロセスの
コンテクストによりＣＰＵのアイドルプロセスが実行中
であることを指示するアイドル制御情報を格納する制御
テーブル手段と、 アイドルプロセスを実行中の前記ＣＰＵに対して実行可
能状態なプロセスが存在することを通知するＲＥＡＤＹ
検知手段と、 前記制御テーブルの前記アイドル制御情報に基づいて実
行可能状態に設定するプロセスがアイドル状態であるか
否かを判定し、判定結果がアイドル状態であれば前記Ｒ
ＥＡＤＹ検知手段を通じてそのプロセスに該当するＣＰ
Ｕに対して実行可能状態のプロセスが存在することを通
知するスケジューリング制御手段とを具備したことを特
徴とするコンピュータシステムのスケジューリング制御
方式。1. A scheduling control method for a computer system for controlling scheduling of a plurality of processes, wherein a process to be switched exists when a predetermined process relinquishes a right to use a CPU and context switches to another process. If not, a control table means for storing idle control information indicating that the idle process of the CPU is being executed according to the context of the predetermined process, and an execution state for the CPU executing the idle process. READY to notify that the process exists
Based on the idle control information of the control table, it is determined whether the process set to the executable state is in the idle state, and if the determination result is the idle state, the R
CP corresponding to the process through the EADY detection means
A scheduling control method for a computer system, comprising: scheduling control means for notifying U of the existence of an executable process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19552692A JPH0644087A (en) | 1992-07-22 | 1992-07-22 | Scheduling control system of computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19552692A JPH0644087A (en) | 1992-07-22 | 1992-07-22 | Scheduling control system of computer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644087A true JPH0644087A (en) | 1994-02-18 |
Family
ID=16342563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19552692A Withdrawn JPH0644087A (en) | 1992-07-22 | 1992-07-22 | Scheduling control system of computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644087A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6092098A (en) * | 1997-07-25 | 2000-07-18 | Nec Corporation | Method and computer program product for controlling distributed-memory multiprocessor system |
| US8423999B2 (en) | 2009-07-13 | 2013-04-16 | Hitachi, Ltd. | Computer system, virtual machine monitor and scheduling method for virtual machine monitor |
-
1992
- 1992-07-22 JP JP19552692A patent/JPH0644087A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6092098A (en) * | 1997-07-25 | 2000-07-18 | Nec Corporation | Method and computer program product for controlling distributed-memory multiprocessor system |
| US8423999B2 (en) | 2009-07-13 | 2013-04-16 | Hitachi, Ltd. | Computer system, virtual machine monitor and scheduling method for virtual machine monitor |
| US9348628B2 (en) | 2009-07-13 | 2016-05-24 | Hitachi, Ltd. | Computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7487503B2 (en) | Scheduling threads in a multiprocessor computer | |
| US5390329A (en) | Responding to service requests using minimal system-side context in a multiprocessor environment | |
| JPH1031630A (en) | Operation method and system for missing interruption handler | |
| EP1189137A1 (en) | Interruption managing device and interruption managing method | |
| US20110078702A1 (en) | Multiprocessor system | |
| US8528006B1 (en) | Method and apparatus for performing real-time commands in a non real-time operating system environment | |
| US20090241112A1 (en) | Recording medium recording virtual machine control program and virtual machine system | |
| JP2005190207A (en) | Interruption control device and control method | |
| JP2001216170A (en) | Operation method incorporating exclusive polling processing, operating system incorporating exclusive polling processing | |
| JPH0644087A (en) | Scheduling control system of computer system | |
| US7484214B2 (en) | Real time control system | |
| JP2965075B2 (en) | Program execution status monitoring method | |
| JP2636722B2 (en) | Multitask execution management method | |
| JP2004070582A (en) | Event notification task control processing system and method and its program | |
| JP2566002B2 (en) | Task dispatching method | |
| JPH04302353A (en) | Timer interrupting system for symmetrical multi processor computer | |
| JPH11282725A (en) | Computer | |
| JPH05165652A (en) | Task switching control method | |
| JPH02187830A (en) | Interruption control system | |
| JP2000066926A (en) | Method for detecting runaway at time of programming by using os | |
| JPS62113260A (en) | Timer monitor control system for multi-cpu system | |
| JPH0378034A (en) | Program parallel execution device | |
| JP2007109038A (en) | Data processor | |
| JPH04153837A (en) | Timer request processing system | |
| JPH0752397B2 (en) | Task control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |