JPH0638647B2 - 同期判定装置の入力回路 - Google Patents
同期判定装置の入力回路Info
- Publication number
- JPH0638647B2 JPH0638647B2 JP62294719A JP29471987A JPH0638647B2 JP H0638647 B2 JPH0638647 B2 JP H0638647B2 JP 62294719 A JP62294719 A JP 62294719A JP 29471987 A JP29471987 A JP 29471987A JP H0638647 B2 JPH0638647 B2 JP H0638647B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- input circuit
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機に設けられる同期判定装置
の入力回路に関するものである。
の入力回路に関するものである。
従来の技術 テレビジョン受像機において、オートサーチ選局を行う
場合に選局回路はチューナに加える同調電圧をアップ方
向又はダウン方向へ順次可変していくが、選局ポジショ
ンでその可変を停止させる(従ってオートサーチを停止
させる)ためにはストップ制御信号が必要である。この
ようなステップ制御信号としては一般に受信テレビ信号
の同期信号が使用されるのが普通である。即ち、オート
サーチ動作が2つの放送チャンネルの間にあるときは同
期信号は得られないが、放送チャンネルに至ると同期信
号が得られるからである。この場合、同期判定装置は選
局回路内に設けられるが、一般にその同期判定回路に同
期分離回路の出力である同期信号は入力回路を通して与
えられる。
場合に選局回路はチューナに加える同調電圧をアップ方
向又はダウン方向へ順次可変していくが、選局ポジショ
ンでその可変を停止させる(従ってオートサーチを停止
させる)ためにはストップ制御信号が必要である。この
ようなステップ制御信号としては一般に受信テレビ信号
の同期信号が使用されるのが普通である。即ち、オート
サーチ動作が2つの放送チャンネルの間にあるときは同
期信号は得られないが、放送チャンネルに至ると同期信
号が得られるからである。この場合、同期判定装置は選
局回路内に設けられるが、一般にその同期判定回路に同
期分離回路の出力である同期信号は入力回路を通して与
えられる。
発明が解決しようとする問題点 ところで、同期分離回路の出力は通常の電界強度では第
3図の受信ビデオ信号(A)から同期信号(B)を正常に出力
するが、弱電界時にはノイズ(N)等の影響により第4図
のように恰も同期信号が沢山あるかの如く出力する場合
がある。この場合、同期判定装置が一定時間当たりの同
期信号パルスをカウントする形式の場合には特に誤判定
が生じることになる。
3図の受信ビデオ信号(A)から同期信号(B)を正常に出力
するが、弱電界時にはノイズ(N)等の影響により第4図
のように恰も同期信号が沢山あるかの如く出力する場合
がある。この場合、同期判定装置が一定時間当たりの同
期信号パルスをカウントする形式の場合には特に誤判定
が生じることになる。
本発明はこのような点に鑑みなされたものであって、弱
電界であっても同期信号を正しく与えることができるよ
うにした同期判定装置の入力回路を提供することを目的
とする。
電界であっても同期信号を正しく与えることができるよ
うにした同期判定装置の入力回路を提供することを目的
とする。
問題点を解決するための手段 上記の目的を達成するため本発明では、受信テレビ信号
の同期信号を判定する同期判定装置の入力回路におい
て、同期分離回路の出力としての同期信号の期間をフラ
イバックパルスの積分出力信号によって狭く限定する手
段を設けた構成としている。
の同期信号を判定する同期判定装置の入力回路におい
て、同期分離回路の出力としての同期信号の期間をフラ
イバックパルスの積分出力信号によって狭く限定する手
段を設けた構成としている。
作用 このような構成によると、ノイズの影響を可及的に減少
できるので、ノイズ自身による擬似同期信号の発生を抑
制できる。
できるので、ノイズ自身による擬似同期信号の発生を抑
制できる。
実施例 第1図において、(イ)点には第2図(a)に示すサンド
キャスル(Sand Castle)が波が印加される。このサンド
キャスル波はビデオ・クロマ処理ICから出力されるよ
うになっているものであって、そのICの出力を利用す
る場合には、点線で示す如き回路(1)を付加して(ロ)
点に第2図(b)に示す同期信号を得る。尚、通常の同期
分離回路の出力を利用する場合には直線前記同期信号
(b)が与えられるので、前記回路(1)は不要である。とこ
ろで、前記回路(1)はサンドキャスル波を抵抗(R1)を介
してエミッタフォロワトランジスタ(Q1)のベースに入力
し、その出力をツェナーダイオード(ZD)及び抵抗(R3)に
よって一定レベルでスライスすることによって前記同期
信号(b)を出力するように構成されている。
キャスル(Sand Castle)が波が印加される。このサンド
キャスル波はビデオ・クロマ処理ICから出力されるよ
うになっているものであって、そのICの出力を利用す
る場合には、点線で示す如き回路(1)を付加して(ロ)
点に第2図(b)に示す同期信号を得る。尚、通常の同期
分離回路の出力を利用する場合には直線前記同期信号
(b)が与えられるので、前記回路(1)は不要である。とこ
ろで、前記回路(1)はサンドキャスル波を抵抗(R1)を介
してエミッタフォロワトランジスタ(Q1)のベースに入力
し、その出力をツェナーダイオード(ZD)及び抵抗(R3)に
よって一定レベルでスライスすることによって前記同期
信号(b)を出力するように構成されている。
第1図において、(ハ)点にはフライバックパルス(FP)
が印加される。このフライバックパルス(FP)は抵抗(R5)
(R6)(R7)及びトランジスタ(Q2)によって第2図(d)の如
く波形成形され、更に抵抗(R8)とコンデンサ(C1)によっ
て(e)の如く積分され抵抗(R9)を介してトランジスタ
(Q3)のオン/オフを制御する。このため積分波形(e)が
トランジスタ(Q3)のカットオフレベル(E1)以下になった
期間だけ、トランジスタ(Q3)のコレクタ側の同期信号
(b)は有効にされ、それ以外の期間は略アースレベルに
クランプされて無効になる。換言すれば、フライバック
パルスの積分出力信号(e)によって同期信号(b)の期間は
狭く限定されることになる。従って、ノイズ等は殆どカ
ットされる。また、前記限定された有効な期間(T)内の
ノイズは抵抗(R4)とコンデンサ(C2)による積分作用によ
って除くことができる。
が印加される。このフライバックパルス(FP)は抵抗(R5)
(R6)(R7)及びトランジスタ(Q2)によって第2図(d)の如
く波形成形され、更に抵抗(R8)とコンデンサ(C1)によっ
て(e)の如く積分され抵抗(R9)を介してトランジスタ
(Q3)のオン/オフを制御する。このため積分波形(e)が
トランジスタ(Q3)のカットオフレベル(E1)以下になった
期間だけ、トランジスタ(Q3)のコレクタ側の同期信号
(b)は有効にされ、それ以外の期間は略アースレベルに
クランプされて無効になる。換言すれば、フライバック
パルスの積分出力信号(e)によって同期信号(b)の期間は
狭く限定されることになる。従って、ノイズ等は殆どカ
ットされる。また、前記限定された有効な期間(T)内の
ノイズは抵抗(R4)とコンデンサ(C2)による積分作用によ
って除くことができる。
このようにして、本構成ではノイズの多い弱電界時であ
っても、第2図(f)の如くノイズに影響されずに同期信
号を正確な形で同期判定装置に与えることができる。
っても、第2図(f)の如くノイズに影響されずに同期信
号を正確な形で同期判定装置に与えることができる。
発明の効果 上述のように本発明によれば、弱電界時のノイズ等の影
響による同期分離出力の不要成分を極めて少なくするこ
とができるので、例えば同期信号の数をカウントして同
期判定を行う同期判定装置の判定を正しく行わせること
が可能となり、その効果は大である。
響による同期分離出力の不要成分を極めて少なくするこ
とができるので、例えば同期信号の数をカウントして同
期判定を行う同期判定装置の判定を正しく行わせること
が可能となり、その効果は大である。
第1図は本発明を実施した同期判定装置の入力回路を示
す回路図であり、第2図はその各部の信号波形図であ
る。第3図及び第4図は従来例の説明図である。 (b)……同期信号,(FP)……フライバックパルス, (C1)……積分用コンデンサ,(R1)……積分用抵抗。
す回路図であり、第2図はその各部の信号波形図であ
る。第3図及び第4図は従来例の説明図である。 (b)……同期信号,(FP)……フライバックパルス, (C1)……積分用コンデンサ,(R1)……積分用抵抗。
Claims (1)
- 【請求項1】受信テレビジョン信号の同期信号を判定す
る同期信号判定装置の入力回路において、 フライバックパルスを該フライバックパルスよりも幅狭
の矩形波に波形成形する成形手段と、 前記波形成形された矩形波を積分する積分手段と、 前記積分手段により積分された信号が所定レベルを超え
て突出する期間に前記受信テレビジョン信号中の同期信
号を通過させるためのゲート手段と、 を備え、前記同期信号の期間を狭くすることを特徴とす
る同期判定装置の入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62294719A JPH0638647B2 (ja) | 1987-11-21 | 1987-11-21 | 同期判定装置の入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62294719A JPH0638647B2 (ja) | 1987-11-21 | 1987-11-21 | 同期判定装置の入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01136481A JPH01136481A (ja) | 1989-05-29 |
JPH0638647B2 true JPH0638647B2 (ja) | 1994-05-18 |
Family
ID=17811422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62294719A Expired - Lifetime JPH0638647B2 (ja) | 1987-11-21 | 1987-11-21 | 同期判定装置の入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0638647B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600121Y2 (ja) * | 1992-03-25 | 1999-10-04 | アイワ株式会社 | 選局装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS532012A (en) * | 1976-06-29 | 1978-01-10 | Nippon Telegr & Teleph Corp <Ntt> | Time sharing light channel network utilizing light phase conversion switch and pertinent light phase conversion switch |
JPS6059785B2 (ja) * | 1978-12-12 | 1985-12-26 | 松下電器産業株式会社 | テレビジョン信号検出装置 |
-
1987
- 1987-11-21 JP JP62294719A patent/JPH0638647B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01136481A (ja) | 1989-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4405947A (en) | Dual search mode type tuning system | |
US3740462A (en) | Automatic chroma gain control system | |
US4942472A (en) | Detection circuit for a video tape recorder signal | |
US4496978A (en) | Noise detecting circuit and television receiver employing the same | |
US3715488A (en) | Noise cancellation circuit | |
FR2433869A1 (fr) | Circuit de synchronisation et de reglage de gain | |
US4228456A (en) | Burst gating signal generating circuit | |
JPH0638647B2 (ja) | 同期判定装置の入力回路 | |
US4636860A (en) | Picture display device comprising a noise detector | |
US4334243A (en) | Pulse width limiter | |
US4456927A (en) | Video circuitry | |
GB2078035A (en) | Muting circuits | |
US4149180A (en) | Burst gating signal generating circuit | |
US4812907A (en) | Sync pulse separator system | |
EP0059379A2 (en) | Noise detecting circuit and television receiver employing the same | |
GB1445159A (en) | Synchronous detection | |
EP0067168B2 (en) | Horizontal phase detector gain control | |
US5175620A (en) | Synchronism detecting circuit utilizing pulse width | |
US3740473A (en) | Television receiver having a phase comparison circuit and a gain control circuit | |
JPS6221079Y2 (ja) | ||
JPS6211085Y2 (ja) | ||
US2693501A (en) | Method and apparatus for television conversion | |
JPH028267U (ja) | ||
KR910005746B1 (ko) | 스테이션 검출회로 | |
GB939055A (en) | A process for the production of polymeric materials |