JPH06350422A - スルーレート調整回路 - Google Patents
スルーレート調整回路Info
- Publication number
- JPH06350422A JPH06350422A JP5158059A JP15805993A JPH06350422A JP H06350422 A JPH06350422 A JP H06350422A JP 5158059 A JP5158059 A JP 5158059A JP 15805993 A JP15805993 A JP 15805993A JP H06350422 A JPH06350422 A JP H06350422A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- capacitive
- selector
- slew rate
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 論理回路の出力のスルーレートを調整するス
ルーレート調整回路を提供することを目的とする。 【構成】 論理回路内部に容量の異なる複数の容量性負
荷とこれらから１つの容量性負荷を選択して波形出力部
に接続するセレクタを設ける。または、抵抗値の異なる
複数の抵抗部品とこれらから１つの抵抗部品を選択して
波形出力部に接続するセレクタを設ける。さらに双方を
設ける。
ルーレート調整回路を提供することを目的とする。 【構成】 論理回路内部に容量の異なる複数の容量性負
荷とこれらから１つの容量性負荷を選択して波形出力部
に接続するセレクタを設ける。または、抵抗値の異なる
複数の抵抗部品とこれらから１つの抵抗部品を選択して
波形出力部に接続するセレクタを設ける。さらに双方を
設ける。
Description
【０００１】
【産業上の利用分野】本発明は、論理回路の出力のスル
ーレートを調整するスルーレート調整回路に関する。
ーレートを調整するスルーレート調整回路に関する。
【０００２】
【従来の技術】論理回路の入力電圧がある速さで変化す
ると、出力電圧も当然それと比例した速さで変化するは
ずであるが、実際には、内部回路の追従性能による制約
から、出力電圧はある限界値以上の速さで変化すること
ができない。この限界値のことをスルーレートという。
すなわち、入力に大振幅のステップ入力電圧が加えられ
たとき、出力電圧が１μｓにつき何Ｖの変化で追従する
かを示す数値がスルーレートである。このスルーレート
は内部トランジスタの状態に左右されることが大であ
り、このトランジスタの状態は、製造プロセスの微妙な
変動によっても大幅に変わることがあり、スルーレート
のばらつきが相当大きくなることがある。
ると、出力電圧も当然それと比例した速さで変化するは
ずであるが、実際には、内部回路の追従性能による制約
から、出力電圧はある限界値以上の速さで変化すること
ができない。この限界値のことをスルーレートという。
すなわち、入力に大振幅のステップ入力電圧が加えられ
たとき、出力電圧が１μｓにつき何Ｖの変化で追従する
かを示す数値がスルーレートである。このスルーレート
は内部トランジスタの状態に左右されることが大であ
り、このトランジスタの状態は、製造プロセスの微妙な
変動によっても大幅に変わることがあり、スルーレート
のばらつきが相当大きくなることがある。
【０００３】
【発明が解決しようとする課題】上記のように論理回路
のスルーレートは、内部トランジスタの状態に左右され
るため、一般に論理回路のスルーレートはそのばらつき
が大きい。然しながら従来の論理回路は、スルーレート
を調整する機能をもっていないので、例えば波形伝送の
際に高速伝送を行うことが困難になる等の問題点があっ
た。
のスルーレートは、内部トランジスタの状態に左右され
るため、一般に論理回路のスルーレートはそのばらつき
が大きい。然しながら従来の論理回路は、スルーレート
を調整する機能をもっていないので、例えば波形伝送の
際に高速伝送を行うことが困難になる等の問題点があっ
た。
【０００４】本発明はかかる問題点を解決するためにな
されたものであり、論理回路のスルーレートをその回路
内部で調整するスルーレート調整回路を提供することを
目的としている。
されたものであり、論理回路のスルーレートをその回路
内部で調整するスルーレート調整回路を提供することを
目的としている。
【０００５】
【課題を解決するための手段】本発明のスルーレート調
整回路は、回路内部に容量の異なる複数の容量性負荷を
設けると共に、これらの容量性負荷の１つを選択して論
理回路の出力部に接続するセレクタを設けたものであ
る。また、抵抗値の異なる複数の抵抗を設けると共に、
これらの抵抗の１つを選択して論理回路の出力部に接続
するセレクタを設けたものである。さらに、容量の異な
る複数の容量性負荷とこれらから１つの容量性負荷を選
択して該論理回路の出力部に接続する第１のセレクタ
と、抵抗値の異なる複数の抵抗とこれらから１つの抵抗
を選択して論理回路の出力部に接続する第２のセレクタ
とを設け、論理回路内部で出力部の時定数の容量性成分
と抵抗性成分を変えてスルーレートを調整する手段を備
えたものである。
整回路は、回路内部に容量の異なる複数の容量性負荷を
設けると共に、これらの容量性負荷の１つを選択して論
理回路の出力部に接続するセレクタを設けたものであ
る。また、抵抗値の異なる複数の抵抗を設けると共に、
これらの抵抗の１つを選択して論理回路の出力部に接続
するセレクタを設けたものである。さらに、容量の異な
る複数の容量性負荷とこれらから１つの容量性負荷を選
択して該論理回路の出力部に接続する第１のセレクタ
と、抵抗値の異なる複数の抵抗とこれらから１つの抵抗
を選択して論理回路の出力部に接続する第２のセレクタ
とを設け、論理回路内部で出力部の時定数の容量性成分
と抵抗性成分を変えてスルーレートを調整する手段を備
えたものである。
【０００６】
【実施例】実施例１．図１は本発明の実施例１を示す回
路図である。図において、１ａ，１ｂは容量の異なる第
１，第２の容量性負荷、３はセレクタ、３１，３２，３
３はセレクタ３の第１，第２，第３の端子、４は波形出
力部である。セレクタ３の第１の端子３１は、論理回路
内部において波形出力部４に接続されており、第１の容
量性負荷１ａはセレクタ３の第２の端子３２とグランド
との間に、第２の容量性負荷１ｂはセレクタ３の第３の
端子３３とグランドとの間に挿入される。セレクタ３に
より第１の容量性負荷１ａを選択して出力部４に接続す
ると、出力部４における回路固有のインダクタンス成
分、容量性成分、抵抗性成分、コンダクタンス成分らよ
る時定数が、第１の容量性成分が加わることによって変
わり、出力部４における波形の立ち上がりと立ち下がり
が適当になまり、特定のスルーレートをもった立ち上が
り波形と立ち下がり波形に調整することができる。
路図である。図において、１ａ，１ｂは容量の異なる第
１，第２の容量性負荷、３はセレクタ、３１，３２，３
３はセレクタ３の第１，第２，第３の端子、４は波形出
力部である。セレクタ３の第１の端子３１は、論理回路
内部において波形出力部４に接続されており、第１の容
量性負荷１ａはセレクタ３の第２の端子３２とグランド
との間に、第２の容量性負荷１ｂはセレクタ３の第３の
端子３３とグランドとの間に挿入される。セレクタ３に
より第１の容量性負荷１ａを選択して出力部４に接続す
ると、出力部４における回路固有のインダクタンス成
分、容量性成分、抵抗性成分、コンダクタンス成分らよ
る時定数が、第１の容量性成分が加わることによって変
わり、出力部４における波形の立ち上がりと立ち下がり
が適当になまり、特定のスルーレートをもった立ち上が
り波形と立ち下がり波形に調整することができる。
【０００７】次に、セレクタ３により容量の異なる第２
の容量性負荷１ｂを選択して出力部４に接続すると、上
記と異なる値の特定のスルーレートをもった立ち上がり
波形と立ち下がり波形に調整することができる。そし
て、第１の容量性負荷１ａと第２の容量性負荷１ｂのそ
れぞれの容量性成分の値を適当に調整することにより、
出力波形の立ち上がり立ち下がりを所望の値に近い値の
スルーレートをもつ波形に調整できる。
の容量性負荷１ｂを選択して出力部４に接続すると、上
記と異なる値の特定のスルーレートをもった立ち上がり
波形と立ち下がり波形に調整することができる。そし
て、第１の容量性負荷１ａと第２の容量性負荷１ｂのそ
れぞれの容量性成分の値を適当に調整することにより、
出力波形の立ち上がり立ち下がりを所望の値に近い値の
スルーレートをもつ波形に調整できる。
【０００８】実施例２．図２は本発明の実施例２を示す
回路図である。図において、図１の符号と同一の符号は
同一又は相当するものを示し、２ａ，２ｂは抵抗値の異
なる第１，第２の抵抗部品、５は論理回路の波形出力部
である。この実施例では、出力部５における時定数に、
セレクタ３が選択した抵抗部品２ａ，２ｂの何れか一方
の抵抗性成分が加わることによって出力部４における時
定数が変わり、出力部４における波形の立ち上がりと立
ち下がりが適当になまり、第１の抵抗部品２ａと第２の
抵抗部品２ｂのそれぞれの抵抗性成分の値を適当に調整
することにより、出力波形の立ち上がり立ち下がりを所
望の値に近い値のスルーレートをもつ波形に調整するこ
とができる。
回路図である。図において、図１の符号と同一の符号は
同一又は相当するものを示し、２ａ，２ｂは抵抗値の異
なる第１，第２の抵抗部品、５は論理回路の波形出力部
である。この実施例では、出力部５における時定数に、
セレクタ３が選択した抵抗部品２ａ，２ｂの何れか一方
の抵抗性成分が加わることによって出力部４における時
定数が変わり、出力部４における波形の立ち上がりと立
ち下がりが適当になまり、第１の抵抗部品２ａと第２の
抵抗部品２ｂのそれぞれの抵抗性成分の値を適当に調整
することにより、出力波形の立ち上がり立ち下がりを所
望の値に近い値のスルーレートをもつ波形に調整するこ
とができる。
【０００９】実施例３．図３は本発明の実施例３を示す
回路図である。図において、図１と図２の符号と同一の
符号は同一又は相当するものを示し、３ａは第１のセレ
クタ、３１ａ，３２ａ，３３ａはセレクタ３ａの第１，
第２，第３の端子、３ｂは第２のセレクタ、３１ｂ，３
２ｂ，３３ｂはセレクタ３ｂの第１，第２，第３の端子
である。この実施例では、出力部５における時定数に、
セレクタ３ａによって選択された容量性負荷１ａ，１ｂ
の何れか一方の容量性成分と、セレクタ３ｂによって選
択された抵抗部品２ａ，２ｂの何れか一方の抵抗性成分
が加わることによって、出力部４における時定数が変わ
る。従って、容量性負荷１ａ，１ｂのそれぞれの容量性
成分の値と抵抗部品２ａ，２ｂのそれぞれの抵抗性成分
の値とを適当に調整することにより、出力波形のスルー
レートの調整がより容易にできる。
回路図である。図において、図１と図２の符号と同一の
符号は同一又は相当するものを示し、３ａは第１のセレ
クタ、３１ａ，３２ａ，３３ａはセレクタ３ａの第１，
第２，第３の端子、３ｂは第２のセレクタ、３１ｂ，３
２ｂ，３３ｂはセレクタ３ｂの第１，第２，第３の端子
である。この実施例では、出力部５における時定数に、
セレクタ３ａによって選択された容量性負荷１ａ，１ｂ
の何れか一方の容量性成分と、セレクタ３ｂによって選
択された抵抗部品２ａ，２ｂの何れか一方の抵抗性成分
が加わることによって、出力部４における時定数が変わ
る。従って、容量性負荷１ａ，１ｂのそれぞれの容量性
成分の値と抵抗部品２ａ，２ｂのそれぞれの抵抗性成分
の値とを適当に調整することにより、出力波形のスルー
レートの調整がより容易にできる。
【００１０】
【発明の効果】以上説明したとおり、本発明によれば、
論理回路の出力波形のスルーレートを調整することがで
き、波形伝送の際、高速伝送が可能になる等の効果があ
る。
論理回路の出力波形のスルーレートを調整することがで
き、波形伝送の際、高速伝送が可能になる等の効果があ
る。
【図１】本発明の実施例１を示す回路図である。
【図２】本発明の実施例２を示す回路図である。
【図３】本発明の実施例３を示す回路図である。
１ 容量性負荷 ２ 抵抗部品 ３ セレクタ ３１，３２，３３ セレクタの端子 ４ 波形出力部 ５ スルーレート調整回路を設ける前の波形出力部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】論理回路の入力電圧がある速さで変化す
ると、出力電圧も当然それと比例した速さで変化するは
ずであるが、実際には、内部回路の追従性能による制約
から、出力電圧はある限界値以上の速さで変化すること
ができない。この限界値のことをスルーレートという。
すなわち、入力に図４（ａ）に示すような大振幅のステ
ップ入力電圧が加えられたとき、出力電圧は図４（ｂ）
または図４（ｃ）のように変化するが、出力電圧が１μ
ｓにつき何Ｖの変化で追従するかを示す数値がスルーレ
ートである。このスルーレートは内部トランジスタの状
況に左右されることが大であり、このトランジスタの状
態は、製造プロセスの微妙な変動によっても大幅に変わ
ることがあり、スルーレートのばらつきが相当大きくな
ることがある。
ると、出力電圧も当然それと比例した速さで変化するは
ずであるが、実際には、内部回路の追従性能による制約
から、出力電圧はある限界値以上の速さで変化すること
ができない。この限界値のことをスルーレートという。
すなわち、入力に図４（ａ）に示すような大振幅のステ
ップ入力電圧が加えられたとき、出力電圧は図４（ｂ）
または図４（ｃ）のように変化するが、出力電圧が１μ
ｓにつき何Ｖの変化で追従するかを示す数値がスルーレ
ートである。このスルーレートは内部トランジスタの状
況に左右されることが大であり、このトランジスタの状
態は、製造プロセスの微妙な変動によっても大幅に変わ
ることがあり、スルーレートのばらつきが相当大きくな
ることがある。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図４
【補正方法】追加
【補正内容】
【図４】 スルーレートを説明する波形図である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】追加
【補正内容】
【図４】
Claims (3)
- 【請求項１】 論理回路内部に、容量の異なる複数の容
量性負荷とこれらの容量性負荷から１つの容量性負荷を
選択して該論理回路の出力部に接続するセレクタを備
え、 論理回路内部で出力部の時定数の容量性成分を変えて該
論理回路のスルーレートを調整するスルーレート調整回
路。 - 【請求項２】 論理回路内部に、抵抗値の異なる複数の
抵抗とこれらの抵抗から１つの抵抗を選択して該論理回
路の出力部に接続するセレクタを備え、 論理回路内部で出力部の時定数の抵抗性成分を変えて該
論理回路のスルーレートを調整するスルーレート調整回
路。 - 【請求項３】 論理回路内部に、容量の異なる複数の容
量性負荷とこれらの容量性負荷から１つの容量性負荷を
選択して該論理回路の出力部に接続する第１のセレクタ
と、抵抗値の異なる複数の抵抗とこれらの抵抗から１つ
の抵抗を選択して該論理回路の出力部に接続する第２の
セレクタとを備え、 論理回路内部で出力部の時定数の容量性成分と抵抗性成
分とを変えて該論理回路のスルーレートを調整するスル
ーレート調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158059A JPH06350422A (ja) | 1993-06-04 | 1993-06-04 | スルーレート調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158059A JPH06350422A (ja) | 1993-06-04 | 1993-06-04 | スルーレート調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350422A true JPH06350422A (ja) | 1994-12-22 |
Family
ID=15663403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5158059A Pending JPH06350422A (ja) | 1993-06-04 | 1993-06-04 | スルーレート調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350422A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITMI20082267A1 (it) * | 2008-12-19 | 2010-06-20 | R G M D S P A | Dispositivo per diatermia |
| JP2012124571A (ja) * | 2010-12-06 | 2012-06-28 | Toshiba Corp | 差動信号出力装置、および、携帯機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02268523A (ja) * | 1989-04-11 | 1990-11-02 | Nec Corp | ディジタル―アナログ変換器 |
| JPH05121550A (ja) * | 1991-10-25 | 1993-05-18 | Kawasaki Steel Corp | 半導体集積回路 |
-
1993
- 1993-06-04 JP JP5158059A patent/JPH06350422A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02268523A (ja) * | 1989-04-11 | 1990-11-02 | Nec Corp | ディジタル―アナログ変換器 |
| JPH05121550A (ja) * | 1991-10-25 | 1993-05-18 | Kawasaki Steel Corp | 半導体集積回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITMI20082267A1 (it) * | 2008-12-19 | 2010-06-20 | R G M D S P A | Dispositivo per diatermia |
| JP2012124571A (ja) * | 2010-12-06 | 2012-06-28 | Toshiba Corp | 差動信号出力装置、および、携帯機器 |
| US8750391B2 (en) | 2010-12-06 | 2014-06-10 | Kabushiki Kaisha Toshiba | Differential signal output device and portable device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756810B2 (en) | Apparatus and method to provide a single reference component for multiple circuit compensation using digital impedance code shifting | |
| US6717455B2 (en) | Apparatus and method to use a single reference component in a master-slave configuration for multiple circuit compensation | |
| EP1423951B1 (en) | Differential line driver with on-chip termination | |
| US6605958B2 (en) | Precision on-chip transmission line termination | |
| US5604453A (en) | Circuit for reducing ground bounce | |
| US6469591B2 (en) | Method to find a value within a range using weighted subranges | |
| US6906567B2 (en) | Method and structure for dynamic slew-rate control using capacitive elements | |
| US5336940A (en) | Delay-compensated output pad for an integrated circuit and method therefor | |
| US6300802B1 (en) | Output buffer with programmable voltage swing | |
| Markandey et al. | Multispectral constraints for optical flow computation | |
| JPH06350422A (ja) | スルーレート調整回路 | |
| JP2863684B2 (ja) | 半導体集積回路のディレイ最適化システム、および、ディレイ最適化方法 | |
| US6922076B2 (en) | Scalable termination | |
| KR20100103146A (ko) | 반도체 메모리 장치의 임피던스 캘리브레이션 회로 | |
| US6317378B1 (en) | Buffer circuit | |
| US7439637B2 (en) | Semiconductor circuit and resistance value controlling method | |
| US5300834A (en) | Circuit with a voltage-controlled resistance | |
| JP2894278B2 (ja) | データ転送補償出力バッファ | |
| JPH05343981A (ja) | 半導体集積回路 | |
| WO1996018239A2 (en) | Terminating transmission line impedance-matching circuit | |
| US5287021A (en) | Low noise BICMOS circuit | |
| JPH07193476A (ja) | 半導体集積回路装置 | |
| JPH05343975A (ja) | 半導体集積回路 | |
| JPH05300003A (ja) | 半導体装置 | |
| WO1982002964A1 (en) | Variable temperature coefficient level shifter |