JPH06348658A - マルチプロセッサシステムにおけるメモリ管理方式 - Google Patents
マルチプロセッサシステムにおけるメモリ管理方式Info
- Publication number
- JPH06348658A JPH06348658A JP5133050A JP13305093A JPH06348658A JP H06348658 A JPH06348658 A JP H06348658A JP 5133050 A JP5133050 A JP 5133050A JP 13305093 A JP13305093 A JP 13305093A JP H06348658 A JPH06348658 A JP H06348658A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- storage space
- memory
- virtual storage
- storage spaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】物理的記憶空間を有効に活用することによっ
て、大規模マルチプロセッサシステムに対応できるよう
にする。 【構成】演算装置１，２の仮想記憶空間ａ，ｃ及び物理
記憶空間ｂ，ｄを固定長の大きさに分割し、固定長単位
に変換表を用いて仮想記憶空間と物理記憶空間との対応
をとると共に仮想記憶空間と他の演算装置の仮想記憶空
間との対応をとる拡張ページングメモリ管理手段３，６
と、他の演算装置の仮想記憶空間を自らの演算装置の仮
想記憶空間の割り付けるよう前記ページングメモリ管理
手段３，６を用いて変換表に登録する沿革メモリ登録手
段４，７と、ページングメモリ管理手段で３，６で使用
する変換表に仮想記憶空間を登録する際に仮想記憶空間
の属性と共に仮想記憶空間を登録する記憶空間保護手段
５，８を含むことを特徴とするマルチプロセッサシステ
ムにおけるメモリ管理方式。
て、大規模マルチプロセッサシステムに対応できるよう
にする。 【構成】演算装置１，２の仮想記憶空間ａ，ｃ及び物理
記憶空間ｂ，ｄを固定長の大きさに分割し、固定長単位
に変換表を用いて仮想記憶空間と物理記憶空間との対応
をとると共に仮想記憶空間と他の演算装置の仮想記憶空
間との対応をとる拡張ページングメモリ管理手段３，６
と、他の演算装置の仮想記憶空間を自らの演算装置の仮
想記憶空間の割り付けるよう前記ページングメモリ管理
手段３，６を用いて変換表に登録する沿革メモリ登録手
段４，７と、ページングメモリ管理手段で３，６で使用
する変換表に仮想記憶空間を登録する際に仮想記憶空間
の属性と共に仮想記憶空間を登録する記憶空間保護手段
５，８を含むことを特徴とするマルチプロセッサシステ
ムにおけるメモリ管理方式。
Description
【０００１】
【産業上の利用分野】本発明はマルチプロセッサシステ
ムにおけるメモリ管理方式に関し、特に、各演算装置が
仮想記憶機構を備えたマルチプセッサシステムにおける
メモリ管理方式に関する。
ムにおけるメモリ管理方式に関し、特に、各演算装置が
仮想記憶機構を備えたマルチプセッサシステムにおける
メモリ管理方式に関する。
【０００２】
【従来の技術】従来この種のメモリ管理方式について図
面を参照して説明する。
面を参照して説明する。
【０００３】図３は、従来の一例を説明するための仮想
記憶空間アドレスマップである。図３では３２ビットで
アドレスを表現し、１６台の演算装置それぞれに６４メ
ガバイトの物理記億を実装していることを示す。また、
各演算装置間には演算装置間で情報の交換ができる通信
機能を持っている。
記憶空間アドレスマップである。図３では３２ビットで
アドレスを表現し、１６台の演算装置それぞれに６４メ
ガバイトの物理記億を実装していることを示す。また、
各演算装置間には演算装置間で情報の交換ができる通信
機能を持っている。
【０００４】本例は、仮想記憶空間0X40000000から0X7f
ffffffの仮想のアドレスをアクセスした場合に、通信機
能により他の演算装置にアクセスできるように仮想記憶
空間に固定に割り付けたものである。すなわち、仮想ア
ドレス0X40000000から仮想アドレス0x43ffffffでは演算
装置10、アドレス0x44000000からアドレス0x47ffffffま
では演算装置11、 にそれぞれアクセスされ、以下同様で
ある。
ffffffの仮想のアドレスをアクセスした場合に、通信機
能により他の演算装置にアクセスできるように仮想記憶
空間に固定に割り付けたものである。すなわち、仮想ア
ドレス0X40000000から仮想アドレス0x43ffffffでは演算
装置10、アドレス0x44000000からアドレス0x47ffffffま
では演算装置11、 にそれぞれアクセスされ、以下同様で
ある。
【０００５】図４は仮想アドレスのビット構成を示し、
３２ビットで表現される仮想ドレスｇは上位２ビットの
空ビットと、演算装置番号ｈを表わす４ビットと演算装
置番号ｈ内の仮想アドレスｉを表わす２６ビットとから
構成される。演算装置番号ｈが自演算装置の番号でない
場合、仮想アドレスｉを当該演算装置ｈへ伝えるには演
算装置間通信機能を用いる。
３２ビットで表現される仮想ドレスｇは上位２ビットの
空ビットと、演算装置番号ｈを表わす４ビットと演算装
置番号ｈ内の仮想アドレスｉを表わす２６ビットとから
構成される。演算装置番号ｈが自演算装置の番号でない
場合、仮想アドレスｉを当該演算装置ｈへ伝えるには演
算装置間通信機能を用いる。
【０００６】演算装置番号ｈは０から１５の値をもち、
演算装置１０は演算装置番号０、演算装置１１は演算装
置番号１、以下同様である。また、仮想アドレスｉが２
６ビットであるのは、実装している物理記億の６４メガ
バイトを表すために必要なビット数である。
演算装置１０は演算装置番号０、演算装置１１は演算装
置番号１、以下同様である。また、仮想アドレスｉが２
６ビットであるのは、実装している物理記億の６４メガ
バイトを表すために必要なビット数である。
【０００７】このようにして演算装置が１６個分のそれ
ぞれの物理記億の６４メガバイトを全て仮想記憶空間に
割り付けていた。
ぞれの物理記億の６４メガバイトを全て仮想記憶空間に
割り付けていた。
【０００８】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムにおけるメモリ管理方式では、各演
算装置の仮想記憶空間の特定の領域を特定の演算装置の
仮想記憶空間を参照するように仮想記憶空間を固定で割
り当ててたため、多くの演算装置を有し、さらに各演算
装置が多くの物理記億空間を持つ、さらに大規模なマル
チプロセッサシステム構成の場合には仮想記憶空間の領
域が不足してしまうという欠点があった。
プロセッサシステムにおけるメモリ管理方式では、各演
算装置の仮想記憶空間の特定の領域を特定の演算装置の
仮想記憶空間を参照するように仮想記憶空間を固定で割
り当ててたため、多くの演算装置を有し、さらに各演算
装置が多くの物理記億空間を持つ、さらに大規模なマル
チプロセッサシステム構成の場合には仮想記憶空間の領
域が不足してしまうという欠点があった。
【０００９】
【課題を解決するための手段】本発明のマルチプロセッ
サシステムにおけるメモリ管理方式は、仮想記憶機構を
有するマルチプロセッサシステムの各演算装置に、各演
算装置の仮想記憶空間及び物理記億空間を固定長の大き
さに分割し、固定長単位に変換表を用いて前記仮想記憶
空間と前記物理記億空間との対応をとると共に前記仮想
記憶空間と他の演算装置の仮想記憶空間との対応をとる
ページングメモリ管理手段と、他の演算装置の仮想記憶
空間を自らの演算装置の仮想記憶空間に割り付けるよう
前記ページングメモリ管理手段を用いて前記変換表に登
録する遠隔メモリ登録手段と、前記ページングメモリ管
理手段で使用する前記変換表に前記仮想記憶空間を登録
する際に前記仮想記憶空間の属性と共に登録する記憶空
間の保護手段を有している。
サシステムにおけるメモリ管理方式は、仮想記憶機構を
有するマルチプロセッサシステムの各演算装置に、各演
算装置の仮想記憶空間及び物理記億空間を固定長の大き
さに分割し、固定長単位に変換表を用いて前記仮想記憶
空間と前記物理記億空間との対応をとると共に前記仮想
記憶空間と他の演算装置の仮想記憶空間との対応をとる
ページングメモリ管理手段と、他の演算装置の仮想記憶
空間を自らの演算装置の仮想記憶空間に割り付けるよう
前記ページングメモリ管理手段を用いて前記変換表に登
録する遠隔メモリ登録手段と、前記ページングメモリ管
理手段で使用する前記変換表に前記仮想記憶空間を登録
する際に前記仮想記憶空間の属性と共に登録する記憶空
間の保護手段を有している。
【００１０】
【実施例】次に本発明の実施例について説明する。図１
は、本発明の一実施例を示すブロック図であり、２台の
演算装置１，２が仮想記憶空間ａ，ｃと物理記憶空間
ｂ，ｄを有するマルチプロセッサシステムである。仮想
記憶空間ａ，ｂ及び物理記億空間ｂ，ｄは固定長の大き
さに分割され、固定長単位に変換表を用いてそれぞれ仮
想記憶空間ａから物理記憶空間ｂ、仮想記憶空間ｃから
物理記億空間ｄが求められると共に、仮想記憶空間ａか
ら仮想記憶空間ｃも求める事ができる。
は、本発明の一実施例を示すブロック図であり、２台の
演算装置１，２が仮想記憶空間ａ，ｃと物理記憶空間
ｂ，ｄを有するマルチプロセッサシステムである。仮想
記憶空間ａ，ｂ及び物理記億空間ｂ，ｄは固定長の大き
さに分割され、固定長単位に変換表を用いてそれぞれ仮
想記憶空間ａから物理記憶空間ｂ、仮想記憶空間ｃから
物理記億空間ｄが求められると共に、仮想記憶空間ａか
ら仮想記憶空間ｃも求める事ができる。
【００１１】演算装置１内で仮想記憶空間ａに対して物
理記憶空間ｂ、同じく演算装置２内で仮想記憶空間ｃか
ら物理記億空間ｄを求める方法は、公知のページング方
式と変わらないが、演算装置１と演算装置２の仮想記憶
空間ａから仮想記憶空間ｃを求めることが可能である。
また、前記変換表は拡張ページングメモリ管理手段３、
及び拡張ページングメモリ管理手段６内に存在する。
理記憶空間ｂ、同じく演算装置２内で仮想記憶空間ｃか
ら物理記億空間ｄを求める方法は、公知のページング方
式と変わらないが、演算装置１と演算装置２の仮想記憶
空間ａから仮想記憶空間ｃを求めることが可能である。
また、前記変換表は拡張ページングメモリ管理手段３、
及び拡張ページングメモリ管理手段６内に存在する。
【００１２】演算装置２の仮想記憶空間ｃを演算装置１
の仮想記憶空間ａから求め、また演算装置１の記憶空間
ａを演算装置２の仮想記憶空間ｃから求めることができ
るよう、ページングメモリ管理手段３、６と、ページン
グメモリ管理手段３、６内の変換表に他の演算装置を仮
想記憶空間を登録する遠隔メモリ登録手段４、７と、ペ
ージングメモリ管理手段３、６、使用する変換表に仮想
記憶空間ａ、ｃを登録する際に仮想記憶空間ａ、ｃの属
性を登録する記憶空間保護手段５、８を含んでいる。
の仮想記憶空間ａから求め、また演算装置１の記憶空間
ａを演算装置２の仮想記憶空間ｃから求めることができ
るよう、ページングメモリ管理手段３、６と、ページン
グメモリ管理手段３、６内の変換表に他の演算装置を仮
想記憶空間を登録する遠隔メモリ登録手段４、７と、ペ
ージングメモリ管理手段３、６、使用する変換表に仮想
記憶空間ａ、ｃを登録する際に仮想記憶空間ａ、ｃの属
性を登録する記憶空間保護手段５、８を含んでいる。
【００１３】次に本実施例において他の演算算装置の仮
想記憶空間をアクセスする方法につき具体的に説明す
る。
想記憶空間をアクセスする方法につき具体的に説明す
る。
【００１４】図２は図１の拡張ページングメモリ管理手
段３および６に設けられた変換表の１つのページテーブ
ルエントリのフォーマットであり、６４ビット構成にな
っている。物理記億空間のページナンバーPFN は自演装
置の物理記億空間のアドレスの上位20ビット、仮想記憶
空間のページナンバーの仮想記憶空間のアドレスの上位
20ビットを格納する。物理記億空間のページナンバーPF
N 、仮想記憶空間のページナンバーVFN の上位ビットで
表現されるための本実施例に示すシステムは４Ｋバイト
に対し１エントリ存在することになる。
段３および６に設けられた変換表の１つのページテーブ
ルエントリのフォーマットであり、６４ビット構成にな
っている。物理記億空間のページナンバーPFN は自演装
置の物理記億空間のアドレスの上位20ビット、仮想記憶
空間のページナンバーの仮想記憶空間のアドレスの上位
20ビットを格納する。物理記億空間のページナンバーPF
N 、仮想記憶空間のページナンバーVFN の上位ビットで
表現されるための本実施例に示すシステムは４Ｋバイト
に対し１エントリ存在することになる。
【００１５】ページングテーブルエントリj は、自演装
置の仮想記憶空間に自演算装置がアクセスを要求する時
に新規に作成され、アクセスが存在した場合に参照する
ものとするものである。自演算装置の仮想記憶空間に自
演算装置がアクセスした場合には仮想記憶空間が自演算
装置の物理記憶空間を指すのが、あるいは他の演算装置
の仮想アドレスを指すのかはPFN とVFN の切り替えビッ
トM を読み出すことで行う。さらに、書き込み許可ビッ
トW 、読みだし許可ビットR を設定しておくことで他の
演算装置からのアクセスがあった場合にアクセスを許可
するかどうかの判定を行う。
置の仮想記憶空間に自演算装置がアクセスを要求する時
に新規に作成され、アクセスが存在した場合に参照する
ものとするものである。自演算装置の仮想記憶空間に自
演算装置がアクセスした場合には仮想記憶空間が自演算
装置の物理記憶空間を指すのが、あるいは他の演算装置
の仮想アドレスを指すのかはPFN とVFN の切り替えビッ
トM を読み出すことで行う。さらに、書き込み許可ビッ
トW 、読みだし許可ビットR を設定しておくことで他の
演算装置からのアクセスがあった場合にアクセスを許可
するかどうかの判定を行う。
【００１６】また、ある演算装置が他の演算装置の仮想
アドレスをアクセスしたい場合にはまずページテーブル
エントリj を新規に作成し、作成したページテーブルエ
ントリj のビットM を“１”にしてアクセスしたい他演
算装置の仮想アドレスの上位20ビットを仮想記憶空欄の
ページナンバーをVFN の領域に書き込むと共に、書き込
み許可ビットW 、読みだし許可をビットR を書き込む。
１つのページテーブルエントリに対して４ｋバイトの領
域までしか管理できないため、４ｋバイトを越える領域
へアクセスしたい場合には複数のページテーブルエント
リを作成する。
アドレスをアクセスしたい場合にはまずページテーブル
エントリj を新規に作成し、作成したページテーブルエ
ントリj のビットM を“１”にしてアクセスしたい他演
算装置の仮想アドレスの上位20ビットを仮想記憶空欄の
ページナンバーをVFN の領域に書き込むと共に、書き込
み許可ビットW 、読みだし許可をビットR を書き込む。
１つのページテーブルエントリに対して４ｋバイトの領
域までしか管理できないため、４ｋバイトを越える領域
へアクセスしたい場合には複数のページテーブルエント
リを作成する。
【００１７】各演算装置１，２は実際に作成されたペー
ジテーブルエントリにアクセスが生じた場合にはまずビ
ットM を読み出す。ビットM が“０”の時は自演算装置
の物理記憶空間を指しているため物理記憶空間のページ
ナンバーPFN を読み出す。ビットM が“１”の時は仮想
記憶空間のページナンバーVFN と演算装置番号PEIDを読
み出し、演算装置番号PEIDを持つ演算装置へ仮想記憶空
間のページナンバーVFN を演算装置間通信機能を用いて
伝える。
ジテーブルエントリにアクセスが生じた場合にはまずビ
ットM を読み出す。ビットM が“０”の時は自演算装置
の物理記憶空間を指しているため物理記憶空間のページ
ナンバーPFN を読み出す。ビットM が“１”の時は仮想
記憶空間のページナンバーVFN と演算装置番号PEIDを読
み出し、演算装置番号PEIDを持つ演算装置へ仮想記憶空
間のページナンバーVFN を演算装置間通信機能を用いて
伝える。
【００１８】仮想記憶空間のページングナンバーテーブ
ルエントリを読み出し、読み出したページエントリの中
の書き込み許可ビットR を読み出し、アクセス可能であ
るかどうかを判断し、不用意なメモリアクセスをなくし
メモリ領域の保護を行う。
ルエントリを読み出し、読み出したページエントリの中
の書き込み許可ビットR を読み出し、アクセス可能であ
るかどうかを判断し、不用意なメモリアクセスをなくし
メモリ領域の保護を行う。
【００１９】
【発明の効果】本発明によると、他の演算装置の仮想記
憶空間を固定長単位に自らの演算装置の変換表に登録し
仮想記憶空間に割り当てるため、アクセスする必要のな
い他の演算装置の仮想記憶空間を自らの仮想記憶空間に
割り当てることがなくなり、無駄な自演算装置の仮想記
憶空間の使用を回避でき各演算装置の物理記憶空間の増
大、さらにはマルチプロセッサシステムを構成する演算
装置の台数の増加に用意に対応できるできるという効果
がある。
憶空間を固定長単位に自らの演算装置の変換表に登録し
仮想記憶空間に割り当てるため、アクセスする必要のな
い他の演算装置の仮想記憶空間を自らの仮想記憶空間に
割り当てることがなくなり、無駄な自演算装置の仮想記
憶空間の使用を回避でき各演算装置の物理記憶空間の増
大、さらにはマルチプロセッサシステムを構成する演算
装置の台数の増加に用意に対応できるできるという効果
がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示した実施例おける仮想記憶空間を管理
するテーブルを示す図である。
するテーブルを示す図である。
【図３】従来の一例を説明するための仮想記憶空間のア
ドレスマップである。
ドレスマップである。
【図４】従来の一例における仮想アドレスのビット割り
を示す図である。
を示す図である。
１、２ 演算装置 ３、６ ぺージングメモリ管理手段 ４、７ 遠隔メモリ登録手段 ５、８ 記憶空間保護手段 １０〜２５ 各演算装置への仮想アドレス空間の固定
メモリマップ ａ、ｃ、ｅ 仮想記憶空間 ｂ、ｄ、ｆ 物理記憶空間 ｇ、ｉ 仮想アドレス ＰＦＮ 物理記憶空間のページングナンバー ＶＦＮ 仮想記憶空間のページングナンバー ｈ、ＰＥＩＤ 演算装置番号 Ｒ 読みだし許可ビット Ｗ 書き込み許可ビット Ｍ PFN とVFN の切り替えビット
メモリマップ ａ、ｃ、ｅ 仮想記憶空間 ｂ、ｄ、ｆ 物理記憶空間 ｇ、ｉ 仮想アドレス ＰＦＮ 物理記憶空間のページングナンバー ＶＦＮ 仮想記憶空間のページングナンバー ｈ、ＰＥＩＤ 演算装置番号 Ｒ 読みだし許可ビット Ｗ 書き込み許可ビット Ｍ PFN とVFN の切り替えビット
Claims (3)
- 【請求項１】 仮想記憶機構を有するマルチプロセッサ
システムの各演算装置に、 演算装置の仮想記憶空間及び物理記憶空間を固定長の大
きさに分割し、固定長単位に変換表を用いて前記仮想記
憶空間と前記物理記憶空間との対応をとると共に前記仮
想記憶空間と他の演算装置の仮想記憶空間との対応をと
るぺージングメモリ管理手段と、 他の演算装置の仮想記憶空間を自らの演算装置の仮想記
憶空間に割り付けるように前記ページングメモリ管理手
段を用いて前記変換表に登録する遠隔メモリ登録手段
と、 前記ページングメモリ管理手段で使用する前記変換表に
前記仮想記憶空間を登録する際に前記仮想記憶空間の属
性と共に前記仮想記憶空間を登録する記憶空間保護手段
を含むことを特徴とするマリチプロセッサシステムにお
けるメモリ管理方式。 - 【請求項２】 前記対応をページングメモリ手段に設け
たページングテーブルによって行うことを特徴とする請
求項１記載のマルチプロセッサシステムにおけるメモリ
管理方式。 - 【請求項３】 前記属性が読みだし許可ビットと書き込
み許可ビットで表現されることを特徴とする請求項１記
載のマルチプロセッサシステムにおけるメモリ管理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133050A JPH06348658A (ja) | 1993-06-03 | 1993-06-03 | マルチプロセッサシステムにおけるメモリ管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133050A JPH06348658A (ja) | 1993-06-03 | 1993-06-03 | マルチプロセッサシステムにおけるメモリ管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06348658A true JPH06348658A (ja) | 1994-12-22 |
Family
ID=15095650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5133050A Pending JPH06348658A (ja) | 1993-06-03 | 1993-06-03 | マルチプロセッサシステムにおけるメモリ管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06348658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7328232B1 (en) | 2000-10-18 | 2008-02-05 | Beptech Inc. | Distributed multiprocessing system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446147A (en) * | 1987-08-14 | 1989-02-20 | Nec Corp | Virtual storage control system |
| JPH01144152A (ja) * | 1987-11-30 | 1989-06-06 | Internatl Business Mach Corp <Ibm> | データ処理システムの制御方法 |
| JPH04344549A (ja) * | 1991-05-21 | 1992-12-01 | Nec Corp | 計算機システムにおけるページ割り当て方式 |
-
1993
- 1993-06-03 JP JP5133050A patent/JPH06348658A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446147A (en) * | 1987-08-14 | 1989-02-20 | Nec Corp | Virtual storage control system |
| JPH01144152A (ja) * | 1987-11-30 | 1989-06-06 | Internatl Business Mach Corp <Ibm> | データ処理システムの制御方法 |
| JPH04344549A (ja) * | 1991-05-21 | 1992-12-01 | Nec Corp | 計算機システムにおけるページ割り当て方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7328232B1 (en) | 2000-10-18 | 2008-02-05 | Beptech Inc. | Distributed multiprocessing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694567A (en) | Direct-mapped cache with cache locking allowing expanded contiguous memory storage by swapping one or more tag bits with one or more index bits | |
| JP2625385B2 (ja) | マルチプロセッサシステム | |
| US5893166A (en) | Addressing method and system for sharing a large memory address space using a system space global memory section | |
| US6044445A (en) | Data transfer method and memory management system utilizing access control information to change mapping between physical and virtual pages for improved data transfer efficiency | |
| US5860144A (en) | Addressing method and system for providing access of a very large size physical memory buffer to a number of processes | |
| US4991082A (en) | Virtual storage system and method permitting setting of the boundary between a common area and a private area at a page boundary | |
| US9146879B1 (en) | Virtual memory management for real-time embedded devices | |
| KR900002894B1 (ko) | 어드레스 변환을 사용한 데이타 처리 시스템 | |
| WO2002057923A1 (fr) | Dispositif de commande de protection de la memoire | |
| EP0175398A2 (en) | Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses | |
| JPH06348658A (ja) | マルチプロセッサシステムにおけるメモリ管理方式 | |
| US5410663A (en) | Method and system for cache memory congruence class management in a data processing system | |
| JP3875358B2 (ja) | 記憶装置、記憶方法および記録媒体 | |
| US6742077B1 (en) | System for accessing a memory comprising interleaved memory modules having different capacities | |
| JPS6149703B2 (ja) | ||
| JPH05197617A (ja) | マルチプロセッサシステム | |
| JPS6051741B2 (ja) | プログラム管理方式 | |
| JPS6237754A (ja) | 仮想拡張記憶方式 | |
| JPH04130553A (ja) | 電子計算機 | |
| JPS63245545A (ja) | Ｄｍａ方式 | |
| JPH04337851A (ja) | メモリアクセス方式 | |
| JPH0241772B2 (ja) | ||
| CN117851295A (zh) | 一种满足arinc653标准的内存共享方法 | |
| JPH037980B2 (ja) | ||
| JPS63186347A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960903 |