JPH06342837A - Inspection and repair device and burn-in inspection device for semiconductor wafer - Google Patents

Inspection and repair device and burn-in inspection device for semiconductor wafer

Info

Publication number
JPH06342837A
JPH06342837A JP15443693A JP15443693A JPH06342837A JP H06342837 A JPH06342837 A JP H06342837A JP 15443693 A JP15443693 A JP 15443693A JP 15443693 A JP15443693 A JP 15443693A JP H06342837 A JPH06342837 A JP H06342837A
Authority
JP
Japan
Prior art keywords
inspection
semiconductor wafer
burn
semiconductor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15443693A
Other languages
Japanese (ja)
Other versions
JP3016992B2 (en
Inventor
Taketoshi Itoyama
武敏 糸山
Yuichi Abe
祐一 阿部
Masao Yamaguchi
正雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP5154436A priority Critical patent/JP3016992B2/en
Priority to KR1019940012114A priority patent/KR100291109B1/en
Priority to US08/251,365 priority patent/US5510724A/en
Publication of JPH06342837A publication Critical patent/JPH06342837A/en
Priority to US08/457,774 priority patent/US5614837A/en
Application granted granted Critical
Publication of JP3016992B2 publication Critical patent/JP3016992B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide an inspection and repair device for a semiconductor device which executes a burn-in inspection process for many semiconductor chips on semiconductor wafers and a later repair process by in-line method. CONSTITUTION:A loader 20, which supplies semiconductor wafers 1 one by one, a burn-in inspection part 40, a probe inspection part 50, and a repair part 60, a marking part 70, a baking part 80, and a visual inspection part 90 are arranged, respectively, in radial shape around a rotary carry path 30 equipped with a carry unit 300. The loader 20 prealigns, on a chuck 28a, the semiconductor wafers 1 taken out of a cassette 22, and detects the ID information given to the wafer 1. The carry unit 300, which has taken out the semiconductor wafer 1 from the loader 20, carries the semiconductor in and out of each inspection part and the repair part, according to the predetermined inspection procedure, and executes a plurality of inspection items and repair process by in line method.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体ウエハの状態に
て半導体チップのバーンイン検査を行うことのできる検
査・リペア装置およびバーンイン検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection / repair device and a burn-in inspection device capable of performing a burn-in inspection of semiconductor chips in a semiconductor wafer state.

【0002】[0002]

【従来の技術】半導体製造プロセスの最終工程として、
複数の検査工程が要求され、不良チップがユーザ側に流
通することを未然に防止している。この種の検査工程の
代表的なものとしてプローブ検査がある。このプローブ
検査とは、半導体ウエハ上に多数存在する半導体チップ
の1チップ分の全電極パッドにコンタクトするプローブ
針を備え、半導体チップに信号パターンを送出し、その
出力をモニタすることで、半導体チップの電気的特性を
検査している。このプローブ検査装置では、半導体ウエ
ハ上の全チップを検査するために、1チップの検査が終
了するごとに、半導体ウエハを搭載したウエハチャック
の昇降移動および1チップ分のステップ移動を繰り返し
行う必要があった。また、半導体製造プロセスの最終工
程として、プローブ検査の他に、該検査により不良と判
定された不良チップにインク方式などによりマーキング
を行う必要があり、あるいは修復可能な不良チップをリ
ペアするリペア工程が実施され、最終検査工程として、
半導体ウエハ上の半導体チップを拡大させて目視による
外観検査が要求されている。この種の各種検査およびリ
ペアをインライン方式にて実施する装置の提案がなされ
ている。
2. Description of the Related Art As a final step of a semiconductor manufacturing process,
A plurality of inspection processes are required to prevent defective chips from being distributed to the user side. A typical example of this type of inspection process is probe inspection. The probe inspection includes a probe needle that contacts all electrode pads of one chip of a large number of semiconductor chips existing on a semiconductor wafer, sends a signal pattern to the semiconductor chip, and monitors the output of the semiconductor chip. Inspecting the electrical characteristics of. In this probe inspection device, in order to inspect all the chips on the semiconductor wafer, it is necessary to repeatedly move up and down the wafer chuck on which the semiconductor wafer is mounted and perform step movement for one chip every time inspection of one chip is completed. there were. Further, as a final step of the semiconductor manufacturing process, in addition to the probe inspection, it is necessary to perform marking on a defective chip determined to be defective by the inspection by an ink method or a repair process for repairing a repairable defective chip. As a final inspection process,
There is a demand for visual inspection by enlarging a semiconductor chip on a semiconductor wafer. There has been proposed an apparatus for performing various inspections and repairs of this kind by an in-line method.

【0003】その1つの方式は、特開平2−26525
5号公報に示されているように、複数枚の半導体ウエハ
を搭載したカセットを搬送する直線搬送路の両側または
片側に、複数の検査部およびリペア部を配置し、各検査
部およびリペア部にカセットを搬送供給するものであ
る。
One of such methods is disclosed in Japanese Patent Laid-Open No. 26525/1990.
As disclosed in Japanese Patent Publication No. 5, a plurality of inspection parts and repair parts are arranged on both sides or one side of a linear transfer path for transferring a cassette on which a plurality of semiconductor wafers are mounted, and each inspection part and repair part are provided. The cassette is conveyed and supplied.

【0004】他の1つの方式は、特開平4−13985
1号公報に示されているように、半導体ウエハを搬送す
る直線搬送路の両側または片側に、複数の検査部および
リペア部を配置、各検査部およびリペア部に半導体ウエ
ハを1枚ずつ搬送供給するものである。
Another method is disclosed in Japanese Patent Laid-Open No. 4-13985.
As disclosed in Japanese Patent Laid-Open No. 1, a plurality of inspection parts and repair parts are arranged on both sides or one side of a straight transfer path for transferring semiconductor wafers, and semiconductor wafers are transferred and supplied one by one to each inspection part and repair part. To do.

【0005】上述した2つの方式は、カセットを搬送す
るか半導体ウエハを搬送するかで相違するが、いずれ
も、特公平3−22057号公報または特開平3−19
2525号公報などに回転搬送方式として開示されたい
わゆるクラスタツール方式を、直線搬送方式に置き換え
て検査・リペア装置に応用したものと理解できる。
The above-mentioned two methods are different depending on whether a cassette or a semiconductor wafer is carried, but both are disclosed in Japanese Patent Publication No. 3-22057 or Japanese Patent Laid-Open No. 3-19.
It can be understood that the so-called cluster tool method disclosed as a rotary transfer method in Japanese Patent No. 2525 is applied to an inspection / repair device by replacing it with a linear transfer method.

【0006】半導体製造プロセスの最終検査として、上
述したプローブ検査などの他にバーンイン検査と称され
るものがある。このバーンイン検査とは、半導体チップ
に温度ストレスおよび/または電圧ストレスを印加した
状態にて、実駆動状態に近い素子駆動状態を実施するこ
とで、初期不良を生ずるチップを未然に発見しようとす
るものである。従来より、このバーンイン検査は、半導
体ウエハ上の半導体チップに対して行われるのではな
く、半導体ウエハをチップ毎にカッティングした後パッ
ケージングされた半導体デバイスの状態で検査が行われ
ている。
As a final inspection of the semiconductor manufacturing process, there is a so-called burn-in inspection in addition to the above-mentioned probe inspection. The burn-in inspection is to detect a chip that causes an initial failure by performing an element driving state close to an actual driving state while applying a temperature stress and / or a voltage stress to the semiconductor chip. Is. Conventionally, this burn-in inspection is not performed on semiconductor chips on a semiconductor wafer, but is performed on semiconductor devices that are packaged after the semiconductor wafer is cut into chips.

【0007】[0007]

【発明が解決しようとする課題】半導体ディバイスのバ
ーンイン検査の意義は、温度ストレスや電圧ストレスを
加えることにより固有欠陥、潜在的不良をもったデバイ
スを取り除くことにあり、たとえその不良内容が判明し
たとしても、パッケージングされた後の半導体デバイス
をリペアすることはほとんど不可能であった。このよう
に、バーンイン検査により不良と判定された半導体デバ
イスは廃棄するほかなく、時間的および経済的に無駄が
多かった。そこで、この種のバーンイン検査を、半導体
ウエハの状態にて行うことが切望されている。
The significance of burn-in inspection of semiconductor devices is to remove devices having inherent defects and potential defects by applying temperature stress or voltage stress. Even if the contents of the defects are found out. However, it was almost impossible to repair the semiconductor device after it was packaged. As described above, the semiconductor device determined to be defective by the burn-in inspection has to be discarded, and there is much waste in terms of time and economy. Therefore, it has been earnestly desired to carry out this type of burn-in inspection in the state of a semiconductor wafer.

【0008】半導体デバイスの状態でなく、半導体ウエ
ハの状態で半導体チップのバーンイン検査を行う際の最
大の問題は、バーンイン検査が初期不良を生ずる半導体
チップを発見するためのスクリーニング試験であるた
め、1チップのバーンイン検査に要する時間がプローブ
検査に比べて長時間化していることである。例えば、1
MのDRAMの半導体チップを例に上げれば、1024
本のワード線に順次信号を供給する必要があり、かつ、
ストレスに起因したゲート酸化膜不良を発見するために
は、ワード1本当たりの検査時間に相当時間を要し、1
MのDRAMのチップ全体のバーンイン検査を行うため
にほぼ24時間を要していた。
The biggest problem in conducting the burn-in inspection of the semiconductor chip in the state of the semiconductor wafer, not in the state of the semiconductor device, is that the burn-in inspection is a screening test for finding a semiconductor chip causing an initial defect. This means that the time required for the burn-in inspection of the chip is longer than that required for the probe inspection. For example, 1
Taking the semiconductor chip of M DRAM as an example, 1024
It is necessary to sequentially supply signals to the word lines of the book, and
In order to find a gate oxide film defect due to stress, it takes a considerable amount of time to inspect each word.
It took about 24 hours to perform the burn-in inspection of the entire chip of the M DRAM.

【0009】このバーンイン検査時間は、配線ラインな
どの工夫により短縮されるとしても、上述した2つのイ
ンライン方式をバーンイン検査に適用するためには、下
記の問題があった。
Even if this burn-in inspection time is shortened by devising a wiring line or the like, there are the following problems in applying the above two in-line methods to the burn-in inspection.

【0010】例えば、特開平2−265255号公報に
開示されたインライン装置にバーンイン検査を含めると
すれば、1つの検査部の占有時間は、搬入されたカセッ
ト内の全ての半導体ウエハの検査が終了するまでの時間
となり、換言すれば、1ロット単位の半導体ウエハ群の
検査が終了するまで占有されてしまう。特に、他の同一
検査部が空き状態になったとしても、未検査の半導体ウ
エハを空き状態の他の検査部に搬入させることが不可能
である。従って、装置全体の稼動率が低下し、高スルー
プット化が期待できない。
For example, if a burn-in inspection is included in the in-line apparatus disclosed in Japanese Patent Laid-Open No. 2-265255, the inspection time of all the semiconductor wafers in the carried-in cassette is finished as long as one inspection unit is occupied. It takes time to do so, in other words, it is occupied until the inspection of the semiconductor wafer group for each lot is completed. In particular, even if another identical inspection unit becomes empty, it is impossible to carry an uninspected semiconductor wafer into another empty inspection unit. Therefore, the operating rate of the entire device is reduced, and high throughput cannot be expected.

【0011】一方、特開平4−139851号公報に開
示されたインライン装置にバーンイン検査装置を適用す
れば、上述した問題は解消される。しかしながら、上述
した2つのインライン装置は、いずれも、完成品である
プローブ検査装置または他の検査装置を、直線状のロボ
ット搬送装置の両側または片側に配列したものに過ぎ
ず、各検査部に半導体ウエハが搬入するたびに、同一の
動作、例えばプリアライメントなどを繰り返し行う無駄
があった。
On the other hand, if the burn-in inspection apparatus is applied to the in-line apparatus disclosed in Japanese Patent Laid-Open No. 4-139851, the above-mentioned problems can be solved. However, each of the above-mentioned two in-line devices is merely a probe inspection device or other inspection device that is a finished product arranged on both sides or one side of a linear robot transfer device, and each inspection unit has a semiconductor device. There was a waste of repeating the same operation, such as pre-alignment, every time a wafer was loaded.

【0012】そこで本発明の目的とするところは、上述
した従来の課題を解決し、半導体ウエハの状態にて半導
体チップのバーンイン検査を可能とし、これと同一の検
査項目あるいは他の検査項目さらにはリペア工程などを
インライン方式にて効率よく実施することのできる半導
体ウエハの検査・リペア装置およびバーンイン検査装置
を提供することにある。
Therefore, an object of the present invention is to solve the above-mentioned conventional problems and enable burn-in inspection of a semiconductor chip in a state of a semiconductor wafer. It is an object of the present invention to provide a semiconductor wafer inspection / repair device and a burn-in inspection device capable of efficiently performing a repair process or the like by an in-line method.

【0013】[0013]

【課題を解決するための手段】本発明に係る半導体ウエ
ハの検査・リペア装置は、多数の半導体チップが形成さ
れた半導体ウエハを回転搬送路に沿って搬送する回転搬
送する搬送手段と、前記半導体ウエハをプリアライメン
トした後、前記半導体ウエハを前記搬送手段に供給する
供給手段と、前記回転搬送路の周囲にて放射状に配置さ
れ、前記搬送手段より受渡された前記半導体ウエハ上の
前記半導体チップのバーンイン検査を含む複数の検査項
目をそれぞれ実施する複数の検査部と、前記搬送路に沿
って配置され、前記搬送手段より受渡された前記半導体
ウエハ上の前記半導体チップのうち、少なくともバーン
イン検査時又はその後の検査時にて不良と判定された前
記半導体チップをリペアするリペア部と、を有し、前記
バーンイン検査部は、前記半導体ウエハを加熱及び/又
は冷却する機能を備えたウエハチャックと、前記ウエハ
チャック上の前記半導体ウエハをファインアライメント
するファインアライメント部と、前記半導体ウエハ上の
全領域内または面分割された分割領域内の前記半導体チ
ップ群の電極パッドに同時にコンタクトするコンタクト
部と、前記コンタクト部に導通し、温度及び/又は電圧
ストレスを加えた状態にて前記半導体チップをバーンイ
ン検査するテスタと、を含むことを特徴とする。
SUMMARY OF THE INVENTION A semiconductor wafer inspection / repair device according to the present invention is a semiconductor wafer on which a large number of semiconductor chips are formed. After the wafer is pre-aligned, a supply means for supplying the semiconductor wafer to the transfer means, and a semiconductor chip on the semiconductor wafer radially arranged around the rotation transfer path and delivered by the transfer means. At least a burn-in inspection, among a plurality of inspection units each performing a plurality of inspection items including a burn-in inspection, and the semiconductor chips on the semiconductor wafer that are arranged along the transfer path and passed by the transfer unit. A burn-in inspection unit having a repair unit for repairing the semiconductor chip determined to be defective at the time of the subsequent inspection. A wafer chuck having a function of heating and / or cooling the semiconductor wafer; a fine alignment section for fine alignment of the semiconductor wafer on the wafer chuck; A contact portion that simultaneously contacts the electrode pads of the semiconductor chip group in the region; and a tester that conducts burn-in inspection of the semiconductor chip in a state of being electrically connected to the contact portion and subjected to temperature and / or voltage stress. Is characterized by.

【0014】本発明に係るバーンイン検査装置は、多数
の半導体チップが形成された半導体ウエハを回転搬送路
に沿って回転搬送する搬送手段手段と、前記半導体ウエ
ハをプリアライメントした後、前記半導体ウエハを前記
搬送手段に供給する供給手段と、前記回転搬送路の周囲
にて放射状に配置され、前記搬送手段より受渡された前
記半導体ウエハ上の前記半導体チップをバーンイン検査
するバーンイン検査部と、を有し、前記バーイン検査部
は、前記半導体ウエハを加熱及び/又は冷却する機能を
備えたウエハチャックと、前記ウエハチャック上の前記
半導体ウエハをファインアライメントするファインアラ
イメント部と、前記半導体ウエハ上の全領域内または面
分割された分割領域内の前記半導体チップ群の電極パッ
ドに同時にコンタクトするコンタクト部と、前記コンタ
クト部に導通し、温度及び/又は電圧ストレスを加えた
状態にて前記半導体チップをバーンイン検査するテスタ
と、を含むことを特徴とする。
The burn-in inspection apparatus according to the present invention comprises a transfer means for rotating and transferring a semiconductor wafer on which a large number of semiconductor chips are formed along a rotation transfer path, and pre-aligning the semiconductor wafer, and then the semiconductor wafer. A supply unit that supplies the transfer unit; and a burn-in inspection unit that is arranged radially around the rotary transfer path and that performs a burn-in inspection of the semiconductor chips on the semiconductor wafer transferred from the transfer unit. The burn-in inspection unit includes a wafer chuck having a function of heating and / or cooling the semiconductor wafer, a fine alignment unit for fine alignment of the semiconductor wafer on the wafer chuck, and an entire area of the semiconductor wafer. Alternatively, the contact pads are simultaneously formed on the electrode pads of the semiconductor chip group in the divided areas which are divided into areas. A contact portion for bets, electrically connected to the contact portion, characterized in that it comprises a tester for burn-in test of said semiconductor chip in a state where plus temperature and / or voltage stress, the.

【0015】[0015]

【作用】本発明においては、回転搬送路に半導体ウエハ
を供給する供給手段において、その供給前に半導体ウエ
ハを一括してプリアライメントしている。回転搬送路の
周囲にて放射状に配置されたバーンイン検査部、あるい
は他の検査部またはリペア部において再度アライメント
する必要があるが、この各所においては、ファインアラ
イメントのみを行うことでよく、プリアライメント機構
を不要とし、予め一括してプリアライメントされている
ので、ファインアライメントのための時間を短縮でき
る。
In the present invention, the semiconductor wafers are collectively pre-aligned before being supplied by the supply means for supplying the semiconductor wafers to the rotary transfer path. It is necessary to re-align at the burn-in inspection section radially arranged around the rotary conveyance path, or at another inspection section or repair section, but it is sufficient to perform only fine alignment at each location. Since it is unnecessary and pre-aligned collectively in advance, the time for fine alignment can be shortened.

【0016】本発明に係る半導体ウエハの検査・リペア
装置においては、プリアライメントされた半導体ウエハ
が供給手段を介して回転搬送路上の搬送手段に供給され
た後、この搬送手段によって、予め定められた検査手順
に従って、回転搬送路の周囲に配置された複数の検査
部、リペア部に、順次半導体ウエハを搬入出することに
なる。ここで、複数の検査およびリペアをインラインに
て行うためには、バーンイン検査部にて要する検査時間
を短縮することが必要である。そこで本発明において
は、このバーンイン検査部は、1枚の半導体ウエハ上の
全領域内または面分割された分割領域内の半導体チップ
群の電極パッドに同時にコンタクトするコンタクト部を
備えている。従って、1つの半導体チップの電極パッド
にコンタクトするものと比較して、ウエハチャックのス
テップ駆動回数を低減し、あるいは検査中にこのステッ
プ駆動を行う必要がなくなり、その分検査時間を短縮す
ることができる。 さらに、バーンイン検査後に不良と
判定された半導体チップを有する半導体ウエハは、リペ
ア部に搬入され、修復可能な不良チップは修復されるこ
とになる。従って、従来パッケージングされた後に行っ
たバーンイン検査と比較すれば、廃棄せざるを得なかっ
た不良チップを良品として修復可能となるので、最終的
な製品の歩留まりの向上を図ることができる。
In the semiconductor wafer inspection / repair device according to the present invention, after the pre-aligned semiconductor wafer is supplied to the transfer means on the rotary transfer path through the supply means, the transfer means is predetermined by the transfer means. According to the inspection procedure, semiconductor wafers are sequentially carried in and out of a plurality of inspection units and repair units arranged around the rotary transfer path. Here, in order to perform a plurality of inspections and repairs inline, it is necessary to shorten the inspection time required in the burn-in inspection unit. In view of this, in the present invention, the burn-in inspection section is provided with a contact section that simultaneously contacts the electrode pads of the semiconductor chip group in the entire area on one semiconductor wafer or in the surface-divided divided areas. Therefore, it is not necessary to reduce the number of times of step driving of the wafer chuck or to carry out this step driving during the inspection as compared with the case of contacting the electrode pad of one semiconductor chip, and the inspection time can be shortened accordingly. it can. Further, the semiconductor wafer having the semiconductor chip determined to be defective after the burn-in inspection is carried into the repair section, and the repairable defective chip is repaired. Therefore, as compared with the burn-in test performed after the conventional packaging, the defective chip that had to be discarded can be repaired as a good product, and the final product yield can be improved.

【0017】本発明に係るバーンイン検査装置によれ
ば、プリアライメントされた半導体ウエハが供給手段を
介して回転搬送路上の搬送手段に供給された後、この回
転搬送路の周囲に複数配置されたバーンイン検査部に順
次半導体ウエハを搬入することになる。各バーンイン検
査部は、それぞれ枚葉的にバーンイン検査を行うのであ
るが、本発明装置全体としてみれば複数枚の半導体ウエ
ハをインライン方式にて集中的に、かつ効率よくバーン
イン検査することができる。
According to the burn-in inspection apparatus of the present invention, after the pre-aligned semiconductor wafer is supplied to the transfer means on the rotary transfer path through the supply means, a plurality of burn-in devices arranged around the rotary transfer path. The semiconductor wafers are sequentially loaded into the inspection section. Each of the burn-in inspection units individually performs the burn-in inspection. However, when viewed as the entire apparatus of the present invention, a plurality of semiconductor wafers can be intensively and efficiently subjected to the burn-in inspection by the in-line method.

【0018】[0018]

【実施例】以下、本発明に係る半導体ウエハの検査・リ
ペア装置一実施例について、図面を参照して具体的に説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a semiconductor wafer inspection / repair device according to the present invention will be specifically described below with reference to the drawings.

【0019】装置の全体構成の概要 まず、本実施例装置の全体の概要について図1および図
2を参照して説明する。
Overview of Overall Configuration of Apparatus First, an overview of the overall configuration of the apparatus of this embodiment will be described with reference to FIGS. 1 and 2.

【0020】図1は、本実施例装置の概略平面図であ
り、検査部およびリペア部のレイアウトの一例が示され
ている。同図において、円形フレーム10内には、中心
Oの周りに回転できる搬送ユニット300が設けられ、
円形フレーム10内が半導体ウエハ1の回転搬送路30
として構成されている。この回転搬送路30の周囲には
放射状に、ローダ部20、及び各種検査部、リペア部4
0〜90がそれぞれ設けられている。
FIG. 1 is a schematic plan view of the apparatus of this embodiment, showing an example of the layout of the inspection section and the repair section. In the figure, a transfer unit 300 that can rotate around a center O is provided in the circular frame 10.
The inside of the circular frame 10 is the rotary transfer path 30 for the semiconductor wafer 1.
Is configured as. The loader unit 20, the various inspection units, and the repair unit 4 are radially arranged around the rotary conveyance path 30.
0 to 90 are provided respectively.

【0021】この各部20〜90及び回転搬送路30と
対向する上方領域には、回転搬送路30,各種検査部お
よびリペア部に向けてクリーンエアをダウンフローする
ダウンフロー部が設けられ、発塵対策がなされている。
A downflow section for downflowing clean air toward the rotary transfer path 30, various inspection sections and repair section is provided in an upper region facing each of the sections 20 to 90 and the rotary transfer path 30 to generate dust. Measures are taken.

【0022】ローダ部20は、例えば4つのカセット2
2を有し、各カセット22には、例えば25枚の半導体
ウエハ1が搭載されている。この4つのカセット22の
配列幅にわたって搬送路24が配置され、この搬送路2
4に沿って受渡ユニット200が移動可能に設けられて
いる。4つのカセット22に対して搬送路24を挟んで
対向する位置であって、回転搬送路30と対向する位置
には、プリアライメント部26が設けられている。この
プリアライメント部26は、半導体ウエハ1を載置可能
なチャック28aと、このチャック28aの表面より突
没自在な例えば3本の突き上げピン28bを有する。チ
ャック28aは、プリアライメント制御部105の制御
に従って、同図の矢印X,Yおよびθ方向に移動可能で
ある。このプリアライメント制御部105の制御に従っ
て、チャック28a上の半導体ウエハ1がプリアライメ
ントされる。このとき、半導体ウエハ1のオリエンテー
ションフラット1aの位置出しも併せて行われる。さら
に、チャック28a上の半導体ウエハ1のID情報を検
出するためのID検出部106が設けられている。この
半導体ウエハ1には、ID情報として文字或るいはバー
コードなどが付されており、ID検出部106は、この
ID情報を例えば光学的に検出する。
The loader section 20 includes, for example, four cassettes 2
2, each cassette 22 is loaded with, for example, 25 semiconductor wafers 1. A transport path 24 is arranged across the array width of the four cassettes 22.
The delivery unit 200 is movably provided along the line 4. A pre-alignment unit 26 is provided at a position facing the four cassettes 22 with the transport path 24 interposed therebetween and at a position facing the rotary transport path 30. The pre-alignment unit 26 has a chuck 28a on which the semiconductor wafer 1 can be mounted, and, for example, three push-up pins 28b which can be projected and retracted from the surface of the chuck 28a. The chuck 28a is movable in the directions of arrows X, Y and θ in the figure under the control of the pre-alignment controller 105. Under the control of the pre-alignment controller 105, the semiconductor wafer 1 on the chuck 28a is pre-aligned. At this time, positioning of the orientation flat 1a of the semiconductor wafer 1 is also performed. Further, an ID detection unit 106 for detecting ID information of the semiconductor wafer 1 on the chuck 28a is provided. The semiconductor wafer 1 is provided with characters or a bar code as ID information, and the ID detection unit 106 optically detects this ID information.

【0023】回転搬送路30の周囲に配置される半導体
ウエハの検査部およびリペア部として、バーンイン検査
部40,プローブ検査部50,レーザリペア部およびデ
ポジションリペア部からなるリペア部60,マーキング
部70,ベーキング部80および目視検査部90がそれ
ぞれ配置されている。
As a semiconductor wafer inspection unit and a repair unit arranged around the rotary transfer path 30, a burn-in inspection unit 40, a probe inspection unit 50, a repair unit 60 including a laser repair unit and a deposition repair unit, and a marking unit 70. , A baking unit 80 and a visual inspection unit 90 are arranged.

【0024】バーンイン検査部40は、温度ストレスお
よび/または電圧ストレスを加えた状態にて、半導体ウ
エハ1上の半導体チップをバーンイン検査するものであ
り、プローブ検査部50は、上記各ストレスを加えない
状態にて、半導体チップの電気特性を検査するものであ
る。このバーンイン検査部40およびプローブ検査部5
0が、他の検査部に比べて検査時間を多く必要とする場
合には、その検査時間に比例した数のバーンイン検査部
40,プローブ検査部50を配置すればよい。プローブ
検査に比べてバーンイン検査にさらに多くの時間を要す
る場合には、バーンイン検査部40をさらに増設すれば
よい。逆に、バーンイン検査に比べてプローブ検査にさ
らに多くの時間を要する場合には、プローブ検査部50
を増設することができる。
The burn-in inspection unit 40 is for performing a burn-in inspection of the semiconductor chip on the semiconductor wafer 1 under the condition that the temperature stress and / or the voltage stress is applied, and the probe inspection unit 50 does not apply the above stresses. In this state, the electrical characteristics of the semiconductor chip are inspected. The burn-in inspection unit 40 and the probe inspection unit 5
When 0 requires a longer inspection time than other inspection units, the burn-in inspection units 40 and the probe inspection units 50 may be arranged in a number proportional to the inspection time. If the burn-in inspection requires more time than the probe inspection, the burn-in inspection unit 40 may be additionally installed. On the contrary, when the probe inspection requires more time than the burn-in inspection, the probe inspection unit 50
Can be added.

【0025】リペア部60の内の1つのレーザリペア部
は、例えばプローブ検査部50にて、半導体チップ内に
パターンショートが生じていると判明した場合に、レー
ザ光によりそのパターンショート部を溶断して修復する
ものである。リペア部60の他方のデポジションリペア
部は、プローブ検査部50にて半導体チップ内にパター
ンオープンが生じている場合に、そのパターンオープン
部にデポジション膜を生成して修復するものである。
For example, when one probe repair section 50 finds that a pattern short circuit has occurred in the semiconductor chip, one laser repair section of the repair section 60 melts the pattern short circuit section by laser light. To repair. The other deposition repair part of the repair part 60 is for repairing a deposition film formed in the pattern open part when a pattern open occurs in the semiconductor chip in the probe inspection part 50.

【0026】マーキング部70は、上述のレーザリペア
部およびデボジションリペア部の双方にて修復不可能な
不良チップ上に、例えばインキングあるいはスクラッチ
によりマーキングを施すものである。
The marking section 70 is for marking, for example, by inking or scratching on a defective chip which cannot be repaired by both the laser repair section and the debodiment repair section.

【0027】ベーキング部80は、マーキング部70が
インクマーカー方式の場合に必要なもので、不良チップ
上に吐出されたインクをベーキングにより乾燥させるも
のである。
The baking section 80 is necessary when the marking section 70 is of the ink marker type, and is used to dry the ink ejected onto the defective chip by baking.

【0028】目視検査部90は、顕微鏡あるいはTVモ
ニタなどを用いて、半導体ウエハ1上の各半導体チップ
2の外観の目視検査を行うものである。この目視検査部
90は、本実施例装置の最終検査項目として用いられる
ほかに、バーンイン検査部40またはプローブ検査部5
0での検査終了後の目視検査にも用いることができる。
The visual inspection section 90 is for visually inspecting the external appearance of each semiconductor chip 2 on the semiconductor wafer 1 using a microscope or a TV monitor. The visual inspection unit 90 is used as a final inspection item of the apparatus of this embodiment, and also the burn-in inspection unit 40 or the probe inspection unit 5 is used.
It can also be used for visual inspection after the inspection at 0.

【0029】図2に、本実施例装置の制御系が示されて
いる。CPU100は、本実施例装置の制御を司どるも
のであり、ROMおよびRAMを内蔵した記憶部102
に対してアクセス可能であるとともに、そのバスライン
には上述した各種検査部およびリペア部40〜90,プ
リアライメント制御部105およびID検出部106に
加えて、下記の各種制御部が接続されている。ローダ制
御部104は、ローダ部20内において、搬送路24上
に沿って移動する受渡ユニット200のユニット全体の
θ方向の回転駆動,昇降駆動、そのピンセットの進退駆
動に加えて、チャック28a上より突没する突き上げピ
ン28bの駆動制御を行う。搬送制御部108は、回転
搬送路30に沿って移動する搬送ユニット300の回転
駆動、その昇降駆動およびピンセットの進退駆動を行
う。
FIG. 2 shows the control system of the apparatus of this embodiment. The CPU 100 controls the control of the apparatus according to the present embodiment, and has a storage unit 102 having a built-in ROM and RAM.
In addition to the above-described various inspection units and repair units 40 to 90, the pre-alignment control unit 105 and the ID detection unit 106, the following various control units are connected to the bus line. . In the loader unit 20, the loader control unit 104 performs rotational drive in the θ direction of the entire unit of the delivery unit 200 that moves along the transport path 24, vertical drive, and forward / backward drive of the tweezers. The drive control of the push-up pin 28b that is pushed in and out is performed. The transport control unit 108 performs rotational drive of the transport unit 300 that moves along the rotary transport path 30, raising / lowering drive thereof, and forward / backward drive of tweezers.

【0030】上記の構成を有する半導体ウエハの検査・
リペア装置全体の動作を、図3に示すフローチャートを
参照して説明する。
Inspection of a semiconductor wafer having the above structure
The operation of the entire repair apparatus will be described with reference to the flowchart shown in FIG.

【0031】まず、ローダ部20より1枚の半導体ウエ
ハ1が、回転搬送路30上の搬送ユニット300に向け
搬出される(ステップ110)。このために、CPU1
00はローダ制御部104に指令を送り、このローダ制
御部104にて制御される受渡ユニット200が、ある
1つのカセット22と対向する位置にて停止される。そ
の後、受渡ユニット200のピンセットの前進駆動,上
昇駆動および後退駆動により、1枚の半導体ウエハ1が
カセット22より取り出される。さらに、受渡ユニット
200が180°回転し、その後のアーム駆動によって
1枚の半導体ウエハ1を、チャック28a上の3本の突
き上げピン28b上に載置する。この後に、突き上げピ
ン28bが下降することで、1枚の半導体ウエハ1がチ
ャック28a上に載置される。そして、チャック28a
上に載置された半導体ウエハ1に対してプリアライメン
ト制御部105の駆動制御に従って、半導体ウエハ1の
プリアライメントが行われる。さらに、ID検出部10
6により、半導体ウエハ1上に施されたID情報が検出
されることになる。
First, one semiconductor wafer 1 is unloaded from the loader section 20 toward the transfer unit 300 on the rotary transfer path 30 (step 110). For this purpose, the CPU 1
00 sends a command to the loader control unit 104, and the delivery unit 200 controlled by the loader control unit 104 is stopped at a position facing one cassette 22. After that, one semiconductor wafer 1 is taken out from the cassette 22 by the forward drive, the upward drive and the backward drive of the tweezers of the delivery unit 200. Further, the delivery unit 200 is rotated by 180 °, and one semiconductor wafer 1 is placed on the three push-up pins 28b on the chuck 28a by driving the arm thereafter. After that, the push-up pin 28b is lowered, so that one semiconductor wafer 1 is placed on the chuck 28a. And the chuck 28a
The pre-alignment of the semiconductor wafer 1 is performed on the semiconductor wafer 1 placed on the semiconductor wafer 1 under the drive control of the pre-alignment control unit 105. Furthermore, the ID detection unit 10
6, the ID information given on the semiconductor wafer 1 is detected.

【0032】なお、本実施例装置では、ローダ部20よ
り搬出された後の各検査部またはリペア部にて、個別的
にファインアライメトを行っているが、ローダ部20よ
り搬出する際に一括してプリアライメントを行ってい
る。このように、ローダ部20にて一括してプリアライ
メントを行うことで、各検査部またはリペア部でのアラ
イメント時間を短縮でき、各検査部およびリペア部にプ
リアライメント部を設けた場合と比較して、部材点数を
大幅に削減できる。
In the apparatus of this embodiment, each inspection section or repair section after being carried out from the loader section 20 individually performs fine alignment. I am doing pre-alignment. In this way, by performing the pre-alignment collectively by the loader unit 20, the alignment time at each inspection unit or repair unit can be shortened, and compared with the case where the pre-alignment unit is provided at each inspection unit and repair unit. Therefore, the number of members can be significantly reduced.

【0033】その後、チャック28aより突き上げピン
28bが突出駆動され、さらに、回転搬送路30上の搬
送ユニット300のピンセットの前進駆動,上昇駆動お
よび後退駆動により、プリアライメントされた1枚の半
導体ウエハ1がローダ部20より搬送ユニット300に
受け渡される。
After that, the push-up pin 28b is driven to project from the chuck 28a, and further, the tweezers of the transport unit 300 on the rotary transport path 30 are driven forward, upward and backward to drive one pre-aligned semiconductor wafer 1. Is transferred from the loader unit 20 to the transport unit 300.

【0034】この後にCPU100は、最初の検査項目
を実施する例えばバーンイン検査部40に向けて、1枚
の半導体ウエハ1を搬入させるための指令を搬送制御部
108に与える(ステップ112)。搬送制御部108
は、回転搬送路30上での搬送ユニット300の停止位
置制御、ユニット300内のピンセットの駆動制御を行
うことで、空き状態のバーンイン検査部40内に、1枚
の半導体ウエハ1を搬入させる。このとき、搬送ユニッ
ト300とバーンイン検査部40との間に、ローダ部2
0内のものと同一構成を有する受渡ユニット200を設
け、この受渡ユニット200を介して半導体ウエハ1の
搬入を行うこともできる。このようにすれば、搬送ユニ
ット300の稼動率を高めることができ、しかもユニッ
ト300内のピンセットの駆動ストロークを短縮するこ
とができる。
After this, the CPU 100 gives a command for carrying in one semiconductor wafer 1 to the transfer control unit 108 toward, for example, the burn-in inspection unit 40 which carries out the first inspection item (step 112). Transport control unit 108
Performs the stop position control of the transfer unit 300 on the rotary transfer path 30 and the drive control of the tweezers in the unit 300, so that one semiconductor wafer 1 is carried into the burn-in inspection unit 40 in the empty state. At this time, the loader unit 2 is provided between the transport unit 300 and the burn-in inspection unit 40.
It is also possible to provide the delivery unit 200 having the same configuration as that of the unit inside 0, and carry in the semiconductor wafer 1 via the delivery unit 200. In this way, the operating rate of the transport unit 300 can be increased, and the drive stroke of the tweezers in the unit 300 can be shortened.

【0035】ここで、バーンイン検査から最終検査項目
である目視検査をインライン方式にて円滑に実施するた
めには、たとえバーンイン検査部40を複数台設けたと
しても、バーンイン検査部40での検査時間を短縮しな
ければならない。本実施例では、バーンイン検査部40
においてバーンイン検査を行うに際して、半導体ウエハ
1上の単一の半導体チップにのみコンタクトするのでは
なく、半導体ウエハ1上の全ての半導体チップにコンタ
クトするように構成している。また、本実施例では、従
来のバーンイン検査のようにパッケージングされた状態
で行うのではなく、半導体ウエハの状態にてバーンイン
検査を行えるため、例えば半導体ウエハ上に検査用の専
用電極を設けることでバーンイン検査に要する時間の短
縮化を図っている。このようにすれば、例えば8インチ
の半導体ウエハ上に形成された1MのDRAMの全てを
バーンイン検査するのに要する時間が1時間半程度に短
縮される。
Here, in order to smoothly carry out the visual inspection, which is the final inspection item, from the burn-in inspection by the in-line method, even if a plurality of burn-in inspection units 40 are provided, the inspection time in the burn-in inspection unit 40 is increased. Must be shortened. In this embodiment, the burn-in inspection unit 40
In performing the burn-in inspection in (1), not only a single semiconductor chip on the semiconductor wafer 1 is contacted, but all semiconductor chips on the semiconductor wafer 1 are contacted. Further, in the present embodiment, since the burn-in inspection can be performed in the state of the semiconductor wafer instead of performing the packaged state like the conventional burn-in inspection, for example, a dedicated electrode for inspection is provided on the semiconductor wafer. In this way, the time required for burn-in inspection is shortened. By doing so, the time required to perform the burn-in inspection of all 1M DRAMs formed on, for example, an 8-inch semiconductor wafer is reduced to about one and a half hours.

【0036】バーンイン検査が終了すると、CPU10
0は次に、バーンイン検査の終了した半導体ウエハ1を
目視検査部90に移送させることになる(ステップ11
4)。この目視検査部90では、搬入された半導体ウエ
ハ1をファインアライメントした後、この半導体ウエハ
1上の半導体チップを顕微鏡にて拡大して目視検査する
かあるいは、半導体チップの拡大画像をTVモニタ上に
て表示して目視検査を行うことになる。ここで、この目
視検査により、不良チップの存在が検出された場合に
は、目視検査部90に設けられた入力部を介してオペレ
ータがその情報を入力することができる。この不良チッ
プに関する情報は、CPU100を介して記憶部102
内に、ウエハ1のID情報と対応付けて記憶される。な
お、後述するように、搬送ユニット300は、上下2枚
のピンセットを有することもできる。こうすると、バー
ンイン検査の終了したバーンイン検査部40に搬送ユニ
ット300が移動する際に、例えば上段のピンセットに
ローダ部20から受け渡された未検査の半導体ウエハ1
を搭載しておくことができる。そうすると、搬送ユニッ
ト300は、空き状態となっている下段のピンセット上
にバーンイン検査部40からの検査終了後の半導体ウエ
ハ1を受け取った後ただちに、上段のピンセット上の未
検査の半導体ウエハ1を、バーンイン検査部40に搬入
することができる。
When the burn-in inspection is completed, the CPU 10
In step 0, the semiconductor wafer 1 that has undergone the burn-in inspection is then transferred to the visual inspection unit 90 (step 11).
4). In the visual inspection unit 90, after finely aligning the loaded semiconductor wafer 1, the semiconductor chip on the semiconductor wafer 1 is magnified and visually inspected with a microscope, or an enlarged image of the semiconductor chip is displayed on a TV monitor. Will be displayed and a visual inspection will be performed. Here, when the presence of a defective chip is detected by this visual inspection, the operator can input the information through the input unit provided in the visual inspection unit 90. Information about the defective chip is stored in the storage unit 102 via the CPU 100.
It is stored therein in association with the ID information of the wafer 1. As will be described later, the transport unit 300 can also have two upper and lower tweezers. In this way, when the transfer unit 300 moves to the burn-in inspection unit 40 that has completed the burn-in inspection, for example, the uninspected semiconductor wafer 1 transferred from the loader unit 20 to the upper tweezers.
Can be installed. Then, the transfer unit 300 receives the uninspected semiconductor wafer 1 on the upper tweezers immediately after receiving the semiconductor wafer 1 after the inspection from the burn-in inspection unit 40 on the lower tweezers in the empty state. It can be carried into the burn-in inspection unit 40.

【0037】次に、CPU100は、その目視検査部9
0および搬送制御部108を制御して、目視検査の終了
した1枚の半導体ウエハ1を、次の検査項目を実施する
プローブ検査部50に搬送制御することになる(ステッ
プ116)。この搬送制御108によって駆動制御され
る搬送ユニット300は、プローブ検査部50と対向す
る位置まで移動され、その後ピンセットの駆動制御によ
り、半導体ウエハ1をプローブ検査部50に受け渡すこ
とになる。
Next, the CPU 100 has its visual inspection section 9
0 and the transfer control unit 108 are controlled to control the transfer of one semiconductor wafer 1 that has undergone the visual inspection to the probe inspection unit 50 that carries out the next inspection item (step 116). The transport unit 300 driven and controlled by the transport control 108 is moved to a position facing the probe inspection unit 50, and then the semiconductor wafer 1 is delivered to the probe inspection unit 50 by the drive control of the tweezers.

【0038】プローブ検査部50では、周知のように、
半導体ウエハ1上の半導体チップの電極パッドにコンタ
クトし、テスタより与えられた入力信号の出力をそのテ
スタにてモニタすることで、バーンインのようなストレ
スのない状態での半導体チップの電気的特性が検査され
る。このプローブ検査では、半導体チップ内のパターン
のショートあるいはオープンも検査されることになる。
この検査結果は、CPU100を介して記憶部102内
にウエハID情報と対応付けて記憶される。
In the probe inspection section 50, as is well known,
By contacting the electrode pads of the semiconductor chip on the semiconductor wafer 1 and monitoring the output of the input signal given by the tester with the tester, the electrical characteristics of the semiconductor chip in a stress-free state such as burn-in can be obtained. To be inspected. In this probe inspection, a short circuit or an open pattern in the semiconductor chip is also inspected.
The inspection result is stored in the storage unit 102 via the CPU 100 in association with the wafer ID information.

【0039】プローブ検査部50でのプローブ検査が終
了すると、CPU100は次に、この半導体ウエハ1を
再度目視検査部90に搬送制御し、プローブ検査後の半
導体チップの外観検査が行われる(ステップ118)。
ここで、不良チップが検出された場合には、上記と同様
にして、入力部を介して不良チップに関する情報が入力
される。
When the probe inspection by the probe inspection unit 50 is completed, the CPU 100 then controls the transfer of the semiconductor wafer 1 to the visual inspection unit 90 again, and the appearance inspection of the semiconductor chip after the probe inspection is performed (step 118). ).
Here, when a defective chip is detected, information about the defective chip is input via the input unit in the same manner as above.

【0040】次にCPU100は、ステップ112〜1
18の各検査工程にて、半導体ウエハ1上のいずれかの
半導体チップに不良が存在するか否かを判別する(ステ
ップ120)。不良チップが存在した場合には、次にC
PU100は、その不良内容が、リペア部60内のレー
ザリペア部またはデポジションリペア部にて修復可能な
ものであるか否かを判別する(ステップ122)。ステ
ップ122にてリペア可能であると判断された場合に
は、CPU100は次に、レーザリペアにより修復可能
であるか、換言すれば、半導体チップ内にてパターンシ
ョートが存在するか否かを判別する(ステップ12
4)。不良内容がパターンショートの場合には、CPU
100は、その半導体ウエハ1をレーザリペア部に搬入
し、レーザ光によりパターンショート部を溶断して修復
する(ステップ126)。このステップ126が終了し
た後、あるいはステップ124での判断がNOであるば
あいに、CPU100は、その不良内容がデポジション
リペアにより修復可能であるか、換言すれば、半導体チ
ップ内にパターンオープンが生じているか否かを判別す
る(ステップ128)。パターンオープンが生じている
場合には、CPU100は、その半導体ウエハ1をデポ
ジションリペア部に搬入し、パターンオープン部を成膜
により修復する(ステップ130)。
Next, the CPU 100 executes steps 112-1.
In each of the inspection steps of 18, it is determined whether or not any semiconductor chip on the semiconductor wafer 1 has a defect (step 120). If there is a defective chip, then C
The PU 100 determines whether the defect content can be repaired by the laser repair section or the deposition repair section in the repair section 60 (step 122). When it is determined in step 122 that the repair is possible, the CPU 100 next determines whether the repair can be performed by the laser repair, in other words, whether or not the pattern short circuit exists in the semiconductor chip. (Step 12
4). If the defect is a pattern short, the CPU
In 100, the semiconductor wafer 1 is carried into the laser repair portion, and the pattern short-circuit portion is melted and repaired by the laser light (step 126). After completion of step 126 or when the determination in step 124 is NO, the CPU 100 can repair the defect content by deposition repair, in other words, a pattern open in the semiconductor chip. It is determined whether it has occurred (step 128). If a pattern open has occurred, the CPU 100 carries the semiconductor wafer 1 into the deposition repair section and repairs the pattern open section by film formation (step 130).

【0041】このように、本実施例装置によれば、半導
体ウエハの状態にてバーンイン検査を行うことで、温度
ストレスや電圧ストレスを加えることにより固有欠陥,
潜在的不良を伴った半導体チップを未然に検出すること
ができる。しかも、不良チップが搭載された半導体ウエ
ハ1をインライン方式にてリペア部60に搬入し、修復
可能な不良チップを修復することで、最終的な歩留まり
を大幅に向上することができる。
As described above, according to the apparatus of this embodiment, by performing the burn-in inspection in the state of the semiconductor wafer, it is possible to apply the intrinsic stress by applying the temperature stress or the voltage stress.
A semiconductor chip with a potential defect can be detected in advance. Moreover, the semiconductor wafer 1 having the defective chip mounted thereon is carried into the repair section 60 by the in-line method to repair the defective chip that can be repaired, whereby the final yield can be greatly improved.

【0042】上記のようにして、レーザリペア部および
/またはデポジションリペア部での修復が行われた場合
には、ステップ116に戻って再度プローブ検査が行わ
れることになる。1回目または2回目のプローブ検査終
了後のステップ122にて、修復不能な不良チップが存
在している場合には、CPU100は次に、その半導体
ウエハ1をマーキング部70に搬送することになる(ス
テップ132)。このマーキング部70では、CPU1
00の制御に従って、不良チップの存在するアドレス情
報に基づき、該不良チップ上に例えばインクを吐出し
て、不良チップである旨のマーキングを行う。不良チッ
プへのマーキングが終了した後、CPU100は、その
半導体ウエハ1をベーキング部80に搬送し、不良チッ
プ上に吐出されたインクをベーキングにより乾燥させる
(ステップ134)。このベーキング部80は、周知の
ように、半導体ウエハ1を例えばホットプレート上に載
置し、そのホットプレートを介して半導体ウエハ1上の
不良チップのインクを乾燥させることになる。
When the laser repair portion and / or the deposition repair portion is repaired as described above, the procedure returns to step 116 and the probe inspection is performed again. In step 122 after completion of the first or second probe inspection, if there is a defective chip that cannot be repaired, the CPU 100 then carries the semiconductor wafer 1 to the marking unit 70 ( Step 132). In this marking unit 70, the CPU 1
According to the control of No. 00, ink is ejected onto the defective chip based on the address information of the defective chip, and the defective chip is marked. After the marking on the defective chip is completed, the CPU 100 carries the semiconductor wafer 1 to the baking section 80, and dries the ink ejected on the defective chip by baking (step 134). As is well known, the baking unit 80 mounts the semiconductor wafer 1 on, for example, a hot plate, and dries the ink of the defective chip on the semiconductor wafer 1 via the hot plate.

【0043】ステップ134でのベーキング工程が終了
した後、あるいはステップ120にてプローブ検査後も
不良チップが存在しないと判断された場合には、CPU
100は次に、その半導体ウエハ1を目視検査部90に
搬入し、最終の外観検査を行うことになる(ステップ1
36)。そして、最終の目視検査が終了した後、CPU
100は、その半導体ウエハ1を搬送ユニット300,
ローダ部20内のチャック28a,受渡ユニット200
を介して、元のカセット22内に戻し搬送することにな
る(ステップ138)。
After the baking process in step 134 is completed, or when it is determined in step 120 that there is no defective chip even after the probe inspection, the CPU
Next, 100 carries in the semiconductor wafer 1 to the visual inspection part 90 to perform a final visual inspection (step 1).
36). After the final visual inspection, the CPU
Reference numeral 100 denotes a transfer unit 300 for transferring the semiconductor wafer 1.
The chuck 28a in the loader unit 20, the delivery unit 200
Then, the sheet is returned to the original cassette 22 via the (step 138).

【0044】このようにして、1枚の半導体ウエハ1に
対するバーンイン検査工程から目視検査工程およびその
間のリペア工程に至る一連の処理がインライン方式にて
実施されることになる。また、CPU100は、ある検
査部またはリペア部にて処理が終了した後は、その検査
部またはリペア部から半導体ウエハを受け取ると同時
に、次に新たな半導体ウエハ1の搬入を行い、これを繰
返行うことで、ローダ部20内に搭載された4つのカセ
ット22内の全半導体ウエハ1に対する上記のインライ
ン処理を繰返実行することができる。
In this way, a series of processes from the burn-in inspection process to the visual inspection process for one semiconductor wafer 1 and the repair process therebetween is carried out by the in-line system. Further, the CPU 100 receives the semiconductor wafer from the inspection section or the repair section after the processing is completed in the inspection section or the repair section, and at the same time, carries in a new semiconductor wafer 1 and repeats this. By doing so, it is possible to repeatedly execute the above-mentioned in-line processing for all the semiconductor wafers 1 in the four cassettes 22 mounted in the loader unit 20.

【0045】バーンイン検査部およびプローブ検査部の
構成 バーンイン検査およびプローブ検査をインライン方式に
て効率よく実施するためには、本出願人による先の特許
出願(特願平4−226378号)に開示したプローブ
装置の構造を好適に採用することができる。この構造が
図4および図5に示されている。なお、各図はバーンイ
ン検査部40およびプローブ検査部50として共通の構
造を示しており、これをバーンイン検査部40として用
いる場合には、各図に示すウエハチャック402内に加
熱または冷却機構を搭載し、かつ、テストヘッド440
が、バーンイン検査特有の入力信号を半導体ウエハ1上
の各半導体チップに与えることができ、かつ、その出力
信号をモニタリングできるように構成すればよい。ま
た、プローブカード420の裏面側の接続ユニット42
8内に加熱または冷却機構を搭載させてもよい。
The burn-in inspection unit and the probe inspection unit
In order to efficiently carry out the burn-in test and the probe test by the in-line method, the structure of the probe device disclosed in the previous patent application (Japanese Patent Application No. 4-226378) filed by the applicant of the present invention is preferably adopted. it can. This structure is shown in FIGS. Each drawing shows a structure common to the burn-in inspection unit 40 and the probe inspection unit 50. When this is used as the burn-in inspection unit 40, a heating or cooling mechanism is mounted in the wafer chuck 402 shown in each drawing. And test head 440
However, the input signal peculiar to the burn-in inspection can be applied to each semiconductor chip on the semiconductor wafer 1, and the output signal thereof can be monitored. In addition, the connection unit 42 on the back side of the probe card 420
A heating or cooling mechanism may be mounted in the unit 8.

【0046】バーンイン検査部40およびプローブ検査
部50の共通な構成として、筐体400内には半導体ウ
エハ1を例えば真空吸着方式にて載置固定することので
きるウエハチャック402が設けられている。バーンイ
ン検査部40を構成する場合、このウエハチャック40
2を例えばホットチャックとすればよい。このウエハチ
ャック402の下方には、ウエハチャック402を鉛直
軸の周りに回転駆動させる回転機構404が設けられ、
回転機構404の下方には、この回転機構404を昇降
駆動する昇降機構406が設けられている。
As a common structure of the burn-in inspection unit 40 and the probe inspection unit 50, a wafer chuck 402 capable of mounting and fixing the semiconductor wafer 1 in the housing 400 by, for example, a vacuum suction method is provided. When configuring the burn-in inspection unit 40, the wafer chuck 40
2 may be a hot chuck, for example. Below the wafer chuck 402, a rotating mechanism 404 for rotating the wafer chuck 402 around a vertical axis is provided.
Below the rotating mechanism 404, an elevating mechanism 406 that drives the rotating mechanism 404 up and down is provided.

【0047】昇降機構406の下方には、ウエハチャッ
ク402をX,Y方向にそれぞれ半導体チップ数個分だ
け微動させるためのX方向微動機構408およびY方向
微動機構410が設けられている。これら微動機構40
8,410は、例えばボールネジやピエゾ素子を利用し
た機構を用いることができる。本実施例では、X方向微
動機構408およびY方向微動機構410並びに回転機
構404により、半導体ウエハ1の平面内の位置をファ
インアライメントするためのファインアライメント機構
を構成している。
Below the elevating mechanism 406, there are provided an X-direction fine movement mechanism 408 and a Y-direction fine movement mechanism 410 for finely moving the wafer chuck 402 by a few semiconductor chips in the X and Y directions, respectively. These fine movement mechanism 40
For 8, 410, for example, a mechanism using a ball screw or a piezo element can be used. In the present embodiment, the X-direction fine movement mechanism 408, the Y-direction fine movement mechanism 410, and the rotation mechanism 404 constitute a fine alignment mechanism for finely aligning the position of the semiconductor wafer 1 in the plane.

【0048】ウエハチャック402の上方には、プロー
ブカード420が支持されている。このプローブカード
420は、筐体400に取り付けられたインサートリン
グ430により支持されている。このプローブカード4
20の表面側には、弾性材よりなる面状体422が設け
られ、この面状体422にはその表面より下方に突出す
る多数の導電性突起424が形成されている。この導電
性突起424は、半導体ウエハ1上に存在する全ての半
導体チップの総電極パッド数に対応する数だけ配列され
ている。従って、半導体ウエハ1を搭載したウエハチャ
ック402を上昇駆動させることで、その半導体ウエハ
1上に存在する全ての半導体チップの全電極パッドが、
プローブカード420の導電性突起424に一括してコ
ンタクトされることになる。また、半導体ウエハ1ある
いはプローブカード420に傾きまたは撓みが生じたと
しても、弾性体よりなる面状体422自体の弾性変形に
より、高さ方向のばらつきを吸収して一括コンタクトを
可能としている。
A probe card 420 is supported above the wafer chuck 402. The probe card 420 is supported by an insert ring 430 attached to the housing 400. This probe card 4
A sheet-like body 422 made of an elastic material is provided on the surface side of 20, and a large number of conductive protrusions 424 projecting downward from the surface thereof are formed on the sheet-like body 422. The conductive protrusions 424 are arranged in a number corresponding to the total number of electrode pads of all the semiconductor chips existing on the semiconductor wafer 1. Therefore, by driving up the wafer chuck 402 on which the semiconductor wafer 1 is mounted, all the electrode pads of all the semiconductor chips existing on the semiconductor wafer 1 are
The conductive protrusions 424 of the probe card 420 are collectively contacted. Further, even if the semiconductor wafer 1 or the probe card 420 is tilted or bent, elastic deformation of the planar body 422 made of an elastic body absorbs variations in the height direction to enable collective contact.

【0049】プローブカード420の裏面側には、全て
の導電性突起424と導通された電極を有する接続ユニ
ット428が搭載されている。また、筐体400の上部
には、接続ユニット428と対向するようにテストヘッ
ド440が配置されている。このテストヘッド440は
テスタを内蔵し、テストヘッド440内の信号線にそれ
ぞれ接続された多数のポゴピン426を有し、この各ポ
ゴピン426は常時突出方向に移動付勢されている。そ
して、各ポゴピン426が、接続ユニット428の電極
に対して弾性的に接触することで、テストヘッド440
とプローブカード420の導電性突起424とが導通状
態とされる。なお、この装置をバーンイン検査部40と
して用いる場合には、接続ユニット428内に加熱また
は冷却機構を搭載し、半導体ウエハ1と接触するプロー
ブカード420の導電性突起424を、半導体ウエハ1
の加熱または冷却温度とほぼ同一温度に設定させること
ができる。
On the back surface side of the probe card 420, a connection unit 428 having electrodes electrically connected to all the conductive protrusions 424 is mounted. A test head 440 is arranged on the upper part of the housing 400 so as to face the connection unit 428. The test head 440 has a built-in tester and has a large number of pogo pins 426 connected to the signal lines in the test head 440. The pogo pins 426 are constantly urged to move in the protruding direction. Then, the pogo pins 426 elastically contact the electrodes of the connection unit 428, so that the test head 440
And the conductive protrusion 424 of the probe card 420 are brought into conduction. When this device is used as the burn-in inspection unit 40, a heating or cooling mechanism is mounted in the connection unit 428, and the conductive protrusions 424 of the probe card 420 that come into contact with the semiconductor wafer 1 are connected to the semiconductor wafer 1.
The heating temperature or the cooling temperature can be set to almost the same temperature.

【0050】ウエハチャック402とプローブカード4
20との間には、筒状のファインアライメント用検出部
450が進退自在に設けられている。このファインアラ
イメント用検出部450は、筐体400の上壁部の内側
に架設された2本のガイドレール460,460に両端
が案内されている。この結果、ファインアライメント用
検出部450を、導電性突起424の下方領域であっ
て、かつ、ウエハチャック402の昇降領域から外れた
領域に退避移動させることができる。
Wafer chuck 402 and probe card 4
A cylindrical fine alignment detection unit 450 is provided between the unit 20 and the unit 20 so as to be movable back and forth. Both ends of the fine alignment detection section 450 are guided by two guide rails 460 and 460 provided inside the upper wall of the housing 400. As a result, the fine alignment detector 450 can be retracted and moved to a region below the conductive protrusions 424 and outside the ascending / descending region of the wafer chuck 402.

【0051】このファインアライメント用検出部450
は、中央部の上下両面にそれぞれ開口部450a,45
0bを有する。さらにこのファインアライメント用検出
部450には、その長手方向の一端部にTVカメラ45
2が、その中間部にハーフミラー454が、その他端部
に全反射ミラー456がそれぞれ配置されている。ハー
フミラー454は移動部458に搭載されている。この
移動部458をファインアライメント用検出部450の
長手方向に沿って移動させることで、ハーフミラー45
4を半導体ウエハ1上に並ぶ半導体チップの各列の一端
側から他端側に至る範囲にわたって移動可能としてい
る。
This fine alignment detecting section 450
Are openings 450a and 45 on the upper and lower surfaces of the central portion, respectively.
With 0b. Further, the fine alignment detection section 450 has a TV camera 45 at one end in the longitudinal direction.
2, a half mirror 454 is arranged at the middle portion thereof, and a total reflection mirror 456 is arranged at the other end portion thereof. The half mirror 454 is mounted on the moving unit 458. By moving the moving unit 458 along the longitudinal direction of the fine alignment detecting unit 450, the half mirror 45 is moved.
4 can be moved over a range from one end side to the other end side of each row of semiconductor chips arranged on the semiconductor wafer 1.

【0052】次に、上述した構造のバーンイン検査部4
0の動作について説明する。上述したように、このバー
ンイン検査部40に対しては、搬送ユニット300を介
して、1枚の半導体ウエハ1が搬入されることになる。
この半導体ウエハ1は、搬送ユニット300のピンセッ
ト駆動により、ウエハチャック402上に載置されるこ
とになる。なお、ウエハチャック402は、例えば3本
の突き上げピンを(図示せず)を突没自在に有してお
り、搬送ユニット300のピンセット上の半導体ウエハ
1を3本の突き上げピン上に支持した後、このピンの下
降駆動により半導体ウエハ1をウエハチャック402上
に載置することができる。このウエハチャック402
は、ホットチャックにて構成されているため、熱伝導性
のよいシリコン基板にて構成された半導体ウエハ1を所
定の温度例えば125℃に比較的短時間で加熱すること
ができる。
Next, the burn-in inspection unit 4 having the above-mentioned structure
The operation of 0 will be described. As described above, one semiconductor wafer 1 is loaded into the burn-in inspection section 40 via the transport unit 300.
The semiconductor wafer 1 is placed on the wafer chuck 402 by the tweezers drive of the transfer unit 300. The wafer chuck 402 has, for example, three push-up pins (not shown) capable of projecting and retracting, and after supporting the semiconductor wafer 1 on the tweezers of the transfer unit 300 on the three push-up pins. The semiconductor wafer 1 can be placed on the wafer chuck 402 by driving the pins downward. This wafer chuck 402
Since it is composed of a hot chuck, the semiconductor wafer 1 composed of a silicon substrate having good thermal conductivity can be heated to a predetermined temperature, for example, 125 ° C. in a relatively short time.

【0053】この半導体ウエハ1上には、例えば32個
の電極パッドを供えた8mm×12mmの半導体チップ
が数百個形成されている。この半導体ウエハ1上の全て
の半導体チップの電極パッドをプローブカード420の
導電性突起424と正確にコンタクトさせるために、プ
ローブカード420の導電性突起424に対する半導体
ウエハ1上の半導体チップのX,Y,θ方向のファイン
アライメントを行っている。
On this semiconductor wafer 1, several hundreds of 8 mm × 12 mm semiconductor chips provided with, for example, 32 electrode pads are formed. In order to accurately contact the electrode pads of all the semiconductor chips on the semiconductor wafer 1 with the conductive protrusions 424 of the probe card 420, X, Y of the semiconductor chips on the semiconductor wafer 1 with respect to the conductive protrusions 424 of the probe card 420. Fine alignment in the θ direction is performed.

【0054】このために、プローブカード420と半導
体ウエハ1との間の位置に、ファインアライメント用検
出部450を設定する。そして、ファインアライメント
用検出部450内のTVカメラ452により、導電性突
起424と半導体ウエハ1表面の画像とを観察しなが
ら、X方向微動機構408,Y方向微動機構410およ
び回転機構404の駆動により、導電性突起424に対
する半導体チップのX,Y,θ方向の位置合わせが可能
となる。
For this reason, the fine alignment detecting section 450 is set at a position between the probe card 420 and the semiconductor wafer 1. Then, the TV camera 452 in the fine alignment detection unit 450 drives the X-direction fine movement mechanism 408, the Y-direction fine movement mechanism 410, and the rotation mechanism 404 while observing the conductive protrusion 424 and the image of the surface of the semiconductor wafer 1. It is possible to align the semiconductor chip with the conductive protrusions 424 in the X, Y, and θ directions.

【0055】導電性突起424の画像は、ファインアラ
イメント用検出部450の上部側の開口部450aより
取り込まれ、ハーフミラー454にて反射された後、T
Vカメラ452にて撮像される。一方、半導体ウエハ1
上の画像は、ファインアライメント用検出部450の下
部側の開口部450bより取り込まれる。そして、この
画像は、ハーフミラー454にて全反射ミラー456に
向かうように90°反射された後、全反射ミラー456
にて全反射され、ハーフミラー454を透過してTVカ
メラ452にて撮像される。
The image of the conductive projection 424 is taken in through the opening 450a on the upper side of the fine alignment detection section 450, reflected by the half mirror 454, and then transferred to T
An image is taken by the V camera 452. On the other hand, semiconductor wafer 1
The upper image is taken in through the opening 450b on the lower side of the fine alignment detection section 450. Then, this image is reflected by 90 ° toward the total reflection mirror 456 by the half mirror 454, and then the total reflection mirror 456.
The light is totally reflected at, is transmitted through the half mirror 454, and is imaged by the TV camera 452.

【0056】このとき、ハーフミラー454を移動部4
58によりX方向に移動させ、またファインアライメン
ト用検出部450全体をY方向に移動させることによ
り、半導体ウエハ1上の全領域内の半導体チップのいず
れについても撮像することが可能となる。
At this time, the half mirror 454 is moved to the moving unit 4
By moving the X-direction by 58 and the entire fine alignment detecting section 450 in the Y-direction, it is possible to image any of the semiconductor chips in the entire region on the semiconductor wafer 1.

【0057】上記のファインアライメントが終了した
後、ファインアライメント用検出部450を、プローブ
カード420の下方領域より退避させる。その後、ウエ
ハチャック402を昇降機構406により上昇させ、半
導体ウエハ1上の全ての半導体チップの電極パッドを、
プローブカード420の導電性突起424に一括してコ
ンタクトさせる。この後は、半導体ウエハ1上の全ての
半導体チップに対して、公知のバーンイン検査、すなわ
ちダイナミックバーンイン検査、スタティックバーンイ
ン検査あるいはモニターバーンイン検査等を行うことが
できる。このとき、半導体ウエハ1上の全ての半導体チ
ップに同時に電圧ストレスを印加するように、半導体ウ
エハ1上の配列パターンを構成しておくこともでき、こ
のようにすれば、バーンイン検査の処理時間を大巾に短
縮できる。
After the above fine alignment is completed, the fine alignment detecting section 450 is retracted from the lower region of the probe card 420. After that, the wafer chuck 402 is raised by the elevating mechanism 406 to remove the electrode pads of all the semiconductor chips on the semiconductor wafer 1.
The conductive protrusions 424 of the probe card 420 are collectively contacted. After that, a known burn-in test, that is, a dynamic burn-in test, a static burn-in test, a monitor burn-in test, or the like can be performed on all the semiconductor chips on the semiconductor wafer 1. At this time, the array pattern on the semiconductor wafer 1 can be configured so that the voltage stress is applied to all the semiconductor chips on the semiconductor wafer 1 at the same time. In this way, the processing time of the burn-in inspection can be reduced. Can be greatly shortened.

【0058】また、上記構造を用いれば、プローブ検査
部50でのプローブ検査も、半導体ウエハ1上の全ての
半導体チップに一括してコンタクトした状態にて、温度
ストレスおよび電圧ストレスを与えない状態での周知の
プロービング検査を実施することができる。
Further, by using the above structure, the probe inspection by the probe inspection unit 50 is performed without contacting all the semiconductor chips on the semiconductor wafer 1 with temperature stress and voltage stress. Known probing tests can be performed.

【0059】このように、上述のバーンイン検査および
プローブ検査によれば、半導体ウエハ1上の全ての半導
体チップの電極パッドにコンタクトさせた状態で検査を
行うことができるので、各半導体チップを測定する度に
ウエハチャック402を昇降移動およびステップ移動さ
せなくて済み、その移動時間を省略できる分だけ検査時
間を短縮して高スループット化を図ることができる。ま
た、ウエハチャック402は上述のようにX,Y方向に
微動させるだけでアライメントを行うことができるの
で、バーンイン検査部40およびプローブ検査部50の
小型化を図ることができる。
As described above, according to the burn-in test and the probe test described above, the test can be performed in a state of being in contact with the electrode pads of all the semiconductor chips on the semiconductor wafer 1, so that each semiconductor chip is measured. It is not necessary to move the wafer chuck 402 up and down and stepwise every time, and the inspection time can be shortened as much as the movement time can be omitted, and high throughput can be achieved. Further, since the wafer chuck 402 can perform the alignment only by slightly moving in the X and Y directions as described above, the burn-in inspection unit 40 and the probe inspection unit 50 can be downsized.

【0060】なお、バーンイン検査およびプローブ検査
により得られた不良チップに関するデータは、CPU1
00のバスラインを介して記憶部102内にウエハID
と対応付けて格納され、上述したリペア部60でのリペ
ア動作に供されるとともに、修復不能な不良チップに関
しては、上述したマーキング部70でのマーキング情報
として供される。
The data relating to the defective chip obtained by the burn-in test and the probe test is stored in the CPU 1
Wafer ID in the storage unit 102 via the 00 bus line.
Is stored in association with, and is used for the repair operation in the above-described repair unit 60, and is provided as the marking information in the above-described marking unit 70 for the unrepairable defective chip.

【0061】次に、バーンイン検査部40およびプロー
ブ検査部50の変形例について、図6を参照して説明す
る。
Next, a modified example of the burn-in inspection section 40 and the probe inspection section 50 will be described with reference to FIG.

【0062】この実施例では、半導体ウエハ1上に、
X,Y方向に配列された半導体チップ1aのうち、例え
ばY方向に並ぶ1列の半導体チップ2(斜線部分)の全
部の電極パッドに対応して配列され、かつこのパッドに
一括してコンタクトされるプローブ針472を供えたプ
ローブカード470が設けられている。
In this embodiment, on the semiconductor wafer 1,
Of the semiconductor chips 1a arranged in the X and Y directions, for example, they are arranged corresponding to all the electrode pads of one row of semiconductor chips 2 (hatched portions) arranged in the Y direction, and are collectively contacted to these pads. A probe card 470 having probe needles 472 is provided.

【0063】ウエハチャック402の下方側には、上記
実施例と同様に回転機構404,昇降機構406および
Y方向微動機構410が設けられている。このY方向微
動機構410の下方には、ウエハチャック402を半導
体ウエハ1の受渡領域S1と位置合わせ領域S2との間
で、X方向に移動させる移動機構480が設けられてい
る。この移動機構480は、モータ482およびこれに
より駆動されるボールネジ484にて構成している。図
6に示す実施例では、ウエハチャック402を受渡領域
S1に位置させて、この位置にて半導体ウエハ1をウエ
ハチャック402上に載置固定する。また、その後の半
導体ウエハ1のファインアライメントは、ウエハチャッ
ク402を位置合わせ領域S2に設定し、ここで上記実
施例と同様にファインアライメント用検出部450を用
いて半導体ウエハ1の位置出しを行う。
Below the wafer chuck 402, a rotating mechanism 404, an elevating mechanism 406, and a Y-direction fine moving mechanism 410 are provided as in the above embodiment. Below the Y-direction fine movement mechanism 410, a movement mechanism 480 for moving the wafer chuck 402 in the X direction between the delivery area S1 of the semiconductor wafer 1 and the alignment area S2 is provided. The moving mechanism 480 includes a motor 482 and a ball screw 484 driven by the motor 482. In the embodiment shown in FIG. 6, the wafer chuck 402 is positioned in the delivery area S1, and the semiconductor wafer 1 is placed and fixed on the wafer chuck 402 at this position. Further, in the subsequent fine alignment of the semiconductor wafer 1, the wafer chuck 402 is set in the alignment area S2, and the semiconductor wafer 1 is positioned by using the fine alignment detection section 450 as in the above embodiment.

【0064】本実施例装置でのバーンイン検査およびプ
ローブ検査については、半導体ウエハ1のY方向に並ぶ
1列の半導体チップ2の全部の電極パッドに対して、プ
ローブカード470に形成されたプローブ針472を一
括してコンタクトすることにより行う。そして、Y方向
の1列の半導体チップ2に関する検査が終了する度に、
移動機構480によりウエハチャック402を、X方向
に半導体チップ2の1チップ分だけ移動させ、これを繰
り返すことで、半導体ウエハ1上の全ての半導体チップ
2に関するバーンイン検査またはプローブ検査を行うこ
とができる。
Regarding the burn-in inspection and the probe inspection in the apparatus of this embodiment, the probe needles 472 formed on the probe card 470 are attached to all the electrode pads of the semiconductor chips 2 arranged in the Y direction on the semiconductor wafer 1 in one row. This is done by contacting all at once. Then, every time the inspection on the semiconductor chip 2 in one row in the Y direction is completed,
By moving the wafer chuck 402 in the X direction by one chip of the semiconductor chip 2 by the moving mechanism 480 and repeating this, burn-in inspection or probe inspection can be performed on all the semiconductor chips 2 on the semiconductor wafer 1. .

【0065】この実施例によれば、上述した一括コンタ
クト方式に比べて、Y方向の1列の半導体チップ2の測
定が終了する度にX方向に1ステップ分だけ移動させる
必要があるが、半導体チップ2の1チップ毎の測定が終
了するごとにX,Y方向にステップ駆動するものと比べ
れば、装置の小型化および部材点数の削減を図ることが
でき、しかも検査時間が短縮される。
According to this embodiment, it is necessary to move the semiconductor chip 2 in the X direction by one step each time the measurement of one row of the semiconductor chips 2 in the Y direction is completed, as compared with the collective contact method described above. Compared to the step driving in the X and Y directions each time the measurement of each chip 2 is completed, the device can be downsized and the number of members can be reduced, and the inspection time can be shortened.

【0066】受渡ユニット200および搬送ユニット3
00の構成 まず、ローダ部20内に配置される受渡ユニット200
の構成について図7を参照して説明する。
Delivery unit 200 and transport unit 3
Structure of 00 First, the delivery unit 200 arranged in the loader unit 20.
The configuration will be described with reference to FIG.

【0067】この受渡ユニット200は、図7に示すよ
うに、一対の多関節アーム202,204を、その移動
平面が交差するように傾斜して配置している。そして、
両端が多関節アーム202,204と同一角度で傾斜す
る傾斜部206aと、この間に形成された水平部206
bとで構成されたアーム連結部206が設けられてい
る。このアーム連結部206の傾斜部206a,206
aは、一対の多関節アーム202,204の移動端に回
転自在に支持されている。
In the delivery unit 200, as shown in FIG. 7, a pair of articulated arms 202 and 204 are arranged so as to be inclined so that their moving planes intersect. And
An inclined portion 206a whose both ends are inclined at the same angle as the articulated arms 202 and 204, and a horizontal portion 206 formed between them.
An arm connecting portion 206 configured with b is provided. The inclined portions 206a, 206 of the arm connecting portion 206
The a is rotatably supported by the moving ends of the pair of articulated arms 202 and 204.

【0068】このアーム連結部206上には、このアー
ム連結部206の長手方向と直交する方向に沿って、ピ
ンセット208が固定されている。このピンセット20
8は、その両端側で半導体ウエハ1を例えば真空吸着に
よって支持可能な真空吸着部208a,208aを有し
ている。
On the arm connecting portion 206, tweezers 208 are fixed along the direction orthogonal to the longitudinal direction of the arm connecting portion 206. This tweezers 20
The reference numeral 8 has vacuum suction portions 208a, 208a capable of supporting the semiconductor wafer 1 on both ends thereof by, for example, vacuum suction.

【0069】一方の多関節アーム202は、第1のアー
ム202aと第2の202bとから構成され、同様に他
方の多関節アーム204も、第1のアーム204aと第
2のアーム204bとから構成されている。そして、各
アームの両端を回転自在とすることで、3関節(a,
b,c)を有する構造となっている。
One articulated arm 202 is composed of a first arm 202a and a second 202b, and similarly, the other articulated arm 204 is composed of a first arm 204a and a second arm 204b. Has been done. Then, by making both ends of each arm rotatable, three joints (a,
The structure has b, c).

【0070】また、第1のアーム202a,204aを
回転自在に支持する基台210が設けられ、この基台2
10はモータ212、ベルト214によって、一方の第
1のアーム202を回転駆動することで、ピンセット2
08を進退駆動可能としている。また、基台210は、
それ自体が図7のθ方向に回転駆動可能であり、かつ、
その高さ方向であるZ方向に昇降自在となっている。
A base 210 for rotatably supporting the first arms 202a and 204a is provided.
10 rotates tWo the? Rst arm 202 by a motor 212 and a belt 214, and thus tweezers 2
08 can be driven back and forth. In addition, the base 210 is
It can be rotationally driven in the θ direction of FIG. 7, and
It is vertically movable in the Z direction, which is the height direction.

【0071】ローダ部20に配置された受渡ユニット2
00は、ピンセット208の進退駆動およびユニット全
体の昇降駆動により、カセット22に対して1枚の半導
体ウエハ1の搬入出が可能である。また、受渡ユニット
200の上述した動作により、ローダ部20内に配置さ
れたチャック28aに対して、半導体ウエハ1の受け渡
しが可能となっている。
Delivery unit 2 arranged in loader section 20
00 is capable of loading / unloading one semiconductor wafer 1 into / from the cassette 22 by advancing / retreating the tweezers 208 and raising / lowering the entire unit. Further, the semiconductor wafer 1 can be delivered to the chuck 28a arranged in the loader section 20 by the above-described operation of the delivery unit 200.

【0072】次に、搬送ユニット300について図8を
参照して説明する。この搬送ユニット300は、半導体
ウエハ1を例えば真空吸着するピンセット302と、こ
のピンセット302を固定した第1のアーム304と、
この第1のアーム304と回転可能に連結された第2の
アーム306とを有する。そして、この搬送ユニット3
00は、図1に示す回転中心Oの周りに第2のアーム3
06を回転駆動し、かつ、第2のアーム306の自由端
側にて、第1のアーム302を回転駆動することで、回
転搬送路30の周囲にて放射状に配置した各所に対して
半導体ウエハ1を回転搬送することができる。
Next, the transport unit 300 will be described with reference to FIG. The transfer unit 300 includes tweezers 302 for vacuum-sucking the semiconductor wafer 1, for example, and a first arm 304 to which the tweezers 302 are fixed.
It has this 1st arm 304 and the 2nd arm 306 rotatably connected. And this transport unit 3
00 indicates the second arm 3 around the rotation center O shown in FIG.
06 is rotationally driven, and the first arm 302 is rotationally driven at the free end side of the second arm 306, so that semiconductor wafers are radially arranged around the rotary transfer path 30. 1 can be rotatably conveyed.

【0073】第2のアーム306を回転駆動するために
第1のモータ310が設けられている。この第1のモー
タ310のモータ出力軸には第1のプーリ312が固着
され、これと隣接する第2プーリ314との間にベルト
316が掛け渡されている。さらに、第2のプーリ31
4と同軸にて固定された第3のプーリ318が設けられ
ている。この第3のプーリ318は、第2のアーム30
6の回転軸324に固定された第4のプーリ320との
間に、ベルト322が掛け渡されている。従って、第1
のモータ310を回転駆動することで、その回転出力が
回転軸324に伝達されて第2のアーム304が回転駆
動される。
A first motor 310 is provided to rotate the second arm 306. A first pulley 312 is fixed to the motor output shaft of the first motor 310, and a belt 316 is stretched between the first pulley 312 and an adjacent second pulley 314. In addition, the second pulley 31
A third pulley 318 fixed coaxially with the No. 4 is provided. The third pulley 318 is connected to the second arm 30.
The belt 322 is stretched between the fourth pulley 320 fixed to the rotating shaft 324 of the No. 6 and the fourth pulley 320. Therefore, the first
By rotationally driving the motor 310, the rotational output is transmitted to the rotary shaft 324 and the second arm 304 is rotationally driven.

【0074】一方、第1のアーム304を回転駆動する
ために、第2のモータ330が設けられている。この第
2のモータ330は、第2のアーム306の回転軸32
4と同心的に配置された第5のプーリ332を回転駆動
するものである。さらに、第1のアーム304の回転軸
336に固定された第6のプール334が設けられ、第
5,第6のプーリ332,334の間にベルト338が
掛け渡されている。従って、第2モータ330を回転駆
動することで、この回転出力は回転軸336に伝達さ
れ、第1のアーム304を回転駆動することができる。
On the other hand, a second motor 330 is provided to rotate and drive the first arm 304. The second motor 330 is provided with the rotation shaft 32 of the second arm 306.
The fifth pulley 332 arranged concentrically with No. 4 is driven to rotate. Further, a sixth pool 334 fixed to the rotating shaft 336 of the first arm 304 is provided, and a belt 338 is stretched between the fifth and sixth pulleys 332 and 334. Therefore, by rotationally driving the second motor 330, this rotational output is transmitted to the rotary shaft 336, and the first arm 304 can be rotationally driven.

【0075】この第1,第2のアーム304,306の
各回転駆動を組合わせることで、ピンセット302上に
載置固定された半導体ウエハ1を回転搬送路30に沿っ
て回転搬送できるとともに、この回転搬送路30の周囲
にて放射状に配置した各所に対して、半導体ウエハ1を
搬入出することができる。また、この搬送ユニット30
0は、ユニット全体が昇降可能であり、これによりロー
ダ20内のチャック28aと、検査部またはリペア部内
のウエハチャックとの間で、半導体ウエハ1の受け渡し
が可能となっている。
By combining the rotary drives of the first and second arms 304 and 306, the semiconductor wafer 1 mounted and fixed on the tweezers 302 can be rotatively transported along the rotary transport path 30, and The semiconductor wafer 1 can be loaded and unloaded in various locations radially arranged around the rotary transport path 30. In addition, this transport unit 30
For 0, the entire unit can be lifted and lowered, so that the semiconductor wafer 1 can be transferred between the chuck 28a in the loader 20 and the wafer chuck in the inspection section or the repair section.

【0076】本実施例装置の搬送ユニット300は、半
導体ウエハ1を回転搬送するものであるから、複数の検
査部またはリペア部を直線状に配列した場合の駆動方
式、例えばボールスクリューなどが不要であり、搬送機
構の小型化と低コスト化を図ることができる。
Since the transfer unit 300 of the apparatus of this embodiment is used to rotate and transfer the semiconductor wafer 1, a drive system for arranging a plurality of inspection parts or repair parts in a straight line, for example, a ball screw is not required. Therefore, it is possible to reduce the size and cost of the transport mechanism.

【0077】なお、上述した搬送ユニット300は、ピ
ンセット302の伸縮駆動と、ピンセット302の回転
駆動と、第1,第2のアーム304,306回転駆動に
よって実現したが、この駆動方式に限定されるものでは
ない。例えば、ピンセット302の伸縮駆動を、直線駆
動方式によって実現してもよい。
The transport unit 300 described above is realized by the expansion / contraction drive of the tweezers 302, the rotational drive of the tweezers 302, and the rotational drive of the first and second arms 304, 306, but the drive system is limited to this. Not a thing. For example, the expansion / contraction drive of the tweezers 302 may be realized by a linear drive system.

【0078】このように本実施例装置によれば、パッケ
ージングされた半導体デバイスに対してバーンイン検査
を行っていた従来方式に代えて、半導体ウエハの状態に
て半導体チップに対するバーンイン検査を行うことがで
きる。従って、初期不良を生ずる不良チップを半導体ウ
エハの状態にて検出することができる。さらに、バーン
イン検査およびその後のリペア工程をインライン方式に
て実施することで、初期不良を生じた不良チップの多く
を修復することができ、結果として全体の歩留まりを向
上させることができる。特に、パッケージングされない
素子、例えばベアチップ実装(COB)に用いられるチ
ップあるいはマルチチップ・モジュール(MCM)のよ
うな素子は、本実施例装置により初めて効率的なバーン
イン検査が可能となる。また本実施例装置は、半導体製
造プロセスが今後半導体ウエハの大口径化により、カセ
ットレスの枚葉処理に移行したとしても、その半導体製
造プロセスの後工程として、カセットレスの検査および
リペアを行うことができる装置として対応することがで
きる。
As described above, according to the apparatus of this embodiment, the burn-in inspection is performed on the semiconductor chip in the state of the semiconductor wafer, instead of the conventional method in which the packaged semiconductor device is subjected to the burn-in inspection. it can. Therefore, a defective chip that causes an initial defect can be detected in the state of the semiconductor wafer. Furthermore, by performing the burn-in inspection and the subsequent repair process by the in-line method, many of the defective chips that have caused initial defects can be repaired, and as a result, the overall yield can be improved. In particular, an element which is not packaged, for example, an element such as a chip used for bare chip mounting (COB) or an element such as a multi-chip module (MCM) can be efficiently burned-in for the first time by the apparatus of this embodiment. Further, even if the semiconductor manufacturing process shifts to cassette-less single-wafer processing due to an increase in the diameter of a semiconductor wafer in the future, the apparatus of this embodiment can perform cassetteless inspection and repair as a post-process of the semiconductor manufacturing process. It can be used as a device that can

【0079】次に、本発明に係るバーンイン検査装置の
一実施例について、図9を参照して説明する。
Next, an embodiment of the burn-in inspection apparatus according to the present invention will be described with reference to FIG.

【0080】このバーンイン検査装置は、円形フレーム
10内の回転搬送路30の周囲にて放射状に、複数例え
ば6つのバーンイン検査部40を配列して構成してい
る。その他の構成、すなわちローダ部20,回転搬送路
30上を移動する搬送ユニット300については、上述
した実施例と同一である。また、各バーンイン検査部4
0は、図4,図5に示す構造あるいは図6に示す構造の
いずれかを採用できる。
This burn-in inspection apparatus is constructed by arranging a plurality of, for example, six burn-in inspection units 40 radially around the rotary conveyance path 30 in the circular frame 10. Other configurations, that is, the loader unit 20 and the transport unit 300 moving on the rotary transport path 30 are the same as those in the above-described embodiment. In addition, each burn-in inspection unit 4
For 0, either the structure shown in FIGS. 4 and 5 or the structure shown in FIG. 6 can be adopted.

【0081】この実施例装置では、検査項目が同一であ
るバーンイン検査部40のみを複数配列している。従っ
て、上記実施例と相違して、この実施例装置ではバーン
イン検査部40にて必要とされるサイクルタイムに従っ
て複数のバーンイン検査部40のうちの空き状態となっ
たバーンイン検査部40に、搬送ユニット300を介し
て1枚の半導体ウエハ1を次々と搬入させればよい。従
って、各バーンイン検査部40は、枚葉的に半導体ウエ
ハ1をバーンイン検査しながらも、複数のバーンイン検
査部40に対して共有される搬送ユニット300によ
り、半導体ウエハ1の搬入出を効率的に行うことで、1
台のバーンイン検査装置にて集中的に大量の半導体ウエ
ハ1のバーンイン検査を行うことができる。
In the apparatus of this embodiment, only a plurality of burn-in inspection units 40 having the same inspection items are arranged. Therefore, unlike the above-described embodiment, in the apparatus of this embodiment, the transport unit is provided to the burn-in inspection unit 40 which is in an empty state among the plurality of burn-in inspection units 40 according to the cycle time required by the burn-in inspection unit 40. One semiconductor wafer 1 may be carried in one after another via 300. Therefore, each of the burn-in inspection units 40 burns-in the semiconductor wafer 1 in a single-wafer manner, and the carrier unit 300 shared by the plurality of burn-in inspection units 40 efficiently loads and unloads the semiconductor wafer 1. By doing 1
It is possible to intensively perform a burn-in inspection of a large number of semiconductor wafers 1 with a burn-in inspection device on a stand.

【0082】本実施例装置においても、初期不良を生ず
る半導体チップを半導体ウエハの状態にて検出できる点
においては、上述した実施例と同様である。また、不良
チップに関するアドレス,不良内容を記憶部に登録して
おき、その後別のリペア装置にて、半導体ウエハ1上の
不良チップの修復を行うことで、上述した実施例と同様
に、最終的な歩留まりを上げることができる点において
も、上述した実施例と同様である。
Also in the apparatus of this embodiment, the semiconductor chip which causes the initial failure can be detected in the state of the semiconductor wafer, which is the same as the above-mentioned embodiment. Further, by registering the address and the content of the defect related to the defective chip in the storage unit, and then repairing the defective chip on the semiconductor wafer 1 by another repair device, the final chip is finally obtained as in the above-described embodiment. The point that the yield can be increased is the same as that of the above-described embodiment.

【0083】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内にて種々の変形実施
が可能である。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the gist of the present invention.

【0084】例えば、図1に示す実施例装置において、
回転搬送路30の周囲に配列されるバーンイン検査部4
0以外の他の検査部またはリペア部については、図1以
外の他の検査部およびリペア部を搭載することもでき、
検査およびリペアについての手順についても、図3に示
すフローチャートのものに限定されるものではない。例
えば、バーンイン検査部40に搬入される前の半導体ウ
エハ1をプリーヒートするプリヒータ部あるいはバーン
イン検査後の半導体ウエハ1を冷却するクーリング部
を、ローダ部20内に、または回転搬送路30の周囲に
配置することもできる。このプリーヒータ部および冷却
部は、バーンイン検査部40内部に配置してもよい。
For example, in the apparatus of the embodiment shown in FIG.
Burn-in inspection unit 4 arranged around the rotary conveyance path 30
Regarding the inspection unit or the repair unit other than 0, it is possible to mount the inspection unit and the repair unit other than FIG.
The procedure for inspection and repair is not limited to that shown in the flowchart of FIG. For example, a preheater unit that preheats the semiconductor wafer 1 before being carried into the burn-in inspection unit 40 or a cooling unit that cools the semiconductor wafer 1 after the burn-in inspection is arranged inside the loader unit 20 or around the rotary transfer path 30. You can also do it. The preheater unit and the cooling unit may be arranged inside the burn-in inspection unit 40.

【0085】さらに、図1および図9に示す実施例にお
いては、半導体ウエハ1のロードおよびアンロードに共
用されるローダ部20を回転搬送路30の周囲の1箇所
に配置したが、供給用カセットを有するローダ部と、戻
し用カセットを有するアウローダ部との2つに分け、こ
のローダ部およびアンローダ部を、回転搬送路30の周
囲の2箇所に配置することもできる。
Further, in the embodiment shown in FIGS. 1 and 9, the loader section 20 which is commonly used for loading and unloading the semiconductor wafer 1 is arranged at one place around the rotary transfer path 30, but the supply cassette is used. It is also possible to divide it into two parts, a loader part having the above and an outloader part having the returning cassette, and to arrange the loader part and the unloader part at two locations around the rotary conveyance path 30.

【0086】半導体ウエハ1を回転搬送路30に沿って
移動させる搬送ユニット300の構成としては、上述し
たようにダブルピンセット構造のものが好ましいが、1
枚のピンセットのものでもよく、あるいはさらに搬送ユ
ニットの稼動率を高めるために、3枚以上のピンセット
を有するものとしてもよい。また、この搬送ユニット3
00自体に半導体ウエハを1枚または複数枚ストックで
きるストッカーを連結しておき、搬送ユニット300に
設けられたピンセットがこのストッカーに対してアクセ
スできる構成としてもよい。
As the structure of the transfer unit 300 for moving the semiconductor wafer 1 along the rotary transfer path 30, the double tweezer structure is preferable as described above.
It may be a pair of tweezers, or may have three or more tweezers in order to further improve the operation rate of the transport unit. In addition, this transport unit 3
00 itself may be connected to a stocker capable of stocking one or a plurality of semiconductor wafers, and tweezers provided in the transfer unit 300 may access the stocker.

【0087】[0087]

【発明の効果】以上説明したように、本発明に係る半導
体ウエハの検査・リペア装置によれば、半導体ウエハの
ための回転搬送路の周囲にて放射状に、バーンイン検査
部を含む複数の検査部およびリペア部を配置し、予めプ
リアライメントされた半導体ウエハを、回転搬送路上の
搬送手段を介して各検査部およびリペア部に搬入するこ
とで、バーンイン検査を含む複数の検査項目および不良
チップのリペアをインライン方式にて実施することがで
きる。このインライン方式の検査を実施するにあたり、
バーンイン検査部では、半導体ウエハ上の一部または全
部の半導体チップ群の電極パッドに同時にコンタクトさ
せて、温度および/または電圧ストレスを加えた状態に
て複数の半導体チップを同時にバーンイン検査をするこ
とができ、バーンイン検査に要する時間を短縮してイン
ライン方式の検査を円滑に実施することができる。
As described above, according to the semiconductor wafer inspection / repair apparatus of the present invention, a plurality of inspection units including the burn-in inspection unit are radially arranged around the rotary transfer path for the semiconductor wafer. And a repair unit are arranged, and a pre-aligned semiconductor wafer is loaded into each inspection unit and repair unit via a transport unit on a rotary transport path to repair a plurality of test items including burn-in test and defective chip repair. Can be carried out inline. When carrying out this in-line inspection,
In the burn-in inspection unit, a plurality of semiconductor chips can be simultaneously subjected to burn-in inspection while being brought into contact with the electrode pads of a part or all of the semiconductor chip groups on the semiconductor wafer at the same time and being subjected to temperature and / or voltage stress. Therefore, the time required for the burn-in inspection can be shortened and the inline inspection can be smoothly performed.

【0088】本発明に係るバーンイン検査装置によれ
ば、半導体ウエハが回転搬送される回転搬送路の周囲に
て放射状に複数のバーンイン検査部を配置し、予めプリ
アライメントされた半導体ウエハを、回転搬送路上の搬
送手段を介して各バーンイン検査部に搬入することで、
各バーンイン検査部が枚葉的に検査を行いながらも、装
置全体として見れば複数枚の半導体ウエハをインライン
方式にて集中的にかつ効率よくバーンイン検査すること
ができる。
According to the burn-in inspection apparatus of the present invention, a plurality of burn-in inspection units are arranged radially around the rotary transfer path along which the semiconductor wafer is rotationally transferred, and the pre-aligned semiconductor wafer is rotationally transferred. By carrying in each burn-in inspection section via the transportation means on the road,
Even if each burn-in inspection unit performs the single-wafer inspection, it is possible to perform the burn-in inspection of a plurality of semiconductor wafers intensively and efficiently by the in-line method as the entire apparatus.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体ウエハの検査・リペア装置
の一実施例を示す平面図である。
FIG. 1 is a plan view showing an embodiment of a semiconductor wafer inspection / repair device according to the present invention.

【図2】図1に示す実施例装置の制御系ブロック図であ
る。
FIG. 2 is a block diagram of a control system of the embodiment apparatus shown in FIG.

【図3】図1に示す装置の動作を説明するフローチャー
トである。
FIG. 3 is a flowchart illustrating an operation of the device shown in FIG.

【図4】図1に示すバーンイン検査部およびプローブ検
査部の構造を示す概略斜視図である。
4 is a schematic perspective view showing structures of a burn-in inspection unit and a probe inspection unit shown in FIG.

【図5】図1に示すバーンイン検査部およびプローブ検
査部の概略断面図である。
5 is a schematic cross-sectional view of a burn-in inspection unit and a probe inspection unit shown in FIG.

【図6】バーンイン検査部およびプローブ検査部の変形
例を示す概略斜視図である。
FIG. 6 is a schematic perspective view showing a modified example of a burn-in inspection unit and a probe inspection unit.

【図7】図1に示す受渡ユニットの概略斜視図である。7 is a schematic perspective view of the delivery unit shown in FIG.

【図8】図1示す搬送ユニットの概略平面図である。FIG. 8 is a schematic plan view of the transport unit shown in FIG.

【図9】本発明に係るバーンイン検査装置の一実施例を
示す概略平面図である。
FIG. 9 is a schematic plan view showing an embodiment of the burn-in inspection apparatus according to the present invention.

【符号の説明】[Explanation of symbols]

1 半導体ウエハ 2 半導体チップ 20 ローダ部 26 プリアライメント部 30 回転搬送路 40 バーンイン検査部 50 プローブ検査部 60 リペア部 70 マーキング部 80 ベーキング部 90 目視検査装置 100 CPU 105 プリアライメント制御部 106 ID検出部 200 受渡ユニット 300 搬送ユニット 402 ウエハチャック 404 回転機構 406 昇降機構 408 X方向微動機構 410 Y方向微動機構 420 プローブカード 424 導電性突起 440 テストヘッド 450 ファインアライメント用検出部 DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Semiconductor chip 20 Loader part 26 Pre-alignment part 30 Rotation conveyance path 40 Burn-in inspection part 50 Probe inspection part 60 Repair part 70 Marking part 80 Baking part 90 Visual inspection device 100 CPU 105 Pre-alignment control part 106 ID detection part 200 Delivery unit 300 Transfer unit 402 Wafer chuck 404 Rotation mechanism 406 Lifting mechanism 408 X direction fine movement mechanism 410 Y direction fine movement mechanism 420 Probe card 424 Conductive protrusion 440 Test head 450 Fine alignment detector

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 多数の半導体チップが形成された半導体
ウエハを回転搬送路に沿って搬送する回転搬送する搬送
手段、 前記半導体ウエハをプリアライメントした後、前記半導
体ウエハを前記搬送手段に供給する供給手段と、 前記回転搬送路の周囲にて放射状に配置され、前記搬送
手段より受渡された前記半導体ウエハ上の前記半導体チ
ップのバーンイン検査を含む複数の検査項目をそれぞれ
実施する複数の検査部と、 前記回転搬送路の周囲にて放射状に配置され、前記搬送
手段より受渡された前記半導体ウエハ上の前記半導体チ
ップのうち、少なくともバーンイン検査時又はその後の
検査時にて不良と判定された前記半導体チップをリペア
するリペア部と、 を有し、 前記バーンイン検査部は、 前記半導体ウエハを加熱及び/又は冷却する機能を備え
たウエハチャックと、 前記ウエハチャック上の前記半導体ウエハをファインア
ライメントするファインアライメント部と、 前記半導体ウエハ上の一部または全部の前記半導体チッ
プ群の電極パッドに同時にコンタクトするコンタクト部
と、 前記コンタクト部に導通し、温度及び/又は電圧ストレ
スを加えた状態にて前記半導体チップをバーンイン検査
するテスタと、 を含むことを特徴とする半導体ウエハの検査・リペア装
置。
1. A transfer means for rotating and transferring a semiconductor wafer on which a large number of semiconductor chips are formed along a rotation transfer path; pre-aligning the semiconductor wafer; and supplying the semiconductor wafer to the transfer means. Means, and a plurality of inspection units that are arranged radially around the rotary transfer path and that respectively perform a plurality of inspection items including burn-in inspection of the semiconductor chips on the semiconductor wafer transferred from the transfer means, Among the semiconductor chips on the semiconductor wafer that are radially arranged around the rotary transfer path and are transferred from the transfer means, at least the semiconductor chips that are determined to be defective at the time of burn-in inspection or at the time of subsequent inspection. And a repair unit for repairing, wherein the burn-in inspection unit is a machine for heating and / or cooling the semiconductor wafer. A wafer chuck having a function, a fine alignment section for finely aligning the semiconductor wafer on the wafer chuck, and a contact section for simultaneously contacting a part or all of the electrode pads of the semiconductor chip group on the semiconductor wafer, A tester for testing and repairing a semiconductor wafer, comprising: a tester which conducts a burn-in test on the semiconductor chip in a state of being electrically connected to the contact portion and subjected to a temperature and / or voltage stress.
【請求項2】 請求項1において、 前記バーンイン検査部以外の他の検査部として、 前記半導体ウエハ上の半導体チップの電気的特性を検査
するブローブ検査部と、前記半導体ウエハ上の半導体チ
ップの拡大像を目視して外観検査する目視検査部との、
いずれか一方または双方を設けたことを特徴とする半導
体ウエハの検査・リペア装置。
2. The probe inspection unit for inspecting electrical characteristics of a semiconductor chip on the semiconductor wafer as an inspection unit other than the burn-in inspection unit, and enlargement of the semiconductor chip on the semiconductor wafer according to claim 1. With a visual inspection part that visually inspects the image and inspects the appearance,
An inspection / repair device for a semiconductor wafer, characterized in that either one or both are provided.
【請求項3】 請求項1または2において、 前記リペア部にて修復不能な不良チップにマーキングを
施すマーキング部をさらに設けたことを特徴とする半導
体ウエハの検査・リペア装置。
3. The inspection / repair device for a semiconductor wafer according to claim 1, further comprising a marking portion for marking a defective chip that cannot be repaired by the repair portion.
【請求項4】 多数の半導体チップが形成された半導体
ウエハを回転搬送路に沿って回転搬送する搬送手段と、 前記半導体ウエハをプリアライメントした後、前記半導
体ウエハを前記搬送手段に供給する供給手段と、 前記回転搬送路の周囲にて放射状に複数配置され、前記
搬送手段より受渡された前記半導体ウエハ上の前記半導
体チップをバーンイン検査するバーンイン検査部と、 を有し、 前記バーイン検査部は、 前記半導体ウエハを加熱及び/又は冷却する機能を備え
たウエハチャックと、 前記ウエハチャック上の前記半導体ウエハをファインア
ライメントするファインアライメント部と、 前記半導体ウエハ上の全領域内または面分割された分割
領域内の前記半導体チップ群の電極パッドに同時にコン
タクトするコンタクト部と、 前記コンタクト部に導通し、温度及び/又は電圧ストレ
スを加えた状態にて前記半導体チップをバーンイン検査
するテスタと、 を含むことを特徴とする半導体ウエハのバーンイン検査
装置。
4. A transfer means for rotating and transferring a semiconductor wafer on which a large number of semiconductor chips are formed along a rotary transfer path, and a supply means for supplying the semiconductor wafer to the transfer means after pre-aligning the semiconductor wafer. And a burn-in inspection unit arranged radially around the rotary transfer path and performing a burn-in inspection of the semiconductor chips on the semiconductor wafer transferred from the transfer unit, wherein the burn-in inspection unit is A wafer chuck having a function of heating and / or cooling the semiconductor wafer, a fine alignment section for finely aligning the semiconductor wafer on the wafer chuck, and a divided area in the entire area or surface division on the semiconductor wafer A contact portion that simultaneously contacts the electrode pads of the semiconductor chip group in Conducting the Ntakuto unit, temperature and / or burn-in test apparatus for a semiconductor wafer which comprises a tester for burn-in test of said semiconductor chip in a state plus the voltage stress, the.
JP5154436A 1993-05-31 1993-05-31 Semiconductor wafer inspection repair device and burn-in inspection device Expired - Fee Related JP3016992B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5154436A JP3016992B2 (en) 1993-05-31 1993-05-31 Semiconductor wafer inspection repair device and burn-in inspection device
KR1019940012114A KR100291109B1 (en) 1993-05-31 1994-05-31 Probe inspection and repair apparatus having burr-in inspection function of semiconductor wafer, burr-in inspection apparatus of semiconductor wafer
US08/251,365 US5510724A (en) 1993-05-31 1994-05-31 Probe apparatus and burn-in apparatus
US08/457,774 US5614837A (en) 1993-05-31 1995-06-01 Probe apparatus and burn-in apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5154436A JP3016992B2 (en) 1993-05-31 1993-05-31 Semiconductor wafer inspection repair device and burn-in inspection device

Publications (2)

Publication Number Publication Date
JPH06342837A true JPH06342837A (en) 1994-12-13
JP3016992B2 JP3016992B2 (en) 2000-03-06

Family

ID=15584156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5154436A Expired - Fee Related JP3016992B2 (en) 1993-05-31 1993-05-31 Semiconductor wafer inspection repair device and burn-in inspection device

Country Status (1)

Country Link
JP (1) JP3016992B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675666B2 (en) * 2000-09-06 2004-01-13 Olympus Optical Co., Ltd. Substrate transportation apparatus
JP2005093998A (en) * 2003-08-28 2005-04-07 Suss Microtec Test Systems Gmbh Equipment and method of inspecting substrate under load
JP2014154811A (en) * 2013-02-13 2014-08-25 Mitsubishi Electric Corp Semiconductor inspection method
KR20160069905A (en) * 2014-12-09 2016-06-17 (주)테크윙 Probe station
JP2018128339A (en) * 2017-02-08 2018-08-16 住友化学株式会社 Surface inspection device for semiconductor wafer and surface inspection method for semiconductor wafer
CN110875218A (en) * 2018-08-30 2020-03-10 台湾积体电路制造股份有限公司 Semiconductor manufacturing apparatus and method
CN113841227A (en) * 2019-05-28 2021-12-24 东京毅力科创株式会社 Conveying system, inspection system and inspection method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054150B2 (en) 2012-11-22 2016-12-27 日本電子材料株式会社 Probe card case and probe card transport method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675666B2 (en) * 2000-09-06 2004-01-13 Olympus Optical Co., Ltd. Substrate transportation apparatus
JP2005093998A (en) * 2003-08-28 2005-04-07 Suss Microtec Test Systems Gmbh Equipment and method of inspecting substrate under load
JP2012104852A (en) * 2003-08-28 2012-05-31 Cascade Microtech Dresden Gmbh Device of inspecting substrate under load
JP2014154811A (en) * 2013-02-13 2014-08-25 Mitsubishi Electric Corp Semiconductor inspection method
KR20160069905A (en) * 2014-12-09 2016-06-17 (주)테크윙 Probe station
JP2018128339A (en) * 2017-02-08 2018-08-16 住友化学株式会社 Surface inspection device for semiconductor wafer and surface inspection method for semiconductor wafer
CN110875218A (en) * 2018-08-30 2020-03-10 台湾积体电路制造股份有限公司 Semiconductor manufacturing apparatus and method
CN110875218B (en) * 2018-08-30 2022-04-05 台湾积体电路制造股份有限公司 Semiconductor manufacturing apparatus and method
US11380570B2 (en) 2018-08-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for determining wafer characters
CN113841227A (en) * 2019-05-28 2021-12-24 东京毅力科创株式会社 Conveying system, inspection system and inspection method
CN113841227B (en) * 2019-05-28 2024-03-22 东京毅力科创株式会社 Conveying system, inspection system and inspection method

Also Published As

Publication number Publication date
JP3016992B2 (en) 2000-03-06

Similar Documents

Publication Publication Date Title
KR100291109B1 (en) Probe inspection and repair apparatus having burr-in inspection function of semiconductor wafer, burr-in inspection apparatus of semiconductor wafer
US6137303A (en) Integrated testing method and apparatus for semiconductor test operations processing
TWI285932B (en) Electron beam test system with integrated substrate transfer module
US7701236B2 (en) Each inspection units of a probe apparatus is provided with an imaging unit to take an image of a wafer
JP3238246B2 (en) Semiconductor wafer inspection repair device and burn-in inspection device
US5563520A (en) Probe system
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
KR20090091063A (en) Probe apparatus, probing method, and storage medium
JPH11297791A (en) Tray transfer arm, transfer device for tray using the same, id test device and tray transfer method
US8947114B2 (en) Inspecting method and program for object to be inspected
KR20100101451A (en) Apparatus and method for testing semiconductor device
JP3016992B2 (en) Semiconductor wafer inspection repair device and burn-in inspection device
KR0152260B1 (en) Probe apparatus
JP2006317346A (en) Probing system and prober
JP2008117897A (en) Prober and probing inspection method
JPH0737941A (en) Probe device
JP3169900B2 (en) Prober
JP2769372B2 (en) LCD probe device
JPS6251237A (en) Wafer conveying means
JP2575013B2 (en) Liquid crystal display inspection equipment
JPH0750730B2 (en) Probe device
JPH02103947A (en) Inspecting method of semiconductor wafer
JP2529559B2 (en) Substrate processing equipment
JPH0661317A (en) Probe device
JPH03220742A (en) Probing machine

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991130

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees