JPH06338418A - ギャップ付チップ型インダクタ用コア - Google Patents
ギャップ付チップ型インダクタ用コアInfo
- Publication number
- JPH06338418A JPH06338418A JP5151558A JP15155893A JPH06338418A JP H06338418 A JPH06338418 A JP H06338418A JP 5151558 A JP5151558 A JP 5151558A JP 15155893 A JP15155893 A JP 15155893A JP H06338418 A JPH06338418 A JP H06338418A
- Authority
- JP
- Japan
- Prior art keywords
- core
- chip
- gap
- shaped
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 ギャップ付きのチップ型インダクタやトラン
ス等に使用されるＵＩ型コアにおいて、組立性がよく、
しかも磁路内のギャップ幅の設定が確実に行われる構造
のギャップ付チップ型インダクタ用コアを供する。 【構成】 Ｕ型コア１とＩ型コア４を組み合わせて磁路
を構成し、この磁路の中間に巻線１２を施してチップ型
インダクタやトランス等を構成するコアにおいて、Ｕ型
コア１又はＩ型コア４の何れか一方又は両方の接合面６
の内側の一部をＵ型コア１又はＩ型コア４の磁路方向と
直角方向に削りとった形状を特徴とするギャップ付チッ
プ型インダクタ用コアである。
ス等に使用されるＵＩ型コアにおいて、組立性がよく、
しかも磁路内のギャップ幅の設定が確実に行われる構造
のギャップ付チップ型インダクタ用コアを供する。 【構成】 Ｕ型コア１とＩ型コア４を組み合わせて磁路
を構成し、この磁路の中間に巻線１２を施してチップ型
インダクタやトランス等を構成するコアにおいて、Ｕ型
コア１又はＩ型コア４の何れか一方又は両方の接合面６
の内側の一部をＵ型コア１又はＩ型コア４の磁路方向と
直角方向に削りとった形状を特徴とするギャップ付チッ
プ型インダクタ用コアである。
Description
【０００１】
【産業上の利用分野】本発明は、チップ型のインダクタ
やトランス等に用いられるコアに関係する。
やトランス等に用いられるコアに関係する。
【０００２】
【従来の技術】従来のチップ型のインダクタやトランス
等には、コアとして酸化物磁性材料の壺型コアやＵＩ型
コア等を用いていた。特に非常に小型で表面実装等に用
いられる巻線型のチップインダクタやチップトランス
は、全体の大きさが数ｍｍから１ｍｍ以下の大きさのコ
アに巻線が施された状態で、表面実装がしやすいように
端子処理が施されて、電子部品として使用されている。
従来のＵＩ型コアを用いたチップ型のインダクタやトラ
ンスにおいては、通常の大きさのインダクタやトランス
で用いたコアと同様な、形状のＵＩ型コアが使用されて
いた。即ち、図４に示されるような、Ｕ型コア１の底部
３の両側に脚部２が一体に成形され、脚部２の先端の開
放端面にＩ型コア４の磁芯の両端を直接接合して（図４
のギャップスペーサ５のない状態）、磁路を形成して使
用されていた。一般には接合面はできるだけ、Ｕ型コア
１とＩ型コア４の断面積に等しいか、それ以上で接合さ
せてＵ型コア１とＩ型コア４の持つ本来の磁性体として
の特性を出し易くし、又、接合面もできるだけギャップ
（空隙）やずれを少なくすることで材料の持つ本来の磁
気特性を出し易くしていた。しかし、他方、磁気回路の
中に積極的に断面積の狭い部分やギャップ（空隙）を設
けることにより、透磁率は低下するが高い周波帯域まで
その値を保持できるという特性があるので、高い周波数
帯域や広い範囲の周波数帯域で使用されるインダクタや
トランスでは、図４に示すように、Ｕ型コア１とＩ型コ
ア４の接合面６全体にギャップスペーサ５等でギャップ
を入れた状態で使用するＵＩ型コアが用いられている。
チップ型のインダクタやトランスにおいて使用される場
合は、非常に寸法の小さいＵ型コア１の底部３にコイル
を巻き付け、脚部２の先端の接合面６に絶縁性樹脂膜等
の非磁性物質から成るギャップスペーサ５を配置して、
その上にＩ型コア４を接合固定させた後、リード線の端
末処理をして、モールド等により樹脂成形し、モールド
の外部に残された外部接続端子部を整形し、製品にして
いた。ギャップ付きのチップ型インダクタやトランスの
ギャップ形成用非磁性物質として、塗布した接着剤の層
の厚さにより、接着層がギャップ層を兼ねていることが
多い。しかし、接着剤の塗布量の制御や押圧による流れ
出しなどにより正確に一定の間隙寸法のギャップ層を形
成することは困難であるという問題がある。又、ギャッ
プスペーサ５を用いて組み立てる場合も、非常に小型で
磁路も短いため通常のインダクタやトランスに比べ、わ
ずかなギャップ幅のばらつきやコアのずれといったギャ
ップ形成のばらつきが特性に敏感に影響し、特性を大き
くばらつかせるため、組み立てに高い作業精度が必要と
なり、精密な組立装置や習熟した作業者が必要となり、
高価な製品となってしまうという欠点があった。
等には、コアとして酸化物磁性材料の壺型コアやＵＩ型
コア等を用いていた。特に非常に小型で表面実装等に用
いられる巻線型のチップインダクタやチップトランス
は、全体の大きさが数ｍｍから１ｍｍ以下の大きさのコ
アに巻線が施された状態で、表面実装がしやすいように
端子処理が施されて、電子部品として使用されている。
従来のＵＩ型コアを用いたチップ型のインダクタやトラ
ンスにおいては、通常の大きさのインダクタやトランス
で用いたコアと同様な、形状のＵＩ型コアが使用されて
いた。即ち、図４に示されるような、Ｕ型コア１の底部
３の両側に脚部２が一体に成形され、脚部２の先端の開
放端面にＩ型コア４の磁芯の両端を直接接合して（図４
のギャップスペーサ５のない状態）、磁路を形成して使
用されていた。一般には接合面はできるだけ、Ｕ型コア
１とＩ型コア４の断面積に等しいか、それ以上で接合さ
せてＵ型コア１とＩ型コア４の持つ本来の磁性体として
の特性を出し易くし、又、接合面もできるだけギャップ
（空隙）やずれを少なくすることで材料の持つ本来の磁
気特性を出し易くしていた。しかし、他方、磁気回路の
中に積極的に断面積の狭い部分やギャップ（空隙）を設
けることにより、透磁率は低下するが高い周波帯域まで
その値を保持できるという特性があるので、高い周波数
帯域や広い範囲の周波数帯域で使用されるインダクタや
トランスでは、図４に示すように、Ｕ型コア１とＩ型コ
ア４の接合面６全体にギャップスペーサ５等でギャップ
を入れた状態で使用するＵＩ型コアが用いられている。
チップ型のインダクタやトランスにおいて使用される場
合は、非常に寸法の小さいＵ型コア１の底部３にコイル
を巻き付け、脚部２の先端の接合面６に絶縁性樹脂膜等
の非磁性物質から成るギャップスペーサ５を配置して、
その上にＩ型コア４を接合固定させた後、リード線の端
末処理をして、モールド等により樹脂成形し、モールド
の外部に残された外部接続端子部を整形し、製品にして
いた。ギャップ付きのチップ型インダクタやトランスの
ギャップ形成用非磁性物質として、塗布した接着剤の層
の厚さにより、接着層がギャップ層を兼ねていることが
多い。しかし、接着剤の塗布量の制御や押圧による流れ
出しなどにより正確に一定の間隙寸法のギャップ層を形
成することは困難であるという問題がある。又、ギャッ
プスペーサ５を用いて組み立てる場合も、非常に小型で
磁路も短いため通常のインダクタやトランスに比べ、わ
ずかなギャップ幅のばらつきやコアのずれといったギャ
ップ形成のばらつきが特性に敏感に影響し、特性を大き
くばらつかせるため、組み立てに高い作業精度が必要と
なり、精密な組立装置や習熟した作業者が必要となり、
高価な製品となってしまうという欠点があった。
【０００３】
【発明が解決しようとする課題】本発明の課題は、上述
の問題点が解消された、ギャップ付きのチップ型インダ
クタやトランス等に使用されるＵＩ型コアにおいて、組
立性がよく、しかも磁路内のギャップ幅の設定が確実に
行われる構造のギャップ付チップ型インダクタ用コアを
供する。
の問題点が解消された、ギャップ付きのチップ型インダ
クタやトランス等に使用されるＵＩ型コアにおいて、組
立性がよく、しかも磁路内のギャップ幅の設定が確実に
行われる構造のギャップ付チップ型インダクタ用コアを
供する。
【０００４】
【課題を解決するための手段】本発明は、上述の課題を
解消するため、チップ型のインダクタやトランス等に使
用されるＵＩ型コアの接合面の形状を、Ｕ型コア、Ｉ型
コアの何れか一方又は両方向の接合面の中間部の一部を
磁路と直角方向の溝状又は面取り状に加工した構造のギ
ャップ付チップ型インダクタ用コアを供する。即ち、本
発明は、Ｕ型コアとＩ型コアを組み合わせて磁路を構成
し、この磁路の中間に巻線を施してチップ型インダクタ
やトランス等を構成するコアにおいて、Ｕ型コア又はＩ
型コアの何れか一方又は両方の接合面の内側の一部をＵ
型コア又はＩ型コアの磁路方向と直角方向に削りとった
形状を特徴とするギャップ付チップ型インダクタ用コア
である。
解消するため、チップ型のインダクタやトランス等に使
用されるＵＩ型コアの接合面の形状を、Ｕ型コア、Ｉ型
コアの何れか一方又は両方向の接合面の中間部の一部を
磁路と直角方向の溝状又は面取り状に加工した構造のギ
ャップ付チップ型インダクタ用コアを供する。即ち、本
発明は、Ｕ型コアとＩ型コアを組み合わせて磁路を構成
し、この磁路の中間に巻線を施してチップ型インダクタ
やトランス等を構成するコアにおいて、Ｕ型コア又はＩ
型コアの何れか一方又は両方の接合面の内側の一部をＵ
型コア又はＩ型コアの磁路方向と直角方向に削りとった
形状を特徴とするギャップ付チップ型インダクタ用コア
である。
【０００５】
【作用】Ｕ型コアとＩ型コアを組み合わせて磁路を形成
させてチップ型の非常に小さいインダクタやトランスを
構成する際、磁路と直交する方向の筒状の空間が接合面
の中間部に設けられる構造なので、この接合面内の空間
により磁路内にギャップを形成したと同じ効果が得ら
れ、接合面部内側と外側に残された一部の接合面を密着
させるので、コアとコアは一定の幅で正確な距離に接合
が行える。又ギャップ部を形成する空間の設定は、必要
とするギャップ幅に応じて、予めコアに溝状又は面取り
状の加工を機械加工によりできるので、非常に高い精度
で設定できる。又組立作業中の接合面の押圧力も接合面
を密着させるに十分な力を加えるのみでギャップ幅は一
定になるので、押圧力の微細な調整は不要となり、簡単
に組み立てできる。
させてチップ型の非常に小さいインダクタやトランスを
構成する際、磁路と直交する方向の筒状の空間が接合面
の中間部に設けられる構造なので、この接合面内の空間
により磁路内にギャップを形成したと同じ効果が得ら
れ、接合面部内側と外側に残された一部の接合面を密着
させるので、コアとコアは一定の幅で正確な距離に接合
が行える。又ギャップ部を形成する空間の設定は、必要
とするギャップ幅に応じて、予めコアに溝状又は面取り
状の加工を機械加工によりできるので、非常に高い精度
で設定できる。又組立作業中の接合面の押圧力も接合面
を密着させるに十分な力を加えるのみでギャップ幅は一
定になるので、押圧力の微細な調整は不要となり、簡単
に組み立てできる。
【０００６】
【実施例】以下、本発明の実施例について、図面を参照
して説明する。図１は、本発明の一実施例のギャップ付
チップ型インダクタ用コアと、これを用いたチップ型ト
ランスを示し、図１（ａ）はギャップ付チップ型インダ
クタ用コアの正面図、図１（ｂ）はギャップ付チップ型
インダクタ用コアの側面図、図１（ｃ）は図１（ａ）お
よび図１（ｂ）に示すコアを用いたチップ型トランスの
斜視図。図２は、本発明の他の実施例のギャップ付チッ
プ型インダクタ用コアと、これを用いたチップ型インダ
クタを示し、図２（ａ）はギャップ付チップ型インダク
タ用コアの正面図、図２（ｂ）はギャップ付チップ型イ
ンダクタ用コアの側面図、図２（ｃ）は図２（ａ）およ
び図２（ｂ）に示すコアを用いたチップ型インダクタの
正面図。図３は、本発明の他の実施例のギャップ付チッ
プ型インダクタ用コアを示し、図３（ａ）は正面図、図
３（ｂ）は側面図である。図１（ａ）及び図１（ｂ）に
示すように、第１の実施例は、外形寸法で、底部３の長
さが２．５ｍｍ、脚部２の長さが１．５ｍｍ、厚みが
０．５ｍｍ、幅が２ｍｍのＵ型コア１と、長さが２．５
ｍｍ、厚さが０．５ｍｍ、幅が２ｍｍのＩ型コア４を組
み合わせて同一面内の２箇所の接合面６で接合して使用
するＵＩ型コアである。このＵ型コア１の接合面６の中
間部に横長の溝（図１（ａ）の接着剤溜部７）を磁路と
直角方向に加工し、これをＩ型コア４と組み合わせて使
用するギャップ付チップ型インダクタ用コアである。こ
のＵ型コア１の底部３に巻線を施し、Ｕ型コア１の接合
面部の溝状の接着剤溜部７に接着剤を充填し、上部より
Ｉ型コア４の接合位置を合わせて押し付け、乾燥させて
接着した後、端子処理、モールド等を行って、図１
（ｃ）に示す構成のチップ型トランスを完成した。従来
に比べ接着作業も簡単にでき、製品の特性ばらつきも従
来に比べ半分以下にすることができた。
して説明する。図１は、本発明の一実施例のギャップ付
チップ型インダクタ用コアと、これを用いたチップ型ト
ランスを示し、図１（ａ）はギャップ付チップ型インダ
クタ用コアの正面図、図１（ｂ）はギャップ付チップ型
インダクタ用コアの側面図、図１（ｃ）は図１（ａ）お
よび図１（ｂ）に示すコアを用いたチップ型トランスの
斜視図。図２は、本発明の他の実施例のギャップ付チッ
プ型インダクタ用コアと、これを用いたチップ型インダ
クタを示し、図２（ａ）はギャップ付チップ型インダク
タ用コアの正面図、図２（ｂ）はギャップ付チップ型イ
ンダクタ用コアの側面図、図２（ｃ）は図２（ａ）およ
び図２（ｂ）に示すコアを用いたチップ型インダクタの
正面図。図３は、本発明の他の実施例のギャップ付チッ
プ型インダクタ用コアを示し、図３（ａ）は正面図、図
３（ｂ）は側面図である。図１（ａ）及び図１（ｂ）に
示すように、第１の実施例は、外形寸法で、底部３の長
さが２．５ｍｍ、脚部２の長さが１．５ｍｍ、厚みが
０．５ｍｍ、幅が２ｍｍのＵ型コア１と、長さが２．５
ｍｍ、厚さが０．５ｍｍ、幅が２ｍｍのＩ型コア４を組
み合わせて同一面内の２箇所の接合面６で接合して使用
するＵＩ型コアである。このＵ型コア１の接合面６の中
間部に横長の溝（図１（ａ）の接着剤溜部７）を磁路と
直角方向に加工し、これをＩ型コア４と組み合わせて使
用するギャップ付チップ型インダクタ用コアである。こ
のＵ型コア１の底部３に巻線を施し、Ｕ型コア１の接合
面部の溝状の接着剤溜部７に接着剤を充填し、上部より
Ｉ型コア４の接合位置を合わせて押し付け、乾燥させて
接着した後、端子処理、モールド等を行って、図１
（ｃ）に示す構成のチップ型トランスを完成した。従来
に比べ接着作業も簡単にでき、製品の特性ばらつきも従
来に比べ半分以下にすることができた。
【０００７】図２及び図３は、他の実施例について示
し、図１に示すＵＩ型コアとほぼ同じ大きさか、やや小
さい形状で、図１の場合、一つの平面内の接合面部で接
合しているのに対し、図２及び図３に示す例は直角な２
つの面からなる接合面部で接合させる場合のＵＩ型コア
の例である。このＵ型コア１とＩ型コア４の接合面部の
中間部のＩ型コア４又はＵ型コア１の角部を磁路に直交
する幅方向に面取りをした形状とすることで空間を作り
接着剤溜部７とした形状のギャップ付チップ型インダク
タ用コアである。図１に示す実施例と同様に図２（ａ）
及び図２（ｂ）に示すＵＩ型コアを用いて、図２（ｃ）
に示すチップ型インダクタを組み立てたところ、巻線
後、接着剤をギャップ形成用の筒状の空間である接着剤
溜部７に充填した状態で２つのコアを嵌め合わせて接合
面６が互いに接するまで押圧して接合し、乾燥させるこ
とで組み立てられ、図１の実施例に比べ本実施例の場
合、磁路方向のコア相互のずれは更に少なく、又接合面
のギャップのばらつきも、余分な接着剤が側方に排出さ
れるので発生せず、簡単に精度よく組み立てられ、その
製品の電気特性のばらつきも、従来に比し半分以下に抑
えることができた。
し、図１に示すＵＩ型コアとほぼ同じ大きさか、やや小
さい形状で、図１の場合、一つの平面内の接合面部で接
合しているのに対し、図２及び図３に示す例は直角な２
つの面からなる接合面部で接合させる場合のＵＩ型コア
の例である。このＵ型コア１とＩ型コア４の接合面部の
中間部のＩ型コア４又はＵ型コア１の角部を磁路に直交
する幅方向に面取りをした形状とすることで空間を作り
接着剤溜部７とした形状のギャップ付チップ型インダク
タ用コアである。図１に示す実施例と同様に図２（ａ）
及び図２（ｂ）に示すＵＩ型コアを用いて、図２（ｃ）
に示すチップ型インダクタを組み立てたところ、巻線
後、接着剤をギャップ形成用の筒状の空間である接着剤
溜部７に充填した状態で２つのコアを嵌め合わせて接合
面６が互いに接するまで押圧して接合し、乾燥させるこ
とで組み立てられ、図１の実施例に比べ本実施例の場
合、磁路方向のコア相互のずれは更に少なく、又接合面
のギャップのばらつきも、余分な接着剤が側方に排出さ
れるので発生せず、簡単に精度よく組み立てられ、その
製品の電気特性のばらつきも、従来に比し半分以下に抑
えることができた。
【０００８】
【発明の効果】以上説明したように、非常に小型のギャ
ップ付きチップ型インダクやトランス等の組み立てにお
いて、本発明によるギャップ付チップ型インダクタ用コ
アを使用することにより、特性ばらつきの少ない製品が
組立作業性よく製造でき、高い信頼性のある製品を安価
に供給できる。
ップ付きチップ型インダクやトランス等の組み立てにお
いて、本発明によるギャップ付チップ型インダクタ用コ
アを使用することにより、特性ばらつきの少ない製品が
組立作業性よく製造でき、高い信頼性のある製品を安価
に供給できる。
【図１】本発明の一実施例のギャップ付チップ型インダ
クタ用コアと、これを用いたチップ型トランスを示し、
図１（ａ）はギャップ付チップ型インダクタ用コアの正
面図、図１（ｂ）はギャップ付チップ型インダクタ用コ
アの側面図、図１（ｃ）は図１（ａ）および図１（ｂ）
に示すコアを用いたチップ型トランスの斜視図。
クタ用コアと、これを用いたチップ型トランスを示し、
図１（ａ）はギャップ付チップ型インダクタ用コアの正
面図、図１（ｂ）はギャップ付チップ型インダクタ用コ
アの側面図、図１（ｃ）は図１（ａ）および図１（ｂ）
に示すコアを用いたチップ型トランスの斜視図。
【図２】本発明の他の実施例のギャップ付チップ型イン
ダクタ用コアと、これを用いたチップ型インダクタを示
し、図２（ａ）はギャップ付チップ型インダクタ用コア
の正面図、図２（ｂ）はギャップ付チップ型インダクタ
用コアの側面図、図２（ｃ）は図２（ａ）および図２
（ｂ）に示すコアを用いたチップ型インダクタの正面
図。
ダクタ用コアと、これを用いたチップ型インダクタを示
し、図２（ａ）はギャップ付チップ型インダクタ用コア
の正面図、図２（ｂ）はギャップ付チップ型インダクタ
用コアの側面図、図２（ｃ）は図２（ａ）および図２
（ｂ）に示すコアを用いたチップ型インダクタの正面
図。
【図３】本発明の他の実施例のギャップ付チップ型イン
ダクタ用コアを示し、図３（ａ）は正面図、図３（ｂ）
は側面図。
ダクタ用コアを示し、図３（ａ）は正面図、図３（ｂ）
は側面図。
【図４】従来のギャップ付チップインダクタ用コアを示
し、図４（ａ）は正面図、図４（ｂ）は側面図。
し、図４（ａ）は正面図、図４（ｂ）は側面図。
１ Ｕ型コア ２ 脚部 ３ 底部 ４ Ｉ型コア ５ ギャップスペーサ ６ 接合面 ７ 接着剤溜部 ８ リード端子 ９ コア固定部 １０ 外部接続端子部 １１ 巻線端末固定部 １２ 巻線 １３ （巻線の）端末 １４ 樹脂
Claims (1)
- 【請求項１】 Ｕ型コアとＩ型コアを組み合わせて磁路
を構成し、この磁路の中間に巻線を施してチップ型のイ
ンダクタやトランス等を構成するコアにおいて、Ｕ型コ
ア又はＩ型コアの何れか一方又は両方の接合面の内側の
一部をＵ型コア又はＩ型コアの磁路方向と直角方向に削
りとった形状を特徴とするギャップ付チップ型インダク
タ用コア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151558A JPH06338418A (ja) | 1993-05-28 | 1993-05-28 | ギャップ付チップ型インダクタ用コア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151558A JPH06338418A (ja) | 1993-05-28 | 1993-05-28 | ギャップ付チップ型インダクタ用コア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338418A true JPH06338418A (ja) | 1994-12-06 |
Family
ID=15521153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5151558A Pending JPH06338418A (ja) | 1993-05-28 | 1993-05-28 | ギャップ付チップ型インダクタ用コア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338418A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390483A (zh) * | 2012-05-11 | 2013-11-13 | 株式会社电装 | 电磁驱动装置及其制造方法 |
| JP2022034595A (ja) * | 2020-08-19 | 2022-03-04 | Tdk株式会社 | コイル部品 |
-
1993
- 1993-05-28 JP JP5151558A patent/JPH06338418A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390483A (zh) * | 2012-05-11 | 2013-11-13 | 株式会社电装 | 电磁驱动装置及其制造方法 |
| JP2022034595A (ja) * | 2020-08-19 | 2022-03-04 | Tdk株式会社 | コイル部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190237234A1 (en) | Coil component and method for manufacturing coil component | |
| JP2000150255A (ja) | 巻線部品 | |
| JPH07272949A (ja) | チップインダクタ | |
| JPH08186028A (ja) | ギャップ付き巻線チップインダクタ | |
| JPH06338418A (ja) | ギャップ付チップ型インダクタ用コア | |
| JPH06290975A (ja) | コイル部品並びにその製造方法 | |
| JPH0851032A (ja) | コイル及びその製造方法 | |
| JPH11111526A (ja) | 巻線型チップインダクタ | |
| JPH0517687B2 (ja) | ||
| CN113314309A (zh) | 线圈部件 | |
| US11037726B2 (en) | Method for manufacturing common-mode choke coil | |
| JPH0134329Y2 (ja) | ||
| JPH10335151A (ja) | 巻線型インダクタ | |
| JPH07183134A (ja) | 非線形チョークコイル用フェライトコア | |
| JPH06196335A (ja) | インダクタ | |
| JP2002025836A (ja) | 細長薄型インバータトランス | |
| JPH04323809A (ja) | マイクロ磁心及び巻線形チップインダクタ | |
| JPH01110714A (ja) | 小型トランス・コイル | |
| JP2004039876A (ja) | 巻線型コモンモードチョークコイルおよびその製造方法 | |
| JP7513005B2 (ja) | コイル部品 | |
| JPS6223065Y2 (ja) | ||
| JP3664534B2 (ja) | 表面実装型チョークコイル | |
| JPH04206705A (ja) | インダクタ及びその製造方法 | |
| JP3051534B2 (ja) | チップインダクタ | |
| JPH07130556A (ja) | コイル及びその製造方法 |