JPH06332541A - サーボ系における速度特性改善方法および速度特性を改善したサーボ系 - Google Patents

Abstract

(57)【要約】 【目的】 全速度領域における高い精度の速度検知を可
能とし、全速度領域で安定度の高い速度制御を実現する
こと。 【構成】 インクリメンタル・エンコーダ２１により検
出されたフィードバックパルスを、一定のサンプリング
タイム毎に位置カウンタ２２により計数しフィードバッ
クパルス数Ｎ_FBP を計数する。また、時間間隔Ｔ_CLK で
発生する基準クロックをタイムカウンタ２４により計数
して、フィードバックパルスが発生する毎にラップラッ
チ２５にラッチする。そして、次のサンプリングタイム
開始時のラップラッチ２５の値をタイムラッチ２６にラ
ッチすることにより、パルス数Ｎ_{FB P} を計数するに要し
た期間における基準クロック数Ｎ_CLK を求める。次に、
求めた上記値とフィードバックパルスの分解能ΔＤか
ら、（式）Ｖ＝Ｎ_FBP ×ΔＤ／（Ｎ_CLK ×Ｔ_CLK ）によ
り制御対象の速度Ｖを算出し制御対象を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインクリメンタル方式の
エンコーダを位置検出器および速度検出器に使用してフ
ィードバック制御を行うサーボ系における速度特性改善
方法および速度特性を改善したサーボ系に関し、特に本
発明は、全速度領域で安定度の高い速度制御を行うこと
を可能としたサーボにおける速度特性改善方法および速
度特性を改善したサーボ系に関するものである。

【０００２】

【従来の技術】インクリメンタル方式のエンコーダを位
置検出器および速度検出器に使用してフィードバック制
御を行うソフトウェアサーボ系において、インクリメン
タル・エンコーダが出力するフィードバックパルスより
速度を求める方式としては、パルスカウント方式およ
び周期計測方式が広く知られている。

【０００３】のパルスカウント方式は、一定のサンプ
リングタイム間のフィードバックパルス数を計測するた
めの位置カウンタを、同時に速度カウンタとして使用す
る方法であり、その際、速度は次の（１）式で算出され
る。 Ｖ＝Ｎ_FBP ×ΔＤ／Ｔ_SMP （１） 上記式（１）において、 Ｖ ：速度〔ｍｍ／ｓｅｃ〕 Ｎ_FBP ：サンプリングタイム間のフィードバックパルス
数〔ｐｕｌｓｅ〕 ΔＤ ：フィードバックパルス分解能〔ｍｍ／ｐｕｌｓ
ｅ〕 Ｔ_SMP ：サンプリングタイム〔ｓｅｃ〕 また、の周期計測方式はフィードバックパルス間の時
間を一定の基準クロックで計測して速度を算出する方式
であり、その際、速度は次の（２）式で算出される。

【０００４】 Ｖ＝ΔＤ×１／（Ｎ_CLK ×Ｔ_CLK ） （２） 上記式（２）において、 Ｖ ：速度〔ｍｍ／ｓｅｃ〕 ΔＤ ：フィードバックパルス分解能〔ｍｍ／ｐｕｌｓ
ｅ〕 １ ：パルス数（１〔ｐｕｌｓｅ〕） Ｎ_CLK ：フィードバックパルス間の基準クロック数 Ｔ_CLK ：基準クロックの周期〔ｓｅｃ〕

【０００５】

【発明が解決しようとする課題】ところで、上記した
のパルスカウント方式は簡単なハードウェアおよびソフ
トウェアで速度が算出できる反面、低速回転ではフィー
ドバックパルスの周期が長くなるため、サンプリングタ
イム間にカウントできるフィードバックパルス数が少な
くなり、測定誤差が大きくなるという欠点がある。その
結果、特に低速領域での速度帰還の誤差により、制御対
象のモータおよびその負荷に発振現象を引き起こす原因
となることもある。

【０００６】また、上記したの周期計測方式は高速回
転でフィードバックパルスの周期が短くなるため、フィ
ードバックパルス間にカウントできる基準クロック数が
少なくなり測定誤差が大きくなるという欠点がある。そ
の結果、パルスカウント方式とは逆に、高速領域での速
度帰還の誤差により、制御対象のモータおよびその負荷
に発振を引き起こす原因となることもある。

【０００７】さらに、周期計測方式では、フィードバッ
クパルスがサンプリングタイムと非同期であるため、ソ
フトウェアで速度を取り込むタイミングを割り込み要求
で発生しなければならず、高速回転時にはソフトウェア
の負荷が大きくなり、処理が追いつかなくなるという欠
点もある。本発明は上記した従来技術の欠点を改善する
ためになされたものであって、全速度領域において高い
精度の速度検知が可能であり、全速度領域で安定度の高
い速度制御を実現することができる、サーボ系における
速度特性改善方法および速度特性を改善したサーボ系を
提供することを目的とする。

【０００８】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。同図において、２１はインクリメンタル
・エンコーダ、２２はインクリメンタル・エンコーダ２
１が出力するフィードバックパルスを一定のサンプリン
グタイム間に計数する位置カウンタ、２３は位置カウン
タの出力を保持するラッチ、２４は所定時間間隔で発生
する基準クロックをカウントするタイムカウンタ、２５
はフィードバックパルスが発生する毎にタイムカウンタ
２４の計数値をラッチするラップラッチ、２６はサンプ
リングタイム開始時にラップラッチ２５に保持されたタ
イムカウンタ２４の計数値をラッチするタイムラッチ、
２７はタイムカウンタ２４の出力からラップラッチ２５
の出力を減算する減算器、２８はラッチ２３とタイムラ
ッチ２６の出力に基づき速度を算出する速度算出手段、
２９は回転方向反転時、タイムカウンタ２４、ラップラ
ッチ２５、タイムラッチ２６をリセットするリセット手
段である。

【０００９】上記課題を解決するため、本発明の請求項
１の発明は、図１に示すように、インクリメンタル方式
のエンコーダ２１を速度検出器として使用して、制御対
象の速度、もしくは、位置および速度をフィードバック
制御するサーボ系の速度特性改善方法において、インク
リメンタル・エンコーダ２１により検出されたフィード
バックパルスを、フィードバックパルスとは非同期な一
定のサンプリングタイム毎に計測してサンプリングタイ
ム間のフィードバックパルス数Ｎ_FBP を計数するととも
に、所定の時間間隔Ｔ_CLK で発生する基準クロックを計
数して、上記フィードバックパルス数Ｎ_FBP を計数する
に要した期間における基準クロック数Ｎ _CLK を求め、上
記、時間間隔Ｔ_CLK 、フィードバックパルス数Ｎ_FBP 、
基準クロック数Ｎ_CLK および、フィードバックパルスの
分解能ΔＤから、次式により制御対象の速度Ｖを算出
し、 Ｖ＝Ｎ_FBP ×ΔＤ／（Ｎ_CLK ×Ｔ_CLK ） 算出した速度に基づき、制御対象の速度、もしくは、速
度および位置を制御するようにしたものである。

【００１０】本発明の請求項２の発明は、インクリメン
タル方式のエンコーダ２１と、インクリメンタル・エン
コーダ２１が出力するフィードバックパルスとは非同期
な一定のサンプリングタイム間における上記フィードバ
ックパルス数Ｎ_FBP を計数する位置カウンタ２２と、位
置カウンタ２２の計数値を保持するラッチ２３と、所定
の時間間隔で発生する基準クロックを計数するタイムカ
ウンタ２４と、フィードバックパルスの発生時点におけ
るタイムカウンタ２４の計数値をラッチするラップラッ
チ２５と、次のサンプリングタイム開始時において上記
ラップラッチ２５に保持されている計数値Ｎ_CLK をラッ
チするタイムラッチ２６と、上記タイムカウンタ２４の
計数値Ｎ_CLK と上記タイムラッチ２６との計数値との差
を算出し、次のサンプリングタイムの開始時点におい
て、出力をタイムカウンタ２４にロードする減算器２７
と、上記タイムラッチ２６の計数値Ｎ_CLK と所定の時間
間隔Ｔ_CLK との積から上記フィードバックパルス数Ｎ
_FBP を計数するに要した時間Ｎ _CLK ×Ｔ_CLK を求め、上
記フィードバックパルス数Ｎ_FBP とフィードバックパル
スの分解能ΔＤの積を上記時間Ｎ_CLK ×Ｔ_CLK で割り算
することにより制御対象の速度を算出する速度算出手段
２８と、速度算出手段２８と位置カウンタ２２の計数値
に基づき制御対象を制御するサーボ系とを設け、位置カ
ウンタ２２の計数値と算出した速度に基づき制御対象を
制御するように構成したものである。

【００１１】本発明の請求項３の発明は、請求項２の発
明において、インクリメンタル・エンコーダ２１の回転
方向が反転した際、タイムカウンタ２４、ラップラッチ
２５、タイムラッチ２６をリセットする手段２９を設け
たものである。

【００１２】

【作用】速度を算出するため、従来のパルスカウント方
式においては、パルス数のみを変数として扱い、時間は
固定されたサンプリングタイムとしているために、パル
ス間の周期が長くなる低速領域では測定誤差が大きくな
る。また、周期計測方式においては、フィードバックパ
ルスの間隔のみを計測するため、パルス間の周期が短く
なる高速領域で測定誤差が大きくなる。

【００１３】そこで、インクリメンタル・エンコーダ２
１が出力するフィードバックパルスを一定のサンプリン
グタイム毎に計数し、計数したフィードバックパルス数
を時間で割り算して速度を算出する際、上記時間を固定
されたサンプリングタイムとはせずに変数として扱い、
上記フィードバックパルス数を計数するに要した期間を
用いて速度を算出すれば、低速度領域でも正確な速度を
算出することができる。

【００１４】例えば、インクリメンタル・エンコーダ２
１が周期ｔのフィードバックパルスを発生しており、一
定のサンプリングタイム間にｎ個のフィードバックパル
スが計測されたときに、上記ｎ個のフィードバックパル
スを計数するに要した期間ｎｔを基準クロックをカウン
トすることにより求め、上記フィードバックパルス数ｎ
を上記期間ｎｔで割り算することにより、１／ｔを求め
ることができる。したがって、サンプリングタイム内に
少なくとも１以上のフィードバックパルスがあれば、低
速度領域でも正確な速度を求めることが可能となる。

【００１５】また、前記した周期計測方式においては、
フィードバックパルスの間隔のみを計測するため、パル
ス間の周期が短くなる高速領域で測定誤差が大きくなる
が、上記の場合には、サンプリングタイム内の全フィー
ドバックパルス数を計数するに要した期間を計測してい
るので、誤差は基準クロックによる量子化誤差のみとな
り、全速度領域で同等の誤差となる。

【００１６】本発明は上記原理に基づき速度を算出する
ものであり、本発明の請求項１の発明においては、所定
の時間間隔Ｔ_CLK で発生する基準クロックを計数して、
一定のサンプリングタイム間のフィードバックパルス数
Ｎ_FBP を計数するに要した期間における基準クロック数
Ｎ_CLK を求め、上記、時間間隔Ｔ_CLK 、フィードバック
パルス数Ｎ_FBP 、基準クロック数Ｎ_CLK および、フィー
ドバックパルスの分解能ΔＤから、次の（３）式により
制御対象の速度Ｖを算出し、 Ｖ＝Ｎ_FBP ×ΔＤ／（Ｎ_CLK ×Ｔ_CLK ） （３） 算出した速度に基づき制御対象の速度を制御するように
したので、全速度領域における高い精度の速度検知が可
能となり、高精度な制御を行うことが可能となる。

【００１７】本発明の請求項２の発明においては、所定
の時間間隔で発生する基準クロックを計数するタイムカ
ウンタ２４と、フィードバックパルスの発生時点におけ
るタイムカウンタ２４の計数値をラッチするラップラッ
チ２５と、次のサンプリングタイム開始時において上記
ラップラッチ２５に保持されている計数値Ｎ_CLK をラッ
チするタイムラッチ２６と、上記タイムカウンタ２４の
計数値Ｎ_CLK と上記タイムラッチ２６との計数値との差
を算出し、次のサンプリングタイムの開始時点におい
て、出力をタイムカウンタ２４にロードする減算器２７
とを設けたので、前記した一定のサンプリングタイム間
のフィードバックパルス数Ｎ_FBP を計数するに要した期
間を求めることができ、請求項１の発明と同様、全速度
領域における高い精度の速度検知が可能となり、高精度
な制御を行うことが可能となる。

【００１８】特に、減算器２７を設け、サンプリング開
始時点でタイムカウンタ２４に初期値を設定することに
より、サーボ系を制御するソフトウェアはサンプリング
タイムの開始時点で位置カウンタ２２の計数値と、タイ
ムラッチ２６に保持されている基準カウント数Ｎ_CLK と
を同時に取り込むことができ、従来のようにソフトウェ
アに割り込みをかけて速度データを取り込む制御が不要
となり、ソフトウェアの負担が軽減される。

【００１９】本発明の請求項３の発明においては、請求
項２の発明において、インクリメンタル・エンコーダ２
１の回転方向が反転した際、タイムカウンタ２４、ラッ
プラッチ２５、タイムラッチ２６をリセットする手段を
設けたので、回転方向が反転しても速度検知が可能とな
る。

【００２０】

【実施例】図２は本発明の１実施例を示す図である。同
図において、１は図示しないモータ等の回転軸に取り付
けられモータ等の回転に応じた出力パルスを発生するイ
ンクリメンタル・エンコーダ、２はインクリメンタル・
エンコーダ１が出力するパルスをシステム・クロックで
同期化するためのクロック同期回路、３はクロック同期
回路２により同期化された９０°位相差のあるフィード
バックパルスの回転方向を判別するとともに、４逓倍す
るための方向判別逓倍回路であり、方向判別逓倍回路３
の出力は後述するタイミング生成回路７に与えられる。

【００２１】４はタイミング生成回路７を介して与えら
れる４逓倍されたフィードバックパルス（同図における
カウントクロック）をサンプリングタイム間カウントす
るための位置カウンタ、５は位置カウンタ４の最終カウ
ント値を保持するためのラッチ、６はタイミング生成回
路７に入力されるソフトフェア・コマンドによりイネー
ブルされる出力バッファである。

【００２２】７はシステム・クロック、サンプリングタ
イム、ソフトウェア・コマンド信号に基づき、タイミン
グ信号を生成するタイミング生成回路であり、タイミン
グ生成回路７は位置カウンタ４に対して、カウント開始
を指示するするカウントイネーブル信号、４逓倍された
フィードバック信号であるカウントクロック信号、カウ
ントアップもしくはカウントダウンを指示するアップ／
ダウン信号、および、カウント値をリセットさせるリセ
ット信号を生成し、ラッチ５に対して、位置カウンタ４
の出力をラッチさせるラッチ信号、および、ラッチされ
た信号をリセットさせるリセット信号を生成し、出力バ
ッファ６に対して、出力を指示するアウトプットイネー
ブル信号を生成する。

【００２３】また、タイミング生成回路７は後述するタ
イムカウンタ８に対して、基準クロック、後述する減算
回路１２の出力をロードさせるロード信号、基準クロッ
クのカウントの開始を指示するカウントイネーブル信
号、および、カウント値をリセットさせるリセット信号
を生成する。さらに、後述するラップラッチ９に対し
て、タイムカウンタ８の出力をラッチさせるラッチ信
号、および、ラッチされた信号をリセットさせるリセッ
ト信号を生成し、後述するタイムラッチ１０に対して、
ラップラッチ９の出力をラッチさせるラッチ信号、およ
び、ラッチされた信号をリセットさせるリセット信号、
出力バッファ１１に対して出力を指示するアウトプット
イネーブル信号を生成する。

【００２４】８はタイムカウンタであり、タイムカウン
タ８は基準クロックを計数することにより、位置カウン
タ４がサンプリングタイムにおけるフィードバックパル
スの最終カウント値を計数するに要した時間を計測す
る。９はフィードバックパルスが１個くる毎にタイムカ
ウンタ８により計測された途中計時を保持するためのラ
ップラッチである。

【００２５】また、１０はタイムラッチであり、タイム
ラッチ１０は、ラップラッチ９に保持された最終ラップ
ラッチの値を保持する。１１はタイミング生成回路７に
入力されるソフトウェア・コマンドによりイネーブルさ
れ出力を発生する出力バッフア、１２は次のサンプリン
グタイムの開始時点でのタイムカウンタ８の値とラップ
ラッチ９に保持されている最終的なラップラッチ（サン
プリングタイム間において最後のフィードバックパルス
が入力された時点におけるタイムカウンタ８のカウント
値）との差を算出する減算回路である。

【００２６】図３、図４は上記実施例の動作を示すタイ
ムチャートであり、図３はサンプリングタイム、フィー
ドバックパルス、ラップラッチ９、タイムラッチ１０等
にラッチされる値の計数期間等を示し、図４はサンプリ
ングタイム、フィードバックパルスとタイムカウンタの
計数値、ラップラッチ９、タイムラッチ１０等にラッチ
される値等を示している。

【００２７】図３において、Ｔ_SMP はサンプリングタイ
ム、Ｎ_FBP1，Ｎ_FBP2，Ｎ_FBP3はサンプリングタイム間の
フィードバックパルス数であり、位置カウンタ４の最終
値すなわち位置ラッチの値である。Ｎ_LT1S，Ｎ_LT2S，Ｎ
_LT3Sは次のサンプリングタイムの開始時点でのタイムカ
ウンタ８の値とラップラッチ９にラッチされている最終
的なラップラッチとの差、すなわち、サンプリングタイ
ムにおける最後のフィードバックパルスの発生時点から
次のサンプリングタイムの開始時点までの時間に相当し
たカウント値であり、減算回路１２の出力に対応する。

【００２８】Ｎ_LT11，Ｎ_LT21，Ｎ_LT31は１番目のフィー
ドバックパルスが来たときのタイムカウンタの値（ラッ
プラッチ９にラッチされた値）、Ｎ_LT12，Ｎ_LT22，Ｎ
_LT32は２番目のフィードバックパルスが来たときのタイ
ムカウンタの値（ラップラッチ９にラッチされた値）、
Ｎ_LT23は３番目のフィードバックパルスが来たときのタ
イムカウンタの値（ラップラッチ９にラッチされた値）
である。

【００２９】そして、本実施例においては、Ｎ_FBP1＝
２，Ｎ_FBP2＝３，Ｎ_FBP3＝２であるので、Ｎ_LT12，Ｎ
_LT23，Ｎ_LT32が、位置カウンタ４の最終値Ｎ_FBP1，Ｎ
_FBP2，Ｎ_{FB P3}の所要時間を表す基準クロック数Ｎ_CLK1，
Ｎ_CLK2，Ｎ_CLK3となる。すなわち、前回のサンプリング
タイムにおける最後のフィードバックパルスの発生時点
と、次のサンプリングタイムにおける最後のフィードバ
ックパルスの発生時点との差に対応するタイムカウンタ
の値Ｎ_LT12，Ｎ_LT23，Ｎ_LT32が、基準クロック数
Ｎ_CLK1，Ｎ_CLK2，Ｎ_CLK3となり、これらと基準クロック
時間Ｔ_CLK の積が前記した式（３）の分母となる。

【００３０】また、Ｎ_CNT1，Ｎ_CNT2，Ｎ_CNT3は次のサン
プリングタイムの開始時点でのタイムカウンタ８の値で
ある。図４において、（ａ）はサンプリングタイム、
（ｂ）はフィードバックパルス、（ｃ）はタイムカウン
タ８の計数値、（ｄ）はラップラッチ９にラッチされた
値、（ｅ）はタイムラッチ１０にラッチされた値、
（ｆ）は位置カウンタ４の計数値を示している。

【００３１】次に図３、図４を参照して図２の実施例の
動作を説明する。図２において、インクリメンタル・エ
ンコーダ１から出力される９０°位相差のあるフィード
バックパルスは、クロック同期回路２により同期化さ
れ、方向判別逓倍回路３により方向判別されるとともに
４逓倍され、タイミング生成回路７に入力される。

【００３２】タイミング生成回路７は、４逓倍されたフ
ィードバックパルス数をサンプリングタイムの間カウン
トするために位置カウンタ４にカウントクロックを与え
るとともに、カウント方向を指示するアップ／ダウン信
号、カウントイネーブル信号を与える。また、次のサン
プリングタイムの開始時点における位置カウンタ４の値
をラッチさせるためのラッチ信号をラッチ５に与えると
同時に、リセット信号を与えて位置カウンタ４の値をリ
セットする。

【００３３】一方、タイムカウンタ８は、タイミング生
成回路７が出力する基準クロックを常にカウントしてお
り、サンプリングタイムの開始時点から１番目のフィー
ドバックパルスが来ると、タイミング生成回路７がラッ
チ信号を出力し、タイムカウンタ８の値（図３において
は、Ｎ_LT11，Ｎ_LT21，Ｎ_LT31）をラップラッチ９にラッ
チする。同様に、２番目のフィードバックパルスが来る
と、タイムカウンタ８の値（図３においては、Ｎ_LT12，
Ｎ_LT22，Ｎ_LT32）をラップラッチ９にラッチする。さら
に、サンプリングタイムの間にフィードバックパルスが
３個ある場合には（図３の例においてＮ_FBP2＝３の場
合）、３番目のフィードバックパルスが来ると、タイム
カウンタ８の値（図３においては、Ｎ_LT23）をラップラ
ッチ９にラッチする。同様にして、ラップラッチ９には
フィードバックパルスがくる毎に、そのときのタイムカ
ウンタ８の値が保持される（図４の（ｄ）参照）。

【００３４】ついで、タイミング生成回路７は次のサン
プリングタイムの開始時点がくるとその時点で、ラップ
ラッチ９に保持されている値（最後のフィードバックパ
ルスが入力された時点のタイムカウンタ８の値がラッチ
されている）をタイムラッチ１０にラッチすると同時
に、タイムカウンタ８にロード信号を出力し、減算回路
１２により減算されたタイムカウンタ８のカウント値
（サンプリングタイムの開始時点のカウント値）とラッ
プラッチ９の値の差Ｎ_LT1S，Ｎ_LT2S，Ｎ_LT3Sをタイムカ
ウンタ８にロードする（図４の（ｃ），（ｅ）参照）。

【００３５】すなわち、次のサンプリングタイム間で計
測されるフィードバックパルス数Ｎ _FBP の所要時間をカ
ウントするためのタイムカウンタ８の初期値Ｎ_LT1S，Ｎ
_LT2S，Ｎ_LT3Sを求め、その値をタイムカウンタ８にロー
ドする。図３、図４においては、サンプリングタイム間
におけるフィードバックパルスＮ_FBP の数が２の時と３
の時があるが、フィードバックパルスＮ_FBP1＝２の時
は、３番目のフィードバックパルスがくる前に次のサン
プリングタイムの開始時点がくるので、Ｎ_LT12がフィー
ドバックパルスＮ_FBP1＝２の所要時間をカウントするた
めの基準クロック数Ｎ_CLK1となり、また、Ｎ_LT2Sが次の
サンプリングタイム間で計測されるフィードバックパル
ス数Ｎ_FBP2＝３の所要時間をカウントするためのタイム
カウンタ８の初期値となる。

【００３６】同様に、フィードバックパルスＮ_FBP2＝３
の時は、４番目のフィードバックパルスがくる前に次の
サンプリングタイムの開始時点がくるので、Ｎ_LT23がフ
ィードバックパルスＮ_FBP2＝３の所要時間をカウントす
るための基準クロック数Ｎ_{CL K2}となり、また、Ｎ_LT3Sが
次のサンプリングタイム間で計測されるフィードバック
パルス数Ｎ_FBP3＝２の所要時間をカウントするためのタ
イムカウンタ８の初期値となる。

【００３７】すなわち、タイムカウンタ８は前回のサン
プリングタイムにおける最後のフィードバックパルスの
発生時点を見かけ上のカウント開始時点としてタイムカ
ウントを行い、上記カウント開始時点からその回のサン
プリングタイムにおける最後のフィードバックパルスが
発生する時点までのカウント数を求め、このカウント数
をその回のサンプリングタイム間におけるフィードバッ
クパルス数Ｎ_FBP の所要時間をカウントするための基準
カウント数Ｎ_CLK とする。

【００３８】一方、サーボ系を制御するソフトウェアは
サンプリングタイムの開始時点をタイミング生成回路７
の内部にあるフラグをリードすることにより検知して、
そのフラグをクリアする。また、タイミング生成回路７
を介して出力バッファ６と出力バッファ１１をアウトプ
ットイネーブルとして、出力バッファ６よりラッチ５に
保持されているサンプリングタイム間におけるフィード
バックバックパルス数Ｎ_FBP と、出力バッファ１１より
タイムラッチ１０に保持されているフィードバックパル
ス数Ｎ_FBP の所要時間をカウントするための基準カウン
ト数Ｎ_CLK を取り込む。

【００３９】そして、上記のようにして求めたフィード
バックバックパルス数Ｎ_FBP 、基準カウント数Ｎ_CLK と
予め与えられた基準クロックの時間Ｔ_CLK 、フィードバ
ックパルスの分解能ΔＤに基づき前記した式（３）によ
り速度Ｖを算出し、算出された速度によりサーボ系を制
御する。上記のように、減算回路１２を設けサンプリン
グ開始時点でタイムカウンタ８に初期値を設定すること
により、タイムカウンタ８の計数値は前回のサンプリン
グタイムにおける最終フィードバックパルスの発生時点
を見かけ上の計数初期値とした計数値となり、サーボ系
を制御するソフトウェアはサンプリングタイムの開始時
点で位置カウンタ４の計数値と、タイムラッチ１０に保
持されている基準カウント数Ｎ_CLK とを同時に取り込む
ことができる。したがって、従来のようにソフトウェア
に割り込みをかけて速度データを取り込む制御が不要と
なり、ソフトウェアの負担が軽減される。

【００４０】また、方向判別逓倍回路３において、回転
方向が反転したと判別された場合には、タイムカウンタ
８、ラップラッチ９、タイムラッチ１０をリセットし、
上記と同様に、フィードバックバックパルス数Ｎ_FBP 、
基準カウント数Ｎ_CLK を求める。図５は従来のパルスカ
ウント方式および周期計測方式と本発明の速度誤差特性
を示す図であり、同図において、横軸は速度（mm/se
c）、縦軸は測定誤差（％）を示している。同図から明
らかなように、従来のパルスカウント方式においては低
速領域で測定誤差が大きくなり、また、周期計測方式に
おいては高速領域で測定誤差が大きくなるのに対し、本
発明においては全速度領域で同等の測定誤差となる。

【００４１】

【発明の効果】以上説明したように、本発明において
は、所定の時間間隔Ｔ_CLK で発生する基準クロックを計
数して、一定のサンプリングタイム間のフィードバック
パルス数Ｎ_FBP を計数するに要した期間における基準ク
ロック数Ｎ_CLK を求め、上記、時間間隔Ｔ_CLK 、フィー
ドバックパルス数Ｎ_FBP 、基準クロック数Ｎ_CLK およ
び、フィードバックパルスの分解能ΔＤから、制御対象
の速度Ｖを算出しているので、全速度領域における高い
精度の速度検知が可能となり、サーボ系全体のループゲ
インを高くすることができる。このため、より高精度な
制御が可能となるだけでなく、全速度領域で安定度の高
い速度制御の実現とモータ回転時の騒音の低減化が可能
となる。また、ソフトウェアサーボ系においては、サン
プリングタイムの開始時点で位置データと速度データを
取り込むことが可能となり、ソフトウェアの負担を軽減
することができる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の実施例を示す図である。

【図３】本発明の動作を示すタイムチャートである。

【図４】本発明の動作を示すタイムチャートである。

【図５】本発明と従来方式の速度誤差特性を示すグラフ
である。

【符号の説明】

１，２１ インクリメンタル・エンコー
ダ ２ クロック同期回路 ３ 方向判別逓倍回路 ４，２２ 位置カウンタ ５，２３ ラッチ ６ 出力バッファ ７，１１ タイミング生成回路 ８，２４ タイムカウンタ ９，２５ ラップラッチ １０，２６ タイムラッチ １２ 減算回路 ２６ 速度算出手段 Ｔ_SMP サンプリングタイム Ｎ_FBP1，Ｎ_FBP2，Ｎ_FBP3 フィードバックパルス数 Ｎ_LT1S，Ｎ_LT2S，Ｎ_LT3S 次のサンプリングタイムの開
始時点でのタイムカウンタの値と最終的なラップラッチ
との差 Ｎ_LT11，Ｎ_LT21，Ｎ_LT31 １番目のフィードバックパル
スが来たときのタイムカウンタの値 Ｎ_LT12，Ｎ_LT22，Ｎ_LT32 ２番目のフィードバックパル
スが来たときのタイムカウンタの値 Ｎ_CLK1，Ｎ_CLK2，Ｎ_CLK3 位置カウンタの最終値の所要
時間を表す基準クロック数 Ｎ_CNT1，Ｎ_CNT2，Ｎ_CNT3 次のサンプリングタイムの開
始時点でのタイムカウンタの値

Claims (3)

【特許請求の範囲】
1. 【請求項１】 インクリメンタル方式のエンコーダを速
   度検出器として使用して、制御対象の速度、もしくは、
   位置および速度をフィードバック制御するサーボ系の速
   度特性改善方法において、 インクリメンタル・エンコーダにより検出されたフィー
   ドバックパルスを、フィードバックパルスとは非同期な
   一定のサンプリングタイム毎に計測してサンプリングタ
   イム間のフィードバックパルス数Ｎ_FBP を計数するとと
   もに、 所定の時間間隔Ｔ_CLK で発生する基準クロックを計数し
   て、上記フィードバックパルス数Ｎ_FBP を計数するに要
   した期間における基準クロック数Ｎ_CLK を求め、 上記、時間間隔Ｔ_CLK 、フィードバックパルス数
   Ｎ_FBP 、基準クロック数Ｎ_{CL K} および、フィードバック
   パルスの分解能ΔＤから、次式により制御対象の速度Ｖ
   を算出し、 Ｖ＝Ｎ_FBP ×ΔＤ／（Ｎ_CLK ×Ｔ_CLK ） 算出した速度に基づき、制御対象の速度、もしくは、速
   度および位置を制御することを特徴とするサーボ系にお
   ける速度特性改善方法。
2. 【請求項２】 インクリメンタル方式のエンコーダ(21)
   と、 インクリメンタル・エンコーダ(21)が出力するフィード
   バックパルスとは非同期な一定のサンプリングタイム間
   における上記フィードバックパルス数Ｎ_FBP を計数する
   位置カウンタ(22)と、 位置カウンタ(22)の計数値を保持するラッチ(23)と、 所定の時間間隔Ｔ_CLK で発生する基準クロックを計数す
   るタイムカウンタ(24)と、 フィードバックパルスの発生時点におけるタイムカウン
   タ(24)の計数値をラッチするラップラッチ(25)と、 次のサンプリングタイム開始時において上記ラップラッ
   チ(25)に保持されている計数値Ｎ_CLK をラッチするタイ
   ムラッチ(26)と、 上記タイムカウンタ(24)の計数値Ｎ_CLK と上記タイムラ
   ッチ(26)との計数値との差を算出し、次のサンプリング
   タイムの開始時点において、出力をタイムカウンタ(24)
   にロードする減算器(27)と、 上記タイムラッチ(26)の計数値Ｎ_CLK と所定の時間間隔
   Ｔ_CLK との積から上記フィードバックパルス数Ｎ_FBP を
   計数するに要した時間Ｎ_CLK ×Ｔ_CLK を求め、上記フィ
   ードバックパルス数Ｎ_FBP を上記時間Ｎ_CLK ×Ｔ_CLK で
   割り算することにより制御対象の速度を算出する速度算
   出手段(28)と、速度算出手段(28)と位置カウンタ(22)の
   計数値に基づき制御対象を制御するサーボ系とを備えた
   速度特性を改善したサーボ系。
3. 【請求項３】 インクリメンタル・エンコーダ(21)の回
   転方向が反転した際にタイムカウンタ(24)、ラップラッ
   チ(25)、タイムラッチ(26)をリセットする手段(29)を備
   えた請求項２の速度特性を改善したソフトウェアサーボ
   系。