JPH06310593A - Manufacture of element isolation region - Google Patents

Manufacture of element isolation region

Info

Publication number
JPH06310593A
JPH06310593A JP12075693A JP12075693A JPH06310593A JP H06310593 A JPH06310593 A JP H06310593A JP 12075693 A JP12075693 A JP 12075693A JP 12075693 A JP12075693 A JP 12075693A JP H06310593 A JPH06310593 A JP H06310593A
Authority
JP
Japan
Prior art keywords
silicon oxide
film
groove
oxide film
isolation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12075693A
Other languages
Japanese (ja)
Inventor
Minoru Takeda
実 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12075693A priority Critical patent/JPH06310593A/en
Publication of JPH06310593A publication Critical patent/JPH06310593A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make a manufacturing process easy by eliminating the need for the flattening treatment of the surface of a semiconductor base body at a time when a trench having a different area is buried with silicon oxide in a method, in which an element isolation region is formed by burying the trench with silicon oxide. CONSTITUTION:A trench 12 is formed to a semiconductor base body 11 in a first process, a silicon oxide film 13 is shaped onto the bottom of the trench 12 in a second process, silicon oxide 14 is grown selectively on the silicon oxide film 13 in a third process, and the trench 12 is buried with silicon oxide 14, thus forming an element isolation region 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造プロ
セスにおける素子分離領域の製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an element isolation region in a semiconductor device manufacturing process.

【0002】[0002]

【従来の技術】半導体装置の基本要素である素子分離領
域の製造方法には、例えばLOCOS法が広範に用いら
れている。しかし素子分離領域となる酸化膜を成長させ
る際に、素子形成領域内にいわゆるバーズビークが伸び
る。
2. Description of the Related Art For example, a LOCOS method is widely used as a method of manufacturing an element isolation region which is a basic element of a semiconductor device. However, so-called bird's beak extends in the element formation region when the oxide film to be the element isolation region is grown.

【0003】このバーズビークの伸びを抑えるには、L
OCOS酸化膜を薄く形成すればよい。しかしLOCO
S酸化膜を薄く形成した場合には、素子分離領域の耐圧
の低下、寄生MOSのしきい値電圧の低下等の課題を生
じる。すなわち、バーズビークの伸びを抑制すること
と、素子分離領域の耐圧を確保することとは相反する関
係にある。このため、素子の微細化には限界があった。
To suppress the growth of this bird's beak, L
The OCOS oxide film may be thinly formed. But LOCO
When the S oxide film is formed thin, problems such as a reduction in breakdown voltage of the element isolation region and a reduction in the threshold voltage of the parasitic MOS occur. That is, suppressing the growth of the bird's beak and ensuring the breakdown voltage of the element isolation region are in a contradictory relationship. Therefore, there is a limit to miniaturization of the device.

【0004】そこでLOCOS法に代わる素子分離領域
の形成技術として、シリコン基板に溝(以下トレンチと
記す)を形成し、そのトレンチの内壁に酸化膜を形成し
た後、多結晶シリコンを埋め込む、いわゆる、トレンチ
型素子分離法が提案されている。
Therefore, as a technique for forming an element isolation region as an alternative to the LOCOS method, a groove (hereinafter referred to as a trench) is formed in a silicon substrate, an oxide film is formed on the inner wall of the trench, and then polycrystal silicon is buried. A trench type element isolation method has been proposed.

【0005】このトレンチ型素子分離法では、上記説明
したLOCOS法のようにバーズビークの問題は生じな
い。このため、素子形成領域を充分な広さに確保すると
ともに微細化を進めることが可能になる。
This trench type element isolation method does not cause the problem of bird's beak unlike the LOCOS method described above. For this reason, it becomes possible to secure a sufficiently large element formation region and promote miniaturization.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記説
明したトレンチ型素子分離法では、トレンチ内部に酸化
膜や多結晶シリコン膜を埋め込んで、基板の表面を平坦
化しなければならない。しかも、通常、トレンチの大き
さは一定ではなく、狭いものもあれば広いものもある。
However, in the trench type element isolation method described above, the surface of the substrate must be flattened by burying an oxide film or a polycrystalline silicon film inside the trench. Moreover, the size of the trench is usually not constant, and some trenches are narrow and some trenches are wide.

【0007】このように大きさが異なるトレンチに素子
分離領域を形成するには、まず、例えばCVD法のよう
な堆積して埋め込むことが可能な成膜技術によって、ト
レンチの内部を含む基板表面に例えば酸化膜を堆積す
る。そして、基板表面を平坦化するために、酸化膜の表
面に、例えば塗布法によって平坦化膜を成膜する。その
後、エッチバックによって、基板表面が露出するまで上
記平坦化膜と酸化膜とを除去する。
In order to form the element isolation regions in the trenches having different sizes as described above, first, a film forming technique capable of being deposited and buried, such as a CVD method, is first formed on the substrate surface including the inside of the trench. For example, an oxide film is deposited. Then, in order to flatten the surface of the substrate, a flattening film is formed on the surface of the oxide film by, for example, a coating method. After that, the flattening film and the oxide film are removed by etch back until the surface of the substrate is exposed.

【0008】上記のように、トレンチ内に素子分離領域
を形成しかつ基板表面を平坦化する素子分離領域の製造
方法では、製造工程が複雑になる。
As described above, in the method of manufacturing the element isolation region in which the element isolation region is formed in the trench and the surface of the substrate is flattened, the manufacturing process becomes complicated.

【0009】またトレンチの底部は角張って形成されて
いるため、その部分に機械的応力が集中し易い。このた
め、シリコン基板に転位や結晶欠陥等が発生して、例え
ばリークを生じやすくなる。この結果、素子形成領域に
形成される、例えばトランジスタの電気的特性が劣化す
ることになる。
Further, since the bottom of the trench is formed to be square, mechanical stress is likely to concentrate on that portion. For this reason, dislocations, crystal defects, etc. occur in the silicon substrate, and, for example, leaks are likely to occur. As a result, the electrical characteristics of, for example, a transistor formed in the element formation region deteriorates.

【0010】本発明は、トレンチ構造の素子分離領域を
簡単に形成するのに優れている素子分離領域の製造方法
を提供することを目的とする。
An object of the present invention is to provide a method for manufacturing an element isolation region which is excellent in easily forming an element isolation region having a trench structure.

【0011】[0011]

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた素子分離領域の製造方法である。
すなわち、第1の工程で、半導体基体に溝を形成し、第
2の工程で、溝の底部に酸化シリコン膜を形成する。そ
の後第3の工程で、酸化シリコン膜上に酸化シリコンを
選択的に成長させて、その酸化シリコンで溝の内部を埋
め込むことにより素子分離領域を形成する。
SUMMARY OF THE INVENTION The present invention is a method for manufacturing an element isolation region, which has been made to achieve the above object.
That is, a groove is formed in the semiconductor substrate in the first step, and a silicon oxide film is formed on the bottom of the groove in the second step. Then, in a third step, silicon oxide is selectively grown on the silicon oxide film and the inside of the trench is filled with the silicon oxide to form an element isolation region.

【0012】上記第1の工程においては、半導体基体の
表面に酸化防止膜を形成した後、この酸化防止膜より半
導体基体に溝を形成する。そして上記第2の工程では、
溝の側壁に側壁酸化防止膜を形成して、さらに熱酸化法
によって、溝の底部に酸化シリコン膜を形成した後、側
壁酸化防止膜を除去する。そして上記第3の工程を行っ
て、溝の内部に酸化シリコンよりなる素子分離領域を形
成する。
In the first step, after forming an oxidation preventing film on the surface of the semiconductor substrate, a groove is formed in the semiconductor substrate from this oxidation preventing film. And in the second step,
After forming a sidewall oxidation prevention film on the sidewall of the groove and further forming a silicon oxide film on the bottom of the groove by a thermal oxidation method, the sidewall oxidation prevention film is removed. Then, the third step is performed to form an element isolation region made of silicon oxide inside the groove.

【0013】[0013]

【作用】上記素子分離領域の製造方法では、半導体基体
に形成した溝の底部に酸化シリコン膜を形成し、その酸
化シリコン膜を選択成長種として酸化シリコンを選択的
に成長させることにより、溝の大きさに関係なく、溝の
内部は成長させた酸化シリコンによって埋め込まれる。
In the method of manufacturing the element isolation region described above, a silicon oxide film is formed at the bottom of the groove formed in the semiconductor substrate, and the silicon oxide film is selectively grown as a selective growth seed to selectively grow the silicon oxide film. Regardless of size, the inside of the trench is filled with grown silicon oxide.

【0014】また半導体基体の表面に酸化防止膜を形成
するとともに溝の側壁に側壁酸化防止膜を形成すること
により、熱酸化時には、溝の底部にしか酸化シリコン膜
が形成されない。そして酸化防止膜および側壁酸化防止
膜を除去することにより、溝の底部には酸化シリコン膜
のみが残されることになる。
By forming the anti-oxidation film on the surface of the semiconductor substrate and the side-wall anti-oxidation film on the side wall of the groove, the silicon oxide film is formed only on the bottom of the groove during the thermal oxidation. Then, by removing the antioxidant film and the sidewall antioxidant film, only the silicon oxide film is left at the bottom of the groove.

【0015】[0015]

【実施例】本発明の実施例を図1の製造工程図により説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the manufacturing process chart of FIG.

【0016】図1の(1)に示すように、まず第1の工
程を行う。この工程では、通常のホトリソグラフィー技
術とエッチングとによって、半導体基体11の上面側に
溝12を形成する。
As shown in (1) of FIG. 1, first, the first step is performed. In this step, the groove 12 is formed on the upper surface side of the semiconductor substrate 11 by the usual photolithography technique and etching.

【0017】次いで図1の(2)に示す第2の工程を行
う。この工程では、溝12の底部のみに酸化シリコン膜
13を形成する。
Then, the second step shown in FIG. 1B is performed. In this step, the silicon oxide film 13 is formed only on the bottom of the groove 12.

【0018】その後図1の(3)に示す第3の工程を行
う。この工程では、選択的成長法によって、上記酸化シ
リコン膜13を種にして、溝12の内部に酸化シリコン
14を選択的に成長させる。そして当該溝12の内部を
酸化シリコン14で埋め込むことにより素子分離領域1
5を形成する。
After that, the third step shown in FIG. 1C is performed. In this step, the silicon oxide film 13 is used as a seed to selectively grow the silicon oxide 14 inside the trench 12 by the selective growth method. Then, by burying the inside of the groove 12 with silicon oxide 14, the element isolation region 1
5 is formed.

【0019】上記選択的成長法は、酸化シリコン膜13
以外の面よりの酸化シリコン14の成長が起きない条件
にて、酸化シリコン膜13を種にして酸化シリコン14
を成長させる。このような条件としては、例えば(1)
式および(2)式に示す化学反応を利用して、液相中で
酸化シリコン14を選択的に成長させる。
The above-mentioned selective growth method is used for the silicon oxide film 13
Under the condition that the growth of the silicon oxide 14 from other surfaces does not occur, the silicon oxide film 13 is used as a seed for the silicon oxide 14
Grow. Examples of such conditions include (1)
The silicon oxide 14 is selectively grown in the liquid phase by utilizing the chemical reaction represented by the formula and the formula (2).

【0020】[0020]

【化1】 [Chemical 1]

【0021】[0021]

【化2】 [Chemical 2]

【0022】上記(1)式に示すように、ヘキサフルオ
ロシリケート(H2 SiF6 )と水(H2 O)とを反応
させてフッ化水素(HF)と酸化シリコン(SiO2
とを生成する。このとき生成される酸化シリコンは、溝
12の底部に形成した酸化シリコン膜13上にのみ成長
する。このようにして溝12の内部を埋め込む状態に酸
化シリコン14を成長させる。
As shown in the above formula (1), hexafluorosilicate (H 2 SiF 6 ) is reacted with water (H 2 O) to produce hydrogen fluoride (HF) and silicon oxide (SiO 2 ).
Produces and. The silicon oxide generated at this time grows only on the silicon oxide film 13 formed at the bottom of the groove 12. In this way, the silicon oxide 14 is grown to fill the inside of the groove 12.

【0023】ここで(1)式に示す反応で発生したフッ
化水素は、(2)式に示す反応によって中和される。す
なわち、オルトホウ酸(H3 BO3 )とフッ化水素(H
F)とが反応して、水(H2 O)とフッ化ホウ素イオン
(BF4 - )とオキソニウムイオン(H3 + )とに変
わる。
The hydrogen fluoride generated by the reaction represented by the equation (1) is neutralized by the reaction represented by the equation (2). That is, orthoboric acid (H 3 BO 3 ) and hydrogen fluoride (H 3
F) reacts and is converted into water (H 2 O), boron fluoride ion (BF 4 ) and oxonium ion (H 3 O + ).

【0024】上記素子分離領域15の製造方法では、半
導体基体11に形成した溝12の底部に酸化シリコン膜
13を形成し、その酸化シリコン膜13を選択成長種と
して酸化シリコン14を選択的に成長させることによ
り、溝12の大きさに関係なく、溝12の内部は成長さ
せた酸化シリコン14によって完全に埋め込まれる。し
かも溝12に埋め込まれた酸化シリコン14は、半導体
基体11の表面よりも少し盛り上がった状態になる。し
かしながら、半導体基体11の表面を平坦化処理しなけ
ればならないような段差は生じない。また溝12の底部
に形成した酸化シリコン膜13より酸化シリコン14を
成長させるので、溝12の角部には、大きな応力がかか
らない。このため、素子分離領域15の周辺の半導体基
体11には、転位や結晶欠陥が発生しない。
In the method of manufacturing the element isolation region 15, the silicon oxide film 13 is formed on the bottom of the groove 12 formed in the semiconductor substrate 11, and the silicon oxide film 13 is selectively grown as a seed for selective growth of the silicon oxide 14. By doing so, the inside of the groove 12 is completely filled with the grown silicon oxide 14 regardless of the size of the groove 12. Moreover, the silicon oxide 14 embedded in the groove 12 is in a state of being slightly raised above the surface of the semiconductor substrate 11. However, there is no step difference that requires the surface of the semiconductor substrate 11 to be flattened. Further, since the silicon oxide 14 is grown from the silicon oxide film 13 formed on the bottom of the groove 12, no great stress is applied to the corners of the groove 12. Therefore, dislocations and crystal defects do not occur in the semiconductor substrate 11 around the element isolation region 15.

【0025】次に、上記実施例で説明した素子分離領域
15の製造方法において、溝12の底部に酸化シリコン
膜13を形成する方法を、図2の酸化シリコン膜の形成
工程図により具体的に説明する。なお図では、上記図1
で説明したと同様の構成部品には同一符号を付す。
Next, in the method of manufacturing the element isolation region 15 described in the above embodiment, the method of forming the silicon oxide film 13 on the bottom of the groove 12 will be specifically described with reference to the process chart of forming the silicon oxide film of FIG. explain. In addition, in FIG.
The same reference numerals are given to the same components as those described in.

【0026】図2の(1)に示すように、第1の工程で
は、半導体基体11の表面に、例えば熱酸化法によっ
て、まず酸化シリコンよりなるパッド酸化膜21を、例
えば数nmの厚さに形成する。さらに例えばCVD法に
よって、窒化シリコンよりなる酸化防止膜22を、例え
ば100nmの厚さに成膜する。
As shown in FIG. 2A, in the first step, a pad oxide film 21 made of silicon oxide is first formed on the surface of the semiconductor substrate 11 by, for example, a thermal oxidation method to a thickness of, for example, several nm. To form. Further, the antioxidant film 22 made of silicon nitride is formed to a thickness of 100 nm, for example, by the CVD method.

【0027】次いでホトリソグラフィー技術によって、
上記酸化防止膜22の上面の所定の位置に、エッチング
マスク23を形成する。このエッチングマスク23は、
例えばレジストよりなる。
Then, by the photolithography technique,
An etching mask 23 is formed at a predetermined position on the upper surface of the antioxidant film 22. This etching mask 23 is
For example, it is made of resist.

【0028】その後図2の(2)に示すように、通常の
ドライエッチング技術によって、上記酸化防止膜22の
2点鎖線で示す部分,パッド酸化膜21の2点鎖線で示
す部分,半導体基体11の2点鎖線で示す部分をエッチ
ングして除去し、半導体基体11に、例えば深さが40
0nmの溝(トレンチ)12を形成する。その後、アッ
シャー処理またはウェットエッチング等によって、エッ
チングマスク23を除去する。
After that, as shown in FIG. 2B, by a normal dry etching technique, the portion of the anti-oxidation film 22 indicated by the two-dot chain line, the portion of the pad oxide film 21 indicated by the two-dot chain line, and the semiconductor substrate 11 are formed. The part indicated by the two-dot chain line is removed by etching, and the semiconductor substrate 11 has a depth of 40
A 0 nm groove (trench) 12 is formed. After that, the etching mask 23 is removed by asher processing or wet etching.

【0029】次いで図2の(3)に示す第2の工程を行
う。この工程では、例えば熱酸化法によって、上記溝1
2の側壁に酸化シリコン膜24を、例えば数nmの厚さ
に生成する。さらに例えばCVD法によって、溝12の
内壁を含む上記酸化防止膜22上に、窒化シリコン膜2
5を成膜する。
Then, the second step shown in FIG. 2C is performed. In this step, the groove 1 is formed by, for example, a thermal oxidation method.
A silicon oxide film 24 is formed on the side wall of 2 with a thickness of several nm, for example. Further, the silicon nitride film 2 is formed on the antioxidant film 22 including the inner wall of the groove 12 by, for example, a CVD method.
5 is formed into a film.

【0030】その後、通常のエッチバック処理によっ
て、2点鎖線で示す部分の窒化シリコン膜25を除去し
て、溝12の側壁に、上記窒化シリコン膜(25)より
なる側壁酸化防止膜26を形成する。この側壁酸化防止
膜26は、例えば50nm〜100nmの膜厚に形成さ
れる。上記エッチバック処理では、溝12の底部側の酸
化シリコン膜24の一部分(2点鎖線で示す部分)も除
去される。このようにして、溝12の底部以外は、酸化
防止膜22と側壁酸化防止膜26とによって覆われる。
After that, the silicon nitride film 25 in the portion indicated by the chain double-dashed line is removed by a normal etch back process, and the sidewall anti-oxidation film 26 made of the silicon nitride film (25) is formed on the sidewall of the groove 12. To do. The sidewall anti-oxidation film 26 is formed to have a film thickness of, for example, 50 nm to 100 nm. In the above etch-back process, a part (the part indicated by a chain double-dashed line) of the silicon oxide film 24 on the bottom side of the groove 12 is also removed. In this way, the portions other than the bottom of the groove 12 are covered with the antioxidant film 22 and the sidewall antioxidant film 26.

【0031】続いて図2の(4)に示すように、熱酸化
法によって、溝12の底部に露出している半導体基体1
1を酸化して、溝12の底部に酸化シリコン膜13を形
成する。この酸化シリコン膜13は、中央部膜厚dが、
例えば200nmの厚さに形成される。このとき、通常
のLOCOS法で形成した酸化膜と同様に、酸化シリコ
ン膜13は側壁酸化防止膜26の下部方向にも伸びるた
め、当該側壁酸化防止膜26は上方に少し持ち上げられ
る。
Subsequently, as shown in (4) of FIG. 2, the semiconductor substrate 1 exposed at the bottom of the groove 12 is formed by a thermal oxidation method.
1 is oxidized to form a silicon oxide film 13 on the bottom of the groove 12. The silicon oxide film 13 has
For example, it is formed to a thickness of 200 nm. At this time, like the oxide film formed by the normal LOCOS method, the silicon oxide film 13 also extends in the lower direction of the sidewall oxidation prevention film 26, so that the sidewall oxidation prevention film 26 is slightly lifted upward.

【0032】その後エッチング処理によって、上記酸化
防止膜22と上記側壁酸化防止膜26と上記パッド酸化
膜21と上記酸化シリコン膜24とを除去する。このと
き、上記酸化シリコン膜13の表層も除去される。上記
酸化防止膜22と上記側壁酸化防止膜26とを除去する
には、例えば高温リン酸を用いたウェットエッチングを
行う。またパッド酸化膜21と酸化シリコン膜24とを
除去するには、例えばフッ酸溶液を用いたウェットエッ
チングを行う。このとき、酸化シリコン膜13の表層も
エッチングされるが、当該酸化シリコン膜13の膜厚
は、その後の選択的成長を行うときの成長種になるのに
十分な厚さに確保されている。
After that, the oxidation prevention film 22, the sidewall oxidation prevention film 26, the pad oxide film 21 and the silicon oxide film 24 are removed by an etching process. At this time, the surface layer of the silicon oxide film 13 is also removed. To remove the antioxidant film 22 and the sidewall antioxidant film 26, for example, wet etching using high-temperature phosphoric acid is performed. To remove the pad oxide film 21 and the silicon oxide film 24, for example, wet etching using a hydrofluoric acid solution is performed. At this time, the surface layer of the silicon oxide film 13 is also etched, but the film thickness of the silicon oxide film 13 is ensured to be a sufficient thickness to serve as a growth seed for the subsequent selective growth.

【0033】その後図2の(5)に示すように、上記図
1の(3)により説明した第3の工程と同様にして、酸
化シリコン膜13より酸化シリコン14を選択的に成長
させて、溝12の内部を当該酸化シリコン14で埋め込
むことにより素子分離領域15を形成する。
Thereafter, as shown in FIG. 2 (5), the silicon oxide film 14 is selectively grown from the silicon oxide film 13 in the same manner as in the third step described with reference to FIG. 1 (3). An element isolation region 15 is formed by filling the inside of the groove 12 with the silicon oxide 14.

【0034】上記酸化シリコン膜の形成方法では、半導
体基体11の表面および溝12の側壁に酸化防止膜22
と側壁酸化防止膜26とを形成したことにより、溝12
の底部のみに半導体基体11が露出する状態になる。よ
って熱酸化法を行うことにより、溝12の底部にのみ酸
化シリコン膜13が形成される。そして上記酸化防止膜
22と上記側壁酸化防止膜26と上記パッド酸化膜21
と上記酸化シリコン膜24とを除去することにより、溝
12の底部には酸化シリコン膜13のみが残されること
になる。
In the above method of forming a silicon oxide film, the antioxidant film 22 is formed on the surface of the semiconductor substrate 11 and the sidewall of the groove 12.
By forming the sidewall oxidation prevention film 26 and
The semiconductor substrate 11 is exposed only at the bottom of the. Therefore, by performing the thermal oxidation method, the silicon oxide film 13 is formed only on the bottom of the groove 12. Then, the antioxidant film 22, the sidewall antioxidant film 26, and the pad oxide film 21.
By removing the silicon oxide film 24 and the silicon oxide film 24, only the silicon oxide film 13 is left at the bottom of the groove 12.

【0035】[0035]

【発明の効果】以上、説明したように本発明によれば、
半導体基体の溝の底部に形成した酸化シリコン膜を選択
成長種として酸化シリコンを選択的に成長させるので、
酸化シリコンは上方にのみ成長する。このため、溝の大
きさに関係なく溝の内部を酸化シリコンで埋め込むこと
ができる。また半導体基体の表面を平坦化するために平
坦化膜を形成してエッチバック処理を行うような複雑な
工程を必要としないので、製造方法が簡単である。
As described above, according to the present invention,
Since the silicon oxide film formed at the bottom of the groove of the semiconductor substrate is used as a selective growth seed to selectively grow silicon oxide,
Silicon oxide grows only above. Therefore, the inside of the groove can be filled with silicon oxide regardless of the size of the groove. Further, since a complicated process of forming a flattening film and performing an etchback process for flattening the surface of the semiconductor substrate is not required, the manufacturing method is simple.

【0036】また半導体基体の表面に酸化防止膜を形成
し、溝の側壁に側壁酸化防止膜を形成するので、熱酸化
法によって、溝の底部にのみ酸化シリコン膜を形成する
ことができる。その後酸化防止膜と側壁酸化防止膜とを
除去するので、溝の底部には酸化シリコン膜のみを残す
ことができる。したがって、溝の底部に残した酸化シリ
コンを選択成長種として、溝の上方向に酸化シリコンを
成長させることができる。
Further, since the antioxidant film is formed on the surface of the semiconductor substrate and the sidewall antioxidant film is formed on the sidewall of the groove, it is possible to form the silicon oxide film only on the bottom of the groove by the thermal oxidation method. After that, since the antioxidant film and the sidewall antioxidant film are removed, only the silicon oxide film can be left at the bottom of the groove. Therefore, it is possible to grow silicon oxide in the upper direction of the groove by using the silicon oxide left on the bottom of the groove as a selective growth seed.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例の製造工程図である。FIG. 1 is a manufacturing process diagram of an example.

【図2】酸化シリコン膜の形成工程図である。FIG. 2 is a process drawing of forming a silicon oxide film.

【符号の説明】[Explanation of symbols]

11 半導体基体 12 溝 13 酸化シリコン膜 14 酸化シリコン 15 素子分離領域 22 酸化防止膜 26 側壁酸化防止膜 11 Semiconductor Base 12 Groove 13 Silicon Oxide Film 14 Silicon Oxide 15 Element Isolation Region 22 Antioxidation Film 26 Sidewall Antioxidation Film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基体に溝を形成する第1の工程
と、 前記溝の底部に酸化シリコン膜を形成する第2の工程
と、 前記酸化シリコン膜上に酸化シリコンを選択的に成長さ
せて、当該成長させた酸化シリコンで前記溝を埋め込む
ことにより素子分離領域を形成する第3の工程とを行う
ことを特徴とする素子分離領域の製造方法。
1. A first step of forming a groove in a semiconductor substrate, a second step of forming a silicon oxide film on the bottom of the groove, and a step of selectively growing silicon oxide on the silicon oxide film. And a third step of forming an element isolation region by burying the groove with the grown silicon oxide.
【請求項2】 請求項1記載の素子分離領域の製造方法
において、 第1の工程で、半導体基体の表面に酸化防止膜を形成し
た後、当該酸化防止膜より当該半導体基体に溝を形成
し、 次いで第2の工程で、前記溝の側壁に側壁酸化防止膜を
形成して、さらに熱酸化法によって当該溝の底部に酸化
シリコン膜を形成した後、当該側壁酸化防止膜を除去
し、 その後前記第3の工程で、前記酸化シリコン膜上に酸化
シリコンを選択的に成長させて、当該成長させた酸化シ
リコンで前記溝の内部を埋め込むことにより素子分離領
域を形成することを特徴とする素子分離領域の製造方
法。
2. The method for manufacturing an element isolation region according to claim 1, wherein in the first step, an antioxidant film is formed on the surface of the semiconductor substrate, and then a groove is formed in the semiconductor substrate from the antioxidant film. Then, in a second step, a sidewall oxidation prevention film is formed on the sidewall of the groove, and a silicon oxide film is further formed on the bottom of the groove by a thermal oxidation method, and then the sidewall oxidation prevention film is removed. In the third step, a device isolation region is formed by selectively growing silicon oxide on the silicon oxide film and filling the inside of the trench with the grown silicon oxide. Method of manufacturing isolation region.
JP12075693A 1993-04-23 1993-04-23 Manufacture of element isolation region Pending JPH06310593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12075693A JPH06310593A (en) 1993-04-23 1993-04-23 Manufacture of element isolation region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12075693A JPH06310593A (en) 1993-04-23 1993-04-23 Manufacture of element isolation region

Publications (1)

Publication Number Publication Date
JPH06310593A true JPH06310593A (en) 1994-11-04

Family

ID=14794218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12075693A Pending JPH06310593A (en) 1993-04-23 1993-04-23 Manufacture of element isolation region

Country Status (1)

Country Link
JP (1) JPH06310593A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8257515B2 (en) 2002-07-05 2012-09-04 Gbc Metals, Llc Copper alloy containing cobalt, nickel and silicon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8257515B2 (en) 2002-07-05 2012-09-04 Gbc Metals, Llc Copper alloy containing cobalt, nickel and silicon

Similar Documents

Publication Publication Date Title
US5989978A (en) Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US6326283B1 (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
US6593206B2 (en) Isolation region forming methods
KR960016502B1 (en) Integrated circuit isolation method
JP3689298B2 (en) Method for forming a separation portion in a semiconductor body
US6150234A (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
US6033969A (en) Method of forming a shallow trench isolation that has rounded and protected corners
US5926721A (en) Isolation method for semiconductor device using selective epitaxial growth
US6096622A (en) Method of forming shallow trench isolation of semiconductor device
JP2000058802A (en) Manufacture of soi wafer
JPH06310593A (en) Manufacture of element isolation region
JP2955838B2 (en) Method for manufacturing semiconductor device
US6261966B1 (en) Method for improving trench isolation
JPH09321131A (en) Semiconductor device and manufacture thereof
JPH07105438B2 (en) Method for manufacturing semiconductor device
JPH07183370A (en) Manufacture of semiconductor device
KR100468681B1 (en) Method for isolating the devices by trench
KR100470160B1 (en) Device isolation film formation method of semiconductor device
JPH06224187A (en) Forming method for locos oxide film
KR100202196B1 (en) Method of forming an element isolation region in a semiconductor device
US6780774B2 (en) Method of semiconductor device isolation
KR20000019068A (en) Method for isolating semiconductor devices
KR960013501B1 (en) Field oxide film forming method of semiconductor device
KR20020080912A (en) Method of forming trench type isolation layer in semiconductor device
KR19990039742A (en) Device isolation method of semiconductor device