JPH06310472A - Flattening method for thin-film step on transparent substrate - Google Patents

Flattening method for thin-film step on transparent substrate

Info

Publication number
JPH06310472A
JPH06310472A JP9457393A JP9457393A JPH06310472A JP H06310472 A JPH06310472 A JP H06310472A JP 9457393 A JP9457393 A JP 9457393A JP 9457393 A JP9457393 A JP 9457393A JP H06310472 A JPH06310472 A JP H06310472A
Authority
JP
Japan
Prior art keywords
film
transparent substrate
insulating film
thin film
flattening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9457393A
Other languages
Japanese (ja)
Inventor
Makoto Takamura
誠 高村
Masato Moriwake
政人 守分
Takashi Nishi
孝 西
Toshihiro Namita
俊弘 波多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP9457393A priority Critical patent/JPH06310472A/en
Publication of JPH06310472A publication Critical patent/JPH06310472A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To flatten a thin-film step easily without increasing the number of masks to be used in photolithography process when a transparent substrate is used as in a liquid crystal display. CONSTITUTION:After a negative-type photoresist is applied so that the step part of an insulation film 3 is covered, light is exposed from the rear-surface of a transparent substrate 1 with a wiring pattern 2 as a mask, thus providing an opening 7 at a resist film 5. Then, an isotropic etching is performed to the projecting part of the insulation film 3 with the resist film 5 as a mask.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、透明基板上に薄膜パタ
ーンが形成されることにより、段差を有する基板の平坦
化法に関する。さらに詳しくは、アクティブマトリック
ス形液晶表示装置などに用いられる透明基板上の多層配
線構造を有する層間絶縁膜などの段差の平坦化法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of flattening a substrate having a step by forming a thin film pattern on a transparent substrate. More specifically, the present invention relates to a method of flattening steps such as an interlayer insulating film having a multilayer wiring structure on a transparent substrate used in an active matrix type liquid crystal display device or the like.

【0002】[0002]

【従来の技術】従来、LSIなどの超小型で微細構造の
素子においては、配線パターンなどにより生じた段差の
平坦化という工程は配線の断線や短絡などを防止するた
め、不可欠の工程である。一方、液晶表示装置などの透
明基板上に形成される電極などの積層膜は、それ程微細
構造ではなく、また基板自体も大型であり、製造コスト
の低減のために工程の簡略化が重視され、段差の平坦化
法は積極的には用いられていない。
2. Description of the Related Art Conventionally, in an ultra-small and fine structure element such as an LSI, a step of flattening a step caused by a wiring pattern or the like is an indispensable step in order to prevent disconnection or short circuit of wiring. On the other hand, a laminated film such as an electrode formed on a transparent substrate such as a liquid crystal display device does not have such a fine structure, and the substrate itself is large, so that simplification of the process is important in order to reduce the manufacturing cost. The step-flattening method is not actively used.

【0003】しかし液晶表示装置においても、高画質化
の要請より、各画素が小さくなり、配線も細くする必要
があるため、配線膜を厚くして電気抵抗を小さくする傾
向にあり、段差による配線切れなどの問題が生じてきて
いる。たとえば、薄膜トランジスタ(以下、TFTとい
う)が設けられている透明基板上に、アルミニウム膜な
どからなる下層配線を形成したのち、酸化ケイ素などか
らなる薄い絶縁膜をたとえばプラズマCVD法などによ
り設けるばあい、下層の配線と重なる部分で、絶縁膜に
は段差が生じる。したがって絶縁膜上にさらにアルミニ
ウムなどからなる上層の配線を下層の配線と交差させる
ように形成するばあいには、絶縁膜の段差のところで上
層の配線に断線などの不良が発生し易い。
However, even in the liquid crystal display device, each pixel needs to be small and the wiring needs to be thin due to the demand for high image quality. Therefore, the wiring film tends to be thickened to reduce the electric resistance. Problems such as disconnection are occurring. For example, when a lower layer wiring made of an aluminum film or the like is formed on a transparent substrate provided with a thin film transistor (hereinafter, referred to as a TFT) and then a thin insulating film made of silicon oxide or the like is provided by, for example, a plasma CVD method, A step is formed in the insulating film at a portion overlapping the lower wiring. Therefore, when an upper wiring made of aluminum or the like is formed on the insulating film so as to intersect with the lower wiring, a defect such as a disconnection is likely to occur in the upper wiring at the step of the insulating film.

【0004】また液晶表示装置のばあいは、電極膜や絶
縁膜上に液晶層の液晶分子を配列させるための配向膜が
設けられるが、段差部分ではラビング処理ができず、液
晶分子の配向性が不充分で、光の漏れなどが生じる。
Further, in the case of a liquid crystal display device, an alignment film for aligning liquid crystal molecules of a liquid crystal layer is provided on an electrode film or an insulating film, but rubbing treatment cannot be carried out at a step portion and the alignment property of the liquid crystal molecules is provided. Is insufficient, causing light leakage.

【0005】このため電気抵抗を小さくすることを目的
として配線導電膜の膜厚を大きくするばあいでも、膜厚
をある程度以上大きくすることはできない。
Therefore, even when the film thickness of the wiring conductive film is increased for the purpose of reducing the electric resistance, the film thickness cannot be increased to a certain extent or more.

【0006】一方液晶表示装置のような大型の基板でフ
ォトリソグラフィ工程で用いられるマスクの枚数を増や
すことなく簡単に配線の断線などを防止するために、た
とえば上層の配線が設けられる絶縁膜の段差部に半導
体膜や絶縁膜からなるパッドを設ける、下層の配線に
テーパ状のエッチングを施すことにより絶縁膜の段差を
なだらかにする、一層が断線しても他の層で補償でき
るように上層配線を多層構造にするなどの対策が実用化
されている。
On the other hand, in a large-sized substrate such as a liquid crystal display device, in order to easily prevent disconnection of wiring without increasing the number of masks used in the photolithography process, for example, a step of an insulating film provided with an upper wiring is provided. A pad made of a semiconductor film or an insulating film is provided in the part, the step of the insulating film is smoothed by performing a tapered etching on the wiring of the lower layer, and the upper layer wiring can be compensated by another layer even if one layer is broken Measures such as using a multi-layer structure have been put to practical use.

【0007】[0007]

【発明が解決しようとする課題】しかし前述のたとえば
の方法では、金属膜としてタンタルやチタンやモリブ
デンなどを用いればテーパ状にエッチングを施すことが
できるが、アルミニウムではテーパ状にエッチングをす
ることが難しい。また、段差部でのステップカバレッジ
の不良による断線の発生を防止するためには、段差部の
平坦化が最も有効であるが、前述の対策では、絶縁膜を
完全には平坦化するものではないため、製造段階での条
件の変動によっては上層の配線に断線が発生し易いとい
う問題がある。
However, in the above-mentioned method, for example, when tantalum, titanium, molybdenum, or the like is used as the metal film, the etching can be performed in a tapered shape, but in the case of aluminum, the etching can be performed in a tapered shape. difficult. Further, the flattening of the step portion is most effective for preventing the occurrence of disconnection due to poor step coverage at the step portion, but the above-mentioned measures do not completely flatten the insulating film. Therefore, there is a problem that disconnection is likely to occur in the wiring in the upper layer depending on the change in the conditions at the manufacturing stage.

【0008】また、半導体装置などの製造プロセスで用
いられるエッチバック法による平坦化を適用しようとし
ても、下層配線の間隔がたとえば約10μm以上と広い領
域では、凹部に充填するエッチバック材料層に凹みがで
きて平坦にならず、この部分にダミーパターンを用いて
さらにエッチバック材料層を充填しなければならない。
したがってフォトリソグラフィのマスク枚数が増加した
り、エッチバック材料層の凹みとダミーパターンのマス
クとのあいだでアライメントずれが発生し易いという問
題がある。
Further, even if an attempt is made to apply planarization by an etch-back method used in the manufacturing process of semiconductor devices and the like, in a region where the distance between lower layer wirings is as wide as, for example, about 10 μm or more, the etch-back material layer to be filled in the recess is depressed. However, a dummy pattern must be used to fill this area with an additional etchback material layer.
Therefore, there are problems that the number of masks for photolithography increases and that misalignment easily occurs between the recess of the etchback material layer and the mask of the dummy pattern.

【0009】その結果、液晶表示装置など大型の基板を
有する装置においては、前述のエッチバック法は実用性
に乏しいという問題がある。
As a result, there is a problem that the above-mentioned etchback method is not practical in a device having a large substrate such as a liquid crystal display device.

【0010】本発明はこのような問題を解決して、液晶
表示装置など、基板として透明基板が用いられ、とくに
段差の原因となるパターンにアルミニウムやクロムなど
の金属が用いられているばあいに、フォトリソグラフィ
工程において使用するマスク枚数を増やす必要がない、
簡易な薄膜段差の平坦化法を提供することを目的とす
る。
The present invention solves such a problem, and when a transparent substrate is used as a substrate in a liquid crystal display device or the like, and particularly when a metal such as aluminum or chrome is used for a pattern that causes a step difference. , There is no need to increase the number of masks used in the photolithography process,
It is an object of the present invention to provide a simple method for flattening a thin film step.

【0011】[0011]

【課題を解決するための手段】本発明の薄膜の段差の平
坦化法は、透明基板の表面上に不透明薄膜パターンが設
けられることにより段差部が形成される透明基板上の薄
膜段差の平坦化法であって、(a)前記不透明薄膜パタ
ーンにより形成された段差上に絶縁膜を設け、ついでネ
ガ型のフォトレジストからなるレジスト膜を設け(b)
前記透明基板の裏面側から露光し、ついで前記フォトレ
ジストを現像することにより、前記レジスト膜の前記不
透明薄膜のパターンにより感光されない部分を除去して
開口部を設け、(c)該開口部を有するレジスト膜をマ
スクとして前記絶縁膜に等方性エッチングを施すことに
より平坦化し、(d)前記レジスト膜を剥離するもので
ある。
A method of flattening a step of a thin film of the present invention is a method of flattening a step of a thin film on a transparent substrate in which a step is formed by providing an opaque thin film pattern on the surface of the transparent substrate. (A) providing an insulating film on the step formed by the opaque thin film pattern, and then providing a resist film made of a negative type photoresist (b)
By exposing from the back surface side of the transparent substrate and then developing the photoresist, a portion of the resist film that is not exposed by the pattern of the opaque thin film is removed to provide an opening, and (c) the opening is provided. The insulating film is isotropically etched by using the resist film as a mask to planarize the insulating film, and (d) the resist film is peeled off.

【0012】なお、前述の基板の透明や配線パターンの
不透明とは、ネガ型のフォトレジストを感光させるよう
な光(たとえば、紫外線)の波長の領域でそれぞれ透
明、不透明となるものである。
The above-mentioned "transparency of the substrate" and "opacity of the wiring pattern" are transparent and opaque in the wavelength region of light (for example, ultraviolet rays) that exposes the negative photoresist.

【0013】[0013]

【作用】本発明の薄膜段差の平坦化法によれば、透明基
板の裏面側から配線パターンをマスクとしてフォトレジ
ストに光を照射するため、フォトレジストのパターニン
グが自己整合となり、新たにマスクを形成する必要がな
いと共に、アライメントずれが生じない。
According to the flattening method of the step of the thin film of the present invention, since the photoresist is irradiated with light from the back surface side of the transparent substrate using the wiring pattern as a mask, the patterning of the photoresist is self-aligned and a new mask is formed. There is no need to do this and no misalignment occurs.

【0014】[0014]

【実施例】つぎに図面を参照しながら本発明の薄膜積層
基板の段差の平坦化法について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A flattening method for steps of a thin film laminated substrate according to the present invention will be described below with reference to the drawings.

【0015】図1は本発明の薄膜段差の平坦化法の一実
施例の工程を示す断面説明図である。本実施例では液晶
表示装置などに用いられる透明基板上に、たとえばゲー
ト線やソース線などの信号配線のパターンが形成された
ばあいに、その表面を平坦化する方法について説明す
る。
FIG. 1 is a cross-sectional explanatory view showing the steps of an embodiment of a method for flattening a thin film step according to the present invention. In this embodiment, a method of flattening the surface of a transparent substrate used for a liquid crystal display device or the like when a pattern of signal lines such as gate lines and source lines is formed will be described.

【0016】まず、図1(a)に示すように、ガラス、
プラスチックス、石英、サファイアなどからなる透明基
板1上に設けられたアルミニウム、タンタルなどからな
る不透明な配線パターン2の段差部4を被覆するよう
に、酸化ケイ素、チッ化ケイ素、金属酸化物などからな
る絶縁膜3を設け、その上の全面にネガ型のフォトレジ
ストを塗布してレジスト膜5を形成する。
First, as shown in FIG. 1 (a), glass,
To cover the step portion 4 of the opaque wiring pattern 2 made of aluminum, tantalum, etc. provided on the transparent substrate 1 made of plastics, quartz, sapphire, etc., silicon oxide, silicon nitride, metal oxide, etc. The insulating film 3 is formed, and a negative photoresist is applied to the entire surface of the insulating film 3 to form a resist film 5.

【0017】配線パターン2は従来と同様にスパッタ
法、真空蒸着法などで成膜したのち、レジスト膜(図示
されていない)などでマスクをしてエッチングすること
により形成する。この配線パターンの厚さは通常0.1 〜
0.5 μm程度に設けられる。また絶縁膜3はCVD法、
スパッタ法などで成膜し、その厚さは配線パターン2と
同程度またはそれ以上の厚さにする。さらにその上に設
けられるレジスト膜5はたとえば紫外線などを照射した
部分は変質し、照射されない部分は薬品で簡単に溶解さ
れるネガ型のフォトレジストが使用される。ネガ型フォ
トレジストとしては、たとえばOMR−83(商品名、
東京応化工業(株))などを使用できる。感光する光は
紫外線には限定されず、その光に対して基板1は透明
で、配線パターン2は不透明であればよい。
The wiring pattern 2 is formed by forming a film by a sputtering method, a vacuum evaporation method or the like as in the conventional case, and then etching by using a mask with a resist film (not shown) or the like. The thickness of this wiring pattern is usually 0.1-
It is set to about 0.5 μm. The insulating film 3 is formed by the CVD method,
A film is formed by a sputtering method or the like, and its thickness is set to the same level as the wiring pattern 2 or more. Further, for the resist film 5 provided thereon, for example, a negative type photoresist is used in which a portion irradiated with ultraviolet rays or the like is altered and a portion not irradiated is easily dissolved by a chemical. As a negative photoresist, for example, OMR-83 (trade name,
Tokyo Ohka Kogyo Co., Ltd. etc. can be used. The light to be sensitized is not limited to ultraviolet light, and the substrate 1 may be transparent and the wiring pattern 2 may be opaque to the light.

【0018】つぎに、図1(b)に示すように、透明基
板1の裏面側から配線パターン2をマスクとして露光
し、ついで現像することにより開口部7を設ける。
Next, as shown in FIG. 1B, an opening 7 is provided by exposing the transparent substrate 1 from the back surface side using the wiring pattern 2 as a mask and then developing.

【0019】前述のように、透明基板1は露光する光に
対して透明であるため、露光用の光は透明基板1を透過
し、また酸化ケイ素などの薄い絶縁膜3も光を透過させ
るため、レジスト膜5は感光して変質する。一方配線パ
ターン2はアルミニウムやチタンなどの金属で形成され
ているため遮光し、配線パターン2上のレジスト膜5部
分のみ露光されない。この状態で現像することにより、
レジスト膜5はネガ型であるため、露光されない部分の
み腐蝕されて開口部7が形成される。現像液としてはレ
ジスト膜の種類にもよるが、前述の例のフォトレジスト
を使用すれば、通常、OMR現像液(商品名、東京応化
工業(株))などが用いられる。
As described above, since the transparent substrate 1 is transparent to the light to be exposed, the light for exposure is transmitted through the transparent substrate 1, and the thin insulating film 3 such as silicon oxide is also transmitted. The resist film 5 is exposed to light and deteriorates in quality. On the other hand, since the wiring pattern 2 is formed of a metal such as aluminum or titanium, the wiring pattern 2 is shielded from light and only the resist film 5 portion on the wiring pattern 2 is not exposed. By developing in this state,
Since the resist film 5 is a negative type, only the unexposed portion is corroded to form the opening 7. As the developing solution, depending on the type of the resist film, if the photoresist of the above-mentioned example is used, an OMR developing solution (trade name, Tokyo Ohka Kogyo Co., Ltd.) is usually used.

【0020】つぎに図1(c)に示すように、開口部7
が形成されたレジスト膜5をマスクとして絶縁膜3の凸
部を等方性エッチングをすることにより、配線パターン
2上の部分が絶縁膜3の面と平坦になるようにする。こ
のばあい配線パターン2を露出させる必要はなく、図2
に示すように、絶縁膜3が残った状態で平坦化されても
よい。このエッチング液は絶縁膜である酸化ケイ素やチ
ッ化ケイ素などを等方的にエッチングできるものであれ
ばよく、通常はフッ酸溶液、リン酸溶液などが使用され
5〜15分間程度の処理で平坦化できる。また、CHF3
とCF4 ガスやSF6 やCl2 などのガスを用いたドラ
イエッチングでも、縦と横のエッチングレートが1:1
程度の等方性エッチングであれば使用できる。また等方
性エッチング以外でも、O2 ガスを多く含むプラズマに
よって、レジストを後退させながらエッチングすること
により平坦化できる。
Next, as shown in FIG. 1 (c), the opening 7
The convex portion of the insulating film 3 is isotropically etched by using the resist film 5 with the mask formed as a mask so that the portion on the wiring pattern 2 becomes flat with the surface of the insulating film 3. In this case, it is not necessary to expose the wiring pattern 2, and
As shown in, the insulating film 3 may be flattened in a state where it remains. This etching solution may be any one that isotropically etches silicon oxide, silicon nitride, etc., which are insulating films. Usually, a hydrofluoric acid solution, a phosphoric acid solution, etc. are used, and are flattened by a treatment for about 5 to 15 minutes. Can be converted. Also, CHF 3
And even in dry etching using CF 4 gas or gas such as SF 6 or Cl 2 , the vertical and horizontal etching rates are 1: 1.
Any isotropic etching can be used. Further, other than isotropic etching, it is possible to planarize the resist by etching while retreating the resist with plasma containing a large amount of O 2 gas.

【0021】そののち、図1(d)に示すように、レジ
スト膜5を剥離することにより、表面が平坦化され、そ
の面上に層間絶縁膜、配向膜、保護膜などの目的に応じ
た膜を成膜することができる。この面にさらに前述の絶
縁膜3と同じ酸化ケイ素などからなる絶縁膜6を成膜す
ればより完全な平坦面を形成できる。レジスト膜5の剥
離除去はたとえば剥離液−502A(商品名、東京応化
工業(株))などの通常のレジスト膜除去処理液を使用
することができ、またO2 プラズマによるアッシングに
よっても除去することができる。
After that, as shown in FIG. 1 (d), the surface of the resist film 5 is flattened by peeling off the resist film 5, and an interlayer insulating film, an alignment film, a protective film or the like is formed on the surface according to the purpose. A film can be deposited. By further forming an insulating film 6 made of silicon oxide or the like as the above-mentioned insulating film 3 on this surface, a more complete flat surface can be formed. The resist film 5 can be removed by stripping using a normal resist film stripping solution such as stripping solution-502A (trade name, Tokyo Ohka Kogyo Co., Ltd.), or by ashing with O 2 plasma. You can

【0022】つぎに具体的実施例により本発明の薄膜積
層基板の表面平坦化法についてさらに詳細に説明する。
Next, the method for flattening the surface of the thin film laminated substrate of the present invention will be described in more detail with reference to specific examples.

【0023】実施例1 液晶表示装置用のガラスからなる透明基板1上に約300n
m の厚さの配線パターン2が形成されたのちに、CVD
法で酸化ケイ素(SiO2 )からなる絶縁膜3を全面に
成膜した。絶縁膜3の厚さは約400nm であった。ついで
その表面全面にゴムとビスアジドからなるレジスト膜5
を約1000nmの厚さで設けた(図1(a)参照)。
Example 1 About 300 n was formed on a transparent substrate 1 made of glass for a liquid crystal display device.
After the wiring pattern 2 having a thickness of m is formed, CVD is performed.
The insulating film 3 made of silicon oxide (SiO 2 ) was formed on the entire surface by the method. The thickness of the insulating film 3 was about 400 nm. Then, a resist film 5 consisting of rubber and bisazide is formed on the entire surface.
Was provided with a thickness of about 1000 nm (see FIG. 1 (a)).

【0024】つぎに、透明基板1の裏面側から全面に波
長が405nm でエネルギー束密度が11mW/cm2 の紫外線を
約15〜30秒間照射した。そののちOMR現像液に約1分
間浸漬することにより、配線マスク2により露光されな
かった部分が除去され、レジスト膜5に開口部7が形成
された(図1(b)参照)。
Next, ultraviolet rays having a wavelength of 405 nm and an energy flux density of 11 mW / cm 2 were applied to the entire back surface of the transparent substrate 1 for about 15 to 30 seconds. After that, by immersing in the OMR developing solution for about 1 minute, the portion not exposed by the wiring mask 2 was removed, and the opening 7 was formed in the resist film 5 (see FIG. 1B).

【0025】そののち、CHF3 とCF4 の混合ガスプ
ラズマ雰囲気で約5分間、20〜80℃で反応させることに
より、SiO2 からなる絶縁膜3の凸部がエッチングさ
れて配線パターン2が露出した(図1(c)参照)。
After that, by reacting in a mixed gas plasma atmosphere of CHF 3 and CF 4 for about 5 minutes at 20 to 80 ° C., the convex portion of the insulating film 3 made of SiO 2 is etched and the wiring pattern 2 is exposed. (See FIG. 1 (c)).

【0026】ついで、レジスト剥離液でレジスト膜5を
剥離除去し、CVD法で再度SiO2 からなる絶縁膜6
を400nm 程度成膜し、表面を平坦化した(図1(D)参
照)。
Next, the resist film 5 is peeled and removed with a resist peeling liquid, and the insulating film 6 made of SiO 2 is again formed by the CVD method.
Was deposited to a thickness of about 400 nm and the surface was flattened (see FIG. 1D).

【0027】[0027]

【発明の効果】本発明の薄膜段差の平坦化法によれば、
新たなフォトリソグラフィ工程を必要とせずに、セルフ
アライメントにより凸部のみのエッチングをしているた
め、簡易な方法で、かつ、精度よく薄膜の段差を除去し
て平坦化することができる。また薄膜の段差の除去を等
方性エッチングにより行っているので、安価な装置で加
工することができ、かつ、エッチバック法におけるよう
なイオン衝撃による薄膜の膜質の劣化も少ない。
According to the flattening method of the thin film step of the present invention,
Since only the convex portion is etched by self-alignment without requiring a new photolithography process, it is possible to remove the step of the thin film and planarize it accurately by a simple method. Further, since the step of the thin film is removed by isotropic etching, the film can be processed by an inexpensive device and the film quality of the thin film is less deteriorated by ion bombardment as in the etch back method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の薄膜の平坦化法の一実施例の工程を示
す断面説明図である。
FIG. 1 is a cross-sectional explanatory view showing a process of an embodiment of a thin film flattening method of the present invention.

【図2】本発明の薄膜の平坦化法の他の実施例の一工程
を示す断面説明図である。
FIG. 2 is a sectional explanatory view showing a step of another embodiment of the flattening method for a thin film of the present invention.

【符号の説明】[Explanation of symbols]

1 透明基板 2 配線パターン 3 絶縁膜 4 段差部 5 レジスト膜 7 開口部 1 transparent substrate 2 wiring pattern 3 insulating film 4 step 5 resist film 7 opening

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 (72)発明者 波多 俊弘 京都市右京区西院溝崎町21番地 ローム株 式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Office reference number FI Technical indication location H01L 21/3205 (72) Inventor Toshihiro Hata 21 Saiin Mizozaki-cho, Ukyo-ku, Kyoto City ROHM Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 透明基板の表面上に不透明薄膜パターン
が設けられることにより段差部が形成される透明基板上
の薄膜段差の平坦化法であって、 (a)前記不透明薄膜パターンにより形成された段差上
に絶縁膜を設け、ついでネガ型のフォトレジストからな
るレジスト膜を設け (b)前記透明基板の裏面側から露光し、ついで前記フ
ォトレジストを現像することにより、前記レジスト膜の
前記不透明薄膜パターンにより感光されない部分を除去
して開口部を設け、 (c)該開口部を有するレジスト膜をマスクとして前記
絶縁膜に等方性エッチングを施すことにより平坦化し、 (d)前記レジスト膜を剥離する ことを特徴とする透明基板上の薄膜段差の平坦化法。
1. A method of flattening a thin film step on a transparent substrate, wherein a step portion is formed by providing an opaque thin film pattern on the surface of a transparent substrate, comprising: (a) forming the opaque thin film pattern. An insulating film is provided on the step, and then a resist film made of a negative type photoresist is provided. (B) The transparent film is exposed from the back surface side, and then the photoresist is developed to develop the opaque thin film of the resist film. An opening is provided by removing a portion which is not exposed by the pattern, and (c) the insulating film is isotropically etched by using the resist film having the opening as a mask to planarize it, and (d) the resist film is peeled off. A method of flattening a step of a thin film on a transparent substrate, which is characterized by:
JP9457393A 1993-04-21 1993-04-21 Flattening method for thin-film step on transparent substrate Pending JPH06310472A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9457393A JPH06310472A (en) 1993-04-21 1993-04-21 Flattening method for thin-film step on transparent substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9457393A JPH06310472A (en) 1993-04-21 1993-04-21 Flattening method for thin-film step on transparent substrate

Publications (1)

Publication Number Publication Date
JPH06310472A true JPH06310472A (en) 1994-11-04

Family

ID=14114048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9457393A Pending JPH06310472A (en) 1993-04-21 1993-04-21 Flattening method for thin-film step on transparent substrate

Country Status (1)

Country Link
JP (1) JPH06310472A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166388B2 (en) 2002-05-14 2012-04-24 Microsoft Corporation Overlaying electronic ink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166388B2 (en) 2002-05-14 2012-04-24 Microsoft Corporation Overlaying electronic ink

Similar Documents

Publication Publication Date Title
US6740596B2 (en) Manufacturing method of active matrix substrate
US4778773A (en) Method of manufacturing a thin film transistor
KR100482735B1 (en) Process for forming pattern and method for producing liquid crystal display apparatus
US7157319B2 (en) Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode
KR100613015B1 (en) Liquid crystal device, liquid crystal display panel and method for manufacturing the same
US6794231B2 (en) Method for manufacturing a liquid crystal display panel having a gate line with at least one opening
KR20020004848A (en) Pattern forming method and method of manufacturing thin film transistor
KR100653467B1 (en) Method for manufacturing tft-lcd
JP3975014B2 (en) Manufacturing method of liquid crystal display device
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
JP2002151381A (en) Method for forming pattern
KR100590925B1 (en) method for manufacturing the TFT- LCD
JPH1020342A (en) Production of active matrix substrate
JPH06310472A (en) Flattening method for thin-film step on transparent substrate
JP2737982B2 (en) Method for manufacturing thin film transistor
JP3200639B2 (en) Method for manufacturing thin film transistor panel
JP2000188329A (en) Manufacture of semiconductor device and formation of multilayered wiring structure
JP3071964B2 (en) Manufacturing method of liquid crystal display device
KR100615437B1 (en) Etching Method for Cu line having inner barrier layer
KR100705616B1 (en) Method for manufacturing thin film transistor liquid crystal display device
JPH08254714A (en) Production of reflection type liquid crystal display device
KR100341129B1 (en) method for manufacturing TFT- LCD
KR100436009B1 (en) Method of manufacturing tft substrate with self-aligned pixel electrode
KR960012270B1 (en) Forming pattern method of transparent electrode
JPH0434815B2 (en)