JPH0630343B2 - Amorphous silicon thin film conductor containing microcrystalline phase - Google Patents

Amorphous silicon thin film conductor containing microcrystalline phase

Info

Publication number
JPH0630343B2
JPH0630343B2 JP60299465A JP29946585A JPH0630343B2 JP H0630343 B2 JPH0630343 B2 JP H0630343B2 JP 60299465 A JP60299465 A JP 60299465A JP 29946585 A JP29946585 A JP 29946585A JP H0630343 B2 JPH0630343 B2 JP H0630343B2
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
amorphous silicon
temperature
film conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60299465A
Other languages
Japanese (ja)
Other versions
JPS62158320A (en
Inventor
俊彦 宮越
節夫 古田土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP60299465A priority Critical patent/JPH0630343B2/en
Publication of JPS62158320A publication Critical patent/JPS62158320A/en
Publication of JPH0630343B2 publication Critical patent/JPH0630343B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/81Structural details of the junction
    • H10N10/817Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子回路に使用するための導電体に係り、
特にマイクロエレクトロニクスの範囲に属するもので、
特殊な新しい原子的構造を備えた薄膜導電体に関する。
この新しい特殊な半導体薄膜導電体は、半導体材料で成
るにも拘らず、比較的大きな導電率をもち、しかもその
温度係数が小さく、他方では熱電能(ゼーベック係数の
大きさ)が半導体のように大きいという特徴を備えてい
ることが発見されたことから、微細な熱電効果素子を構
成することができ、電力測定用のパワーセンサの構成素
材とすることができる。また、機械的ひずみ(あるいは
応力)によってその抵抗が変化するエラスト抵抗効果
(あるいはピエゾ抵抗効果)を備えているから、ひずみ
あるいは力のセンサの構成素材とすることができる。す
なわち、各種のセンサエレクトロニクス用素材を提供す
るものである。
Description: TECHNICAL FIELD The present invention relates to a conductor for use in an electronic circuit,
Especially belongs to the microelectronics range,
The present invention relates to a thin film conductor having a special new atomic structure.
Despite being made of a semiconductor material, this new special semiconductor thin-film conductor has a relatively large electric conductivity and a small temperature coefficient, while the thermoelectric power (Seebeck coefficient) is similar to that of a semiconductor. Since it was discovered that it has a large feature, it is possible to form a fine thermoelectric effect element and to use it as a constituent material of a power sensor for power measurement. Further, since it has an elastoresistance effect (or piezoresistance effect) whose resistance changes due to mechanical strain (or stress), it can be used as a constituent material of a strain or force sensor. That is, it provides various materials for sensor electronics.

〔従来の技術〕[Conventional technology]

センサ エレクトロニクス用素材として、各種の金属,
合金,単元素半導体,化合物半導体,半金属,アモルフ
ァス材料などが数多く知られているところである。従来
のこの種の素材の特性を見ると、いずれも一つに特長が
あると、他に欠点があるという具合であった。たとえ
ば、単元素半導体であるp形シリコンのピエゾ抵抗効果
は合金のニッケルクロムの10倍も大きいが、抵抗の温
度係数が10倍も大きいという具合であった。ゼーベッ
ク係数と導電率あるいはその温度係数についても同様な
ことが言える。
Sensors As materials for electronics, various metals,
Many alloys, single element semiconductors, compound semiconductors, semi-metals, amorphous materials, etc. are known. Looking at the characteristics of conventional materials of this kind, it was found that each one had its own characteristics and had other drawbacks. For example, the piezoresistive effect of p-type silicon, which is a single element semiconductor, is 10 2 times as large as that of nickel chrome alloy, but the temperature coefficient of resistance is 10 3 times as large. The same applies to the Seebeck coefficient and the conductivity or the temperature coefficient thereof.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

半導体の特長であるセンサ エレクトロニクスに利用し
たい優れた特性と、低抵抗(高導電率)およびその温度
係数が小さいという性質をともに備え、ガラス基板はじ
めあらゆる基板上に堆積でき、しかも加工し易いという
生産技術上の要請をすべて備えたマイクロエレクトロニ
クス用導電体を実現することがこの発明の課題である。
A characteristic of semiconductors, which has both excellent characteristics to be used in sensor electronics, low resistance (high conductivity) and a small temperature coefficient, can be deposited on any substrate including glass substrates, and is easy to process. It is an object of the present invention to realize a conductor for microelectronics that meets all the technical requirements.

〔問題点を解決するための手段〕[Means for solving problems]

この発明では薄膜導電体として、シリコンの微結晶相
と、アモルファス相との混在するような相素材が、高い
導電率をもち、その温度係数が小さく、しかも、大きな
ゼーベック効果とエラスト抵抗(ピエゾ抵抗)効果を示
すという発明者により発見された事実を利用する。すな
わち、絶縁性をもつ基板上に、上記アモルファス相と微
結晶相とが混在するようなシリコンで成る薄膜をマイク
ロエレクトロニクスの技法(たとえばプラズマCVD
法、光CVD法など)で作製し、その薄膜の両端に一対
の電極を備えて、電流の入・出力端子を形成して、上記
素材の電流現象(輸送現象)をセンサに利用できる構造
とする。
In the present invention, as a thin film conductor, a phase material such as a mixture of a silicon microcrystalline phase and an amorphous phase has a high conductivity, a small temperature coefficient, and a large Seebeck effect and an elast resistance (piezoresistance). ) Utilizing the fact discovered by the inventor that it is effective. That is, a thin film of silicon in which the amorphous phase and the microcrystalline phase are mixed is formed on a substrate having an insulating property by a microelectronic technique (for example, plasma CVD).
Method, photo-CVD method, etc.) and a pair of electrodes provided at both ends of the thin film to form current input / output terminals, so that the current phenomenon (transport phenomenon) of the above material can be used for a sensor. To do.

〔作 用〕[Work]

こうして作られたシリコン薄膜導電体はたとえば、結晶
化度(微結晶が全体に占める体積割合)は10%から99%
までと推定され、微結晶はシリコンであることが観測さ
れ、その平均粒径は50Åから500 Å程度と見込まれ、導
電率は少なくとも0.1 S・cm-1以上であり、導電率の温
度係数は1 %/K以下である。しかも、熱電能(ゼーベ
ック係数)の大きさは少なくとも10μV/Kを有し、エ
ラスト抵抗効果(ピエゾ抵抗効果)の大きさを示すゲー
ジ率(抵抗変化率/ひずみ)は少なくとも4を備えてい
る。
The silicon thin film conductor thus produced has, for example, a crystallinity (volume ratio of microcrystals in the whole) of 10% to 99%.
It is estimated that the microcrystals are silicon, the average grain size is expected to be about 50Å to 500Å, the conductivity is at least 0.1 S · cm −1 , and the temperature coefficient of conductivity is It is 1% / K or less. Moreover, the magnitude of thermoelectric power (Seebeck coefficient) is at least 10 μV / K, and the gauge rate (rate of resistance change / strain) indicating the magnitude of elastoresistance effect (piezoresistance effect) is at least 4.

〔実施例〕〔Example〕

この発明の薄膜導電体をマイクロエレクトロニクスの技
法の一つであるCVD(Chemical Vapour Deposition)
法で製造する方法について述べる。市販のプラズマCV
D炉を用いる。熱CVD炉あるいは光CVD炉でも差支
えないし、製造装置は要するにアモルファス相を形成で
きるものであればよい。ここで説明する実施例では、p
形の導電体を形成するものとする。なお、n形も同様な
方法で形成できる。
The thin-film conductor of the present invention is a CVD (Chemical Vapor Deposition) which is one of the microelectronic techniques.
The method of manufacturing by the method will be described. Commercially available plasma CV
A D furnace is used. A thermal CVD furnace or a photo CVD furnace may be used, and the manufacturing apparatus may be any as long as it can form an amorphous phase. In the example described here, p
Form a conductor. The n-type can also be formed by the same method.

炉内に導入する原料ガスはシランガスを用いる。p形ド
ーパントとして水素希釈のジボラン(B2H6)を添加する。
堆積条件の一例を表−1に示す。基板には少なくとも表
面が絶縁性をもつ基板、例えばガラス基板、マイカ、ポ
リミイドフィルムはじめ各種半導体基板もしくは表面が
絶縁材で覆われた金属板が用いられる。
Silane gas is used as the raw material gas introduced into the furnace. Hydrogen diluted diborane (B 2 H 6 ) is added as a p-type dopant.
Table 1 shows an example of deposition conditions. As the substrate, a substrate having at least an insulating surface, for example, a glass substrate, mica, a polymide film, various semiconductor substrates, or a metal plate whose surface is covered with an insulating material is used.

第1図は、表−1の条件でガラス基板上に堆積したアモ
ルファスシリコン薄膜のX線回折波形を示す図である。
図中、横軸は回折角2θを、又、縦軸は回折強度(任意
単位)をそれぞれ示す。又、波形AおよびBは、放電パ
ワー密度の大きさがそれぞれ0.15W/cm2,4.0W/cm2
堆積された場合の各X線回折パターンである。放電パワ
ーが大きくなるに従って、堆積したアモルファスシリコ
ン膜は完全なアモルファス相から微結晶相とアモルファ
ス相とが混在した相に変化していくようすが示されてい
る。又、(111),(110) および(311) に鋭い回折ピークが
表われており、(111),(110)および(311) 強く配向して
いることが示されている。又、各回折パターンのピーク
波形およびピーク値の回折角よりシリコンにより構成さ
れていることが示されている。微結晶相とアモルファス
相とが混在したアモルファスシリコン薄膜の結晶化度は
X線回折パターンをアモルファス相と微結晶相とに分離
することにより、計算で求めることができる。手順の記
述は省略する。
FIG. 1 is a diagram showing an X-ray diffraction waveform of an amorphous silicon thin film deposited on a glass substrate under the conditions of Table-1.
In the figure, the horizontal axis represents the diffraction angle 2θ, and the vertical axis represents the diffraction intensity (arbitrary unit). Further, waveforms A and B, the discharge power density magnitude is respectively 0.15 W / cm 2, is the X-ray diffraction pattern when deposited at 4.0 W / cm 2. It is shown that as the discharge power increases, the deposited amorphous silicon film changes from a completely amorphous phase to a phase in which a microcrystalline phase and an amorphous phase are mixed. Further, sharp diffraction peaks appear at (111), (110) and (311), indicating that (111), (110) and (311) are strongly oriented. Further, it is shown that it is composed of silicon from the peak waveform and the diffraction angle of the peak value of each diffraction pattern. The crystallinity of an amorphous silicon thin film in which a microcrystalline phase and an amorphous phase are mixed can be calculated by separating the X-ray diffraction pattern into the amorphous phase and the microcrystalline phase. The description of the procedure is omitted.

第2図は、アモルファスシリコン薄膜の結晶化度が放電
パワー密度の大きさに依存することを示す図で、X線回
折パターンより求めた実験結果の一例である。図中、横
軸は放電パワー密度Pd(W/cm2)の大きさを、縦軸は結
晶化度V.F(%)をそれぞれ示している。この実験結
果では、放電パワー密度の大きさが約0.3W/cm2より大
きくなると結晶化度が急激に増加していることが示され
ている。
FIG. 2 is a diagram showing that the crystallinity of the amorphous silicon thin film depends on the magnitude of the discharge power density, and is an example of the experimental result obtained from the X-ray diffraction pattern. In the figure, the horizontal axis represents the discharge power density Pd (W / cm 2 ) and the vertical axis represents the crystallinity V.V. F (%) is shown. This experimental result shows that the crystallinity increases sharply when the discharge power density becomes larger than about 0.3 W / cm 2 .

第3図は、前記表−1の条件でガラス基板上に堆積した
アモルファスシリコン薄膜のレーザラマンスペクトルの
一例を示す図である。測定法としては直角散乱法を用い
た。図中、横軸はラマンシフト(cm-1)を、縦軸はラマン
強度(任意単位)をそれぞれ示している。また、波形A
およびBは、放電パワー密度の大きさが0.15W/cm2およ
び4.0W/cm2でそれぞれ堆積させた場合の各ラマンスペ
クトルである。波形Aはブロードなパターンを示し、ガ
ラス基板上に堆積されたアモルファスシリコン薄膜が完
全なアモルファス相より構成されていることを、さら
に、波形Bは鋭いピーク有することにより、微結晶相と
アモルファス相とが混在していることが示されている。
これらの結果は、第1図で示したX線回折パターンで得
られた結果とよく対応している。また、波形Bにおける
ピーク値の各ラマンシフト量が520 cm-1近辺に得られる
ことにより、アモルファスシリコン薄膜はシリコン−シ
リコン結合より構成されていることが示されている。
FIG. 3 is a diagram showing an example of a laser Raman spectrum of an amorphous silicon thin film deposited on a glass substrate under the conditions of Table 1 above. The right angle scattering method was used as the measuring method. In the figure, the horizontal axis represents the Raman shift (cm -1 ) and the vertical axis represents the Raman intensity (arbitrary unit). Also, the waveform A
And B are Raman spectra when deposited at discharge power density magnitudes of 0.15 W / cm 2 and 4.0 W / cm 2 , respectively. The waveform A shows a broad pattern, which indicates that the amorphous silicon thin film deposited on the glass substrate is composed of a completely amorphous phase, and the waveform B has a sharp peak. Are shown to be mixed.
These results correspond well with the results obtained with the X-ray diffraction pattern shown in FIG. Further, each Raman shift amount of the peak value in the waveform B is obtained in the vicinity of 520 cm -1 , which indicates that the amorphous silicon thin film is composed of a silicon-silicon bond.

第4図は、表−1の条件でガラス基板上に堆積したアモ
ルファスシリコン薄膜の暗導電率およびゼーベック係数
の測定に用いたサンプル形状を示す図で、図中、1はガ
ラス基板、2はアモルファスシリコン薄膜、3は白金薄
膜、4はゼーベック係数測定用サンプルをそれぞれ示
す。測定に用いたアモルファスシリコン薄膜の膜厚は約
0.3 μmである。また、T+ΔTは温接点温度を、Tは
冷接点温度を示す。パターン形成は通常のホトリソグラ
フィ技術を用いて、また、白金薄膜形成は真空蒸着法を
用いた。
FIG. 4 is a diagram showing a sample shape used for measuring the dark conductivity and Seebeck coefficient of an amorphous silicon thin film deposited on a glass substrate under the conditions shown in Table 1, where 1 is a glass substrate and 2 is an amorphous material. Silicon thin film, 3 is a platinum thin film, and 4 is a Seebeck coefficient measurement sample. The thickness of the amorphous silicon thin film used for measurement is approximately
0.3 μm. Further, T + ΔT represents the hot junction temperature, and T represents the cold junction temperature. An ordinary photolithography technique was used for pattern formation, and a vacuum deposition method was used for platinum thin film formation.

第5図は、第4図に示したゼーベック係数測定用サンプ
ル4を用いて得られたアモルファスシリコン薄膜の暗導
電率の温度特性の一例を示す図である。図中、横軸は、
絶対温度の逆数(1/T)を、縦軸は、暗導電(σD)をそ
れぞれ示している。波形Aは放電パワー密度の大きさ0.
15W/cm2で堆積したアモルファス相のみで構成されるア
モルファスシリコン薄膜の暗導電率の温度特性を示す図
で、低温領域では(1/T)1/4に比例し、高温領域では1/T
に比例することから、低温領域ではホッピング伝導によ
り、また、高温領域ではバンド伝導により電気伝導機構
が支配されている。これは、従来のアモルファスシリコ
ン薄膜で得られている温度特性の例と同じ傾向を示して
いるが、暗導電率の絶対値の大きさが1〜2桁向上して
いるのが大きい特徴といえる。波形Bは放電パワー密度
の大きさ4.0W/cm2で堆積した結晶化度70%の微結晶相
を含んだアモルファスシリコン薄膜の暗導電率の温度特
性を示す図である。暗導電率の大きさが30S・cm-1以上と
大きいことと共に、温度による変化が1%/K以下と非
常に小さいことが大きな特徴といえる。このように暗導
電率が温度変化による影響を受け難いことは、ICチッ
プ上等に微小な抵抗体等を形成する上で極めて有利であ
る。なお、図示しなかったが、表−1による堆積条件で
形成したアモルファスシリコン薄膜では、暗導電率が0.
1S・cm-1以上のものでは、温度係数が1%/K以下と極め
て小さいことが確認されている。
FIG. 5 is a diagram showing an example of the temperature characteristic of dark conductivity of the amorphous silicon thin film obtained by using the Seebeck coefficient measurement sample 4 shown in FIG. In the figure, the horizontal axis is
The reciprocal of absolute temperature (1 / T) and the vertical axis represent dark conductivity (σ D ), respectively. Waveform A shows the magnitude of the discharge power density.
A graph showing the temperature characteristic of dark conductivity of an amorphous silicon thin film composed only of an amorphous phase deposited at 15 W / cm 2 , which is proportional to (1 / T) 1/4 in the low temperature region and 1 / T in the high temperature region.
Therefore, the electric conduction mechanism is dominated by the hopping conduction in the low temperature region and the band conduction in the high temperature region. This shows the same tendency as the example of the temperature characteristic obtained by the conventional amorphous silicon thin film, but it can be said that the great feature is that the magnitude of the absolute value of dark conductivity is improved by 1 to 2 digits. . Waveform B is a graph showing temperature characteristics of dark conductivity of an amorphous silicon thin film containing a microcrystalline phase having a crystallinity of 70% deposited at a discharge power density of 4.0 W / cm 2 . It can be said that the dark conductivity is as large as 30 S · cm −1 or more, and the change with temperature is very small as 1% / K or less. As described above, the fact that the dark conductivity is hardly affected by the temperature change is extremely advantageous in forming a minute resistor or the like on the IC chip or the like. Although not shown, the amorphous silicon thin film formed under the deposition conditions shown in Table-1 has a dark conductivity of 0.
It has been confirmed that the temperature coefficient of 1 S · cm −1 or more is extremely small at 1% / K or less.

第6図は、第4図に示したゼーベック係数測定用サンプ
ル4を用いて測定したアモルファスシリコン薄膜の暗導
電率−ゼーベック係数特性を示す図で、横軸に暗導電率
σD(S・cm-1)の大きさを、縦軸にゼーベック係数α(μV/
K)の大きさを示す。図中、白丸印はアモルファスシリコ
ン薄膜のゼーベック係数の大きさを示す。アモルファス
シリコン薄膜では、暗導電率σDが0.1S・cm-1以上におけ
るゼーベック係数として100〜350(μV/K) と大きな値が
示されている。このアモルファスシリコン薄膜を用いれ
ば、高性能な熱電対はじめ高周波パワーセンサ、赤外線
センサ、温度センサ等が構成でき幅広いセンサへの応用
が期待できる。
FIG. 6 is a diagram showing the dark conductivity-Seebeck coefficient characteristics of an amorphous silicon thin film measured using the Seebeck coefficient measurement sample 4 shown in FIG. 4, with the horizontal axis representing the dark conductivity σ D (S · cm). -1 ) and the Seebeck coefficient α (μV /
The size of K) is shown. In the figure, white circles indicate the Seebeck coefficient of the amorphous silicon thin film. The amorphous silicon thin film shows a large value of 100 to 350 (μV / K) as the Seebeck coefficient when the dark conductivity σ D is 0.1 S · cm −1 or more. If this amorphous silicon thin film is used, a high-performance thermocouple, a high-frequency power sensor, an infrared sensor, a temperature sensor, etc. can be configured, and application to a wide range of sensors can be expected.

また、第7図に示すひずみゲージ測定用サンプルを形
成し、ゲージ率を測定した結果、4〜60以上のものが得
られている。なお、図中、5はガラス基板、6はアモル
ファスシリコン薄膜、7,7′はオーミック電極、8,8′は
Auリボン線をそれぞれ示す。オーミック電極材としては
ニクロム・金多層薄膜を用いている。又、矢印はひずみ
ゲージ測定のため、外部より加えた応力の方向を示して
いる。
Further, as a result of forming the strain gauge measurement sample 9 shown in FIG. 7 and measuring the gauge ratio, 4 to 60 or more were obtained. In the figure, 5 is a glass substrate, 6 is an amorphous silicon thin film, 7 and 7'are ohmic electrodes, and 8 and 8'are
Au ribbon lines are shown respectively. As the ohmic electrode material, a nichrome / gold multilayer thin film is used. Further, the arrow indicates the direction of the stress applied from the outside for the strain gauge measurement.

以上で述べたアモルファスシリコン薄膜のプラズマCV
D法による堆積条件は、SiH4/Hの流量比、放電圧力、
放電パワー、基板温度に依存することが確認されてお
り、表−1に示した以外でも形成でき、次に示すような
範囲内で、例えばSiH4/H2=0.003〜1,放電圧力0.01〜
10(Torr),放電パワー密度0.01〜10W/cm2,基板温度1
50〜500℃で形成できる。又、光CVD法においては、
低温形成、例えば基板温度が200℃前後でも形成でき
る。
Plasma CV of amorphous silicon thin film described above
The deposition conditions by the D method are SiH 4 / H 2 flow rate ratio, discharge pressure,
It has been confirmed that it depends on the discharge power and the substrate temperature, and it can be formed by other than those shown in Table 1. Within the range shown below, for example, SiH 4 / H 2 = 0.003 to 1, discharge pressure 0.01 to
10 (Torr), discharge power density 0.01 to 10W / cm 2 , substrate temperature 1
It can be formed at 50 to 500 ° C. Further, in the photo CVD method,
It can be formed at a low temperature, for example, even when the substrate temperature is around 200 ° C.

〔効 果〕[Effect]

以上詳説したように、本発明によるアモルファスシリコ
ン薄膜導電体は、シリコン混晶よりなるアモルファス相
と微結晶相とを混在させることにより、次に示すような
固有の効果を有する。
As described above in detail, the amorphous silicon thin film conductor according to the present invention has the following unique effects by mixing the amorphous phase made of a silicon mixed crystal and the microcrystalline phase.

(1)暗導電率が0.1S・cm-1以上(最大値100S・cm-1)と大
きな値が得られるので小形な抵抗体を絶縁基板上に形成
できる。
(1) Since a large dark conductivity of 0.1 S · cm −1 or more (maximum value 100 S · cm −1 ) can be obtained, a small resistor can be formed on the insulating substrate.

(2)暗導電率が0.1S・cm-1以上でもゼーベック係数が100
〜350μV/K以上あるので、高性能な熱電対,高周波パワ
ーセンサ,赤外線センサ,温度センサ等を構成すること
ができる。
(2) Seebeck coefficient is 100 even when the dark conductivity is 0.1 S ・ cm -1 or more.
Since it is ~ 350 μV / K or more, high-performance thermocouples, high-frequency power sensors, infrared sensors, temperature sensors, etc. can be constructed.

(3)暗導電率が0.1S・cm-1以上と大きいのにかかわらず、
ゲージ率が4〜60以上と大きいので、高性能な歪みセン
サ,圧力センサ,ロードセル,タッチセンサを構成でき
る。
(3) Despite the large dark conductivity of 0.1 Scm -1 or more,
Since the gauge factor is as large as 4 to 60 or more, high-performance strain sensor, pressure sensor, load cell, and touch sensor can be configured.

(4)暗導電率の温度係数が1%/K以下と非常に小さいの
で、温度補償を必要としない抵抗体はじめ高周波パワー
センサ,赤外線センサ,歪みセンサ,圧力センサ,ロー
ドセル等を構成できる。
(4) Since the temperature coefficient of dark conductivity is as small as 1% / K or less, resistors, high frequency power sensors, infrared sensors, strain sensors, pressure sensors, load cells, etc. that do not require temperature compensation can be configured.

(5)プラズマCVD法等比較的簡単な方法で形成でき、
かつ、結晶化度、暗導電率等を容易に制御でき、かつ、
ICプロセスと両立するので、従来のICの中に、温度
センサ,歪みセンサ,圧力センサ等を容易に組み込むこ
とができるので高機能ICを構成できる。又、温度セン
サ,歪みセンサ等を組み合わせた三次元センサを容易
に、かつ、安価に構成できる。
(5) It can be formed by a relatively simple method such as plasma CVD,
And, the crystallinity, dark conductivity, etc. can be easily controlled, and
Since it is compatible with the IC process, a temperature sensor, a strain sensor, a pressure sensor, and the like can be easily incorporated in the conventional IC, so that a high-performance IC can be configured. Further, a three-dimensional sensor in which a temperature sensor, a strain sensor, etc. are combined can be easily and inexpensively constructed.

(6) 薄膜形成技術により、いろいろな絶縁性基板上
に、広い面積で自由な平面形状にわたり導電体を形成で
きる。
(6) By the thin film forming technology, a conductor can be formed on a wide variety of insulating substrates over a wide area and in a planar shape.

【図面の簡単な説明】[Brief description of drawings]

第1図は、アモルファスシリコン薄膜のX線回折パター
ンを示す図、第2図は、結晶化度の放電パワー依存性を
示す図、第3図はレーザラマンスペクトルを示す図、第
4図はゼーベック係数測定用サンプルを示す図、第5
図は暗導電率の温度依存性を示す図、第6図は暗導電率
−ゼーベック係数特性を示す図、第7図は歪みゲージ測
定用サンプルを示す図である。 図中、1,5は各ガラス基板、2,6はアモルファスシ
リコン薄膜、3は白金電極、はゼーベック係数測定用
サンプル、7,7′はオーミック電極、8,8′はAuリ
ボン線、は歪みゲージ測定用サンプルをそれぞれ示
す。
FIG. 1 is a diagram showing an X-ray diffraction pattern of an amorphous silicon thin film, FIG. 2 is a diagram showing discharge power dependence of crystallinity, FIG. 3 is a diagram showing laser Raman spectrum, and FIG. 4 is a Seebeck coefficient. The figure which shows the sample 4 for a measurement, 5th
FIG. 6 is a diagram showing the temperature dependence of dark conductivity, FIG. 6 is a diagram showing dark conductivity-Seebeck coefficient characteristics, and FIG. 7 is a diagram showing a strain gauge measurement sample 9 . In the figure, 1 and 5 are glass substrates, 2 and 6 are amorphous silicon thin films, 3 is a platinum electrode, 4 is a Seebeck coefficient measurement sample, 7 and 7 ′ are ohmic electrodes, and 8 and 8 ′ are Au ribbon wires, 9 Indicate samples for strain gauge measurement.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板と,該基板上に形成され、アモ
ルファス相と微結晶相とが混在するようなシリコンで成
る薄膜と,該薄膜に電流を入出力するための一対の電極
とを備えたシリコン薄膜導電体。
1. An insulating substrate, a thin film formed on the substrate and made of silicon in which an amorphous phase and a microcrystalline phase are mixed, and a pair of electrodes for inputting and outputting an electric current to and from the thin film. Silicon thin film conductor with.
【請求項2】前記薄膜は少なくとも0.1S・cm-1の導電
率を有することを特徴とする特許請求の範囲第1項記載
のシリコン薄膜導電体。
2. The silicon thin film conductor according to claim 1, wherein the thin film has a conductivity of at least 0.1 S · cm −1 .
【請求項3】前記薄膜は少なくとも10μV/Kの熱電能
を有することを特徴とする特許請求の範囲第1項または
第2項記載のシリコン薄膜導電体。
3. The silicon thin film conductor according to claim 1, wherein the thin film has a thermoelectric power of at least 10 μV / K.
【請求項4】前記薄膜は導電率の温度係数が1%/K以下
であることを特徴とする特許請求の範囲第1項、第2項
または第3項記載のシリコン薄膜導電体。
4. The silicon thin film conductor according to claim 1, wherein the temperature coefficient of conductivity of the thin film is 1% / K or less.
JP60299465A 1985-12-28 1985-12-28 Amorphous silicon thin film conductor containing microcrystalline phase Expired - Lifetime JPH0630343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60299465A JPH0630343B2 (en) 1985-12-28 1985-12-28 Amorphous silicon thin film conductor containing microcrystalline phase

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60299465A JPH0630343B2 (en) 1985-12-28 1985-12-28 Amorphous silicon thin film conductor containing microcrystalline phase

Publications (2)

Publication Number Publication Date
JPS62158320A JPS62158320A (en) 1987-07-14
JPH0630343B2 true JPH0630343B2 (en) 1994-04-20

Family

ID=17872920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60299465A Expired - Lifetime JPH0630343B2 (en) 1985-12-28 1985-12-28 Amorphous silicon thin film conductor containing microcrystalline phase

Country Status (1)

Country Link
JP (1) JPH0630343B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645586B2 (en) * 1989-03-29 1997-08-25 アンリツ株式会社 Germanium thin film n-type conductor and method of manufacturing the same
US7154147B1 (en) 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
JP2543438B2 (en) * 1990-11-28 1996-10-16 三井造船株式会社 Center of gravity adjustment method for air cushion boats
KR100476039B1 (en) * 1996-03-18 2005-07-11 비오이 하이디스 테크놀로지 주식회사 Inductively Coupled Plasma CVD Equipment

Also Published As

Publication number Publication date
JPS62158320A (en) 1987-07-14

Similar Documents

Publication Publication Date Title
JP2686928B2 (en) Silicon-germanium mixed crystal thin film conductor
EP0289618B1 (en) Electric resistor equipped with thin film conductor and power detector
JP4436064B2 (en) Thermistor material and manufacturing method thereof
WO2010003629A2 (en) Thermoelectric apparatus and methods of manufacturing the same
JPS6170716A (en) Manufacture of silicon thin film piezo resistance element
JPH0630343B2 (en) Amorphous silicon thin film conductor containing microcrystalline phase
JPH0590011A (en) Thermosensitive resistor and its manufacture
CN105174200B (en) The structure of a kind of New Resonance Type film thermoelectric converter and manufacture method
EP0488352A2 (en) Semiconductor gas sensor
JP2645552B2 (en) Silicon / germanium / gold mixed crystal thin film conductor
Kim et al. Enhanced thermoelectric efficiency in nanocrystalline bismuth telluride nanotubes
JPS62295401A (en) Device containing temperature sensor element
Yang et al. Single-structure heater and temperature sensor using a p-type polycrystalline diamond resistor
JPH0321081B2 (en)
Hertel et al. 300 mm CMOS-compatible fabrication of Ru2Si3 sub-50 nm thin films and characterization
JP2645586B2 (en) Germanium thin film n-type conductor and method of manufacturing the same
Thorp et al. Electrical conductivity in hot-pressed nitrogen ceramics
JP3030337B2 (en) Cryogenic thermometer
JPH04133368A (en) Germanium thin-film p-type conductor and manufacture thereof
JPS62222682A (en) Amorphous silicon gold thin-film conductor
Parthasarathy et al. Effect of pressure on the electrical resistivity of bulk Ge20Te80 glass
Nguyen et al. An in-situ thermoelectric measurement apparatus inside a thermal-evaporator
JP2549307B2 (en) Thermoelectric material
Berlicki et al. Thin-film thermocouples of Ge doped with Au and B
JP2876405B2 (en) Thin film thermocouple element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term