JPH06291365A - Semiconductor light emitting device and its manufacturing method, optical detecting device, optical information processing device, and optical fiber module - Google Patents

Semiconductor light emitting device and its manufacturing method, optical detecting device, optical information processing device, and optical fiber module

Info

Publication number
JPH06291365A
JPH06291365A JP9726293A JP9726293A JPH06291365A JP H06291365 A JPH06291365 A JP H06291365A JP 9726293 A JP9726293 A JP 9726293A JP 9726293 A JP9726293 A JP 9726293A JP H06291365 A JPH06291365 A JP H06291365A
Authority
JP
Japan
Prior art keywords
light emitting
emitting device
semiconductor light
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9726293A
Other languages
Japanese (ja)
Inventor
Kazuyuki Hayamizu
一行 速水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP9726293A priority Critical patent/JPH06291365A/en
Publication of JPH06291365A publication Critical patent/JPH06291365A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To decrease ohmic resistance of elements caused by a multilayer reflecting film layer 2 in a semiconductor light emitting element with a current constricting structure and a semiconductor multilayer reflecting film layer. CONSTITUTION:On a p-GaAs substrate 1, a p-type multilayer reflecting film layer 2, a p-AlGaAs active layer 4 and an n-AlGaAs upper clad layer 5 are epitaxially grown. Then Be ions are implanted into the multilayer reflecting film layer 2 with a mask of an AZ resist film on a cap layer 6 thereby to decrease the ohmic resistance of the multilayer reflecting layer 2 in an ion- implanted region 8 to decrease the ohmic resistance of the element. Be ion is implanted into the upper clad layer 5 with the mask of the same AZ resist film and a current blocking region (a pn junction) in an ion-implanted region 9 is formed, and a region surrounded by the ion-implanted region 9 is formed as a region of a current path and a current constricting structure is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体発光素子及びそ
の製造方法、光学検知装置、光学的情報処理装置、投光
器並びに光ファイバモジュールに関する。具体的にいう
と、本発明は、半導体多層反射膜層を有する発光ダイオ
ード(LED)や半導体レーザ素子(LD)等の半導体
発光素子とその製造方法に関し、さらに当該半導体発光
素子を用いた光学検知装置、光学的情報処理装置、投光
器及び光ファイバモジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device, a method for manufacturing the same, an optical detection device, an optical information processing device, a projector, and an optical fiber module. More specifically, the present invention relates to a semiconductor light emitting device such as a light emitting diode (LED) or a semiconductor laser device (LD) having a semiconductor multilayer reflective film layer and a method for manufacturing the same, and further to optical detection using the semiconductor light emitting device. The present invention relates to a device, an optical information processing device, a projector, and an optical fiber module.

【0002】[0002]

【従来の技術】半導体多層反射膜を有する半導体発光素
子の従来例としては、図31に示すような構造の半導体
発光素子Pがある。この半導体発光素子Pにあっては、
p−GaAs基板301の上にp型のAl0.2Ga0.8
s層とAlAs層とを30ペア積層して半導体多層反射
膜層302を形成し、さらに半導体多層反射膜層302
の上にp−Al0.45Ga0.55As下クラッド層303、
p−Al0.03Ga0.97As活性層304、n−Al0.45
Ga0.55As上クラッド層305、n−Al0.1Ga0.9
As拡散バッファ層306、p−Al0.45Ga0.55As
電流阻止層307、n−Al0.1Ga0.9Asキャップ層
308を積層している。また、キャップ層308の上面
に設けたn側電極309には光出射窓310を開口して
あり、p−GaAs基板301の下面全体にp側電極3
11を設けてあり、光出射窓310と対応させてキャッ
プ層308及び電流阻止層307にSi拡散領域312
を形成することによって電流阻止層307を部分的にn
型に反転させている。
2. Description of the Related Art As a conventional example of a semiconductor light emitting device having a semiconductor multilayer reflective film, there is a semiconductor light emitting device P having a structure as shown in FIG. In this semiconductor light emitting device P,
On the p-GaAs substrate 301, p-type Al 0.2 Ga 0.8 A
The semiconductor multilayer reflective film layer 302 is formed by stacking 30 pairs of the s layer and the AlAs layer to form the semiconductor multilayer reflective film layer 302.
A p-Al 0.45 Ga 0.55 As lower clad layer 303,
p-Al 0.03 Ga 0.97 As active layer 304, n-Al 0.45
Ga 0.55 As upper clad layer 305, n-Al 0.1 Ga 0.9
As diffusion buffer layer 306, p-Al 0.45 Ga 0.55 As
A current blocking layer 307 and an n-Al 0.1 Ga 0.9 As cap layer 308 are laminated. Further, a light emitting window 310 is opened in the n-side electrode 309 provided on the upper surface of the cap layer 308, and the p-side electrode 3 is formed on the entire lower surface of the p-GaAs substrate 301.
11 is provided, and the Si diffusion region 312 is formed in the cap layer 308 and the current blocking layer 307 corresponding to the light emission window 310.
By partially forming a current blocking layer 307
Inverted to mold.

【0003】このような半導体発光素子Pにあっては、
n側に反転したSi拡散領域312を通してのみ電流阻
止層307を電流が通過できるようになった電流狭窄構
造となっているので、発光領域を微小化することがで
き、レンズと結合させた際にコリメート性、集光性に優
れている。また、電流狭窄構造に加えて、活性層304
から光出射窓310と反対側へ出射された光を半導体多
層反射膜層302によって反射させ、光出射窓310へ
導いているので、発光効率も高いという利点がある。
In such a semiconductor light emitting device P,
Since the current confinement structure is such that the current can pass through the current blocking layer 307 only through the Si diffusion region 312 inverted to the n-side, the light emitting region can be miniaturized, and when combined with the lens. Excellent collimating and light collecting properties. In addition to the current confinement structure, the active layer 304
Since the light emitted from the side to the side opposite to the light emission window 310 is reflected by the semiconductor multilayer reflection film layer 302 and guided to the light emission window 310, there is an advantage that the light emission efficiency is high.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな半導体多層反射膜層を備えた電流狭窄構造の半導体
発光素子にあっては、半導体多層反射膜層に起因する素
子抵抗の高さ(特に、p型の半導体多層反射膜層は、n
型の半導体多層反射膜層により非常に抵抗が高い。)よ
り、光出力の熱飽和が激しくなり、光出力が小さいとい
う問題があった。また、素子抵抗が高いために、駆動電
圧が高くなり、バッテリー駆動が困難であるという問題
があった。
However, in a semiconductor light emitting device having a current confinement structure having such a semiconductor multilayer reflective film layer, the height of the device resistance due to the semiconductor multilayer reflective film layer (particularly, The p-type semiconductor multilayer reflective film layer is n
Type semiconductor multi-layer reflective film layer has very high resistance. ), There was a problem that the thermal saturation of the light output became severe and the light output was small. Further, since the element resistance is high, there is a problem that the driving voltage becomes high and it is difficult to drive the battery.

【0005】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、電流通路領
域のほぼ真上もしくは真下の部分を除いて半導体多層反
射膜層を無秩序化することにより、あるいは、電流通路
領域のほぼ真上もしくは真下の部分のみを無秩序化する
ことにより、半導体多層反射膜層に起因する素子抵抗を
低減することにある。
The present invention has been made in view of the drawbacks of the above conventional examples, and an object of the present invention is to dispose a semiconductor multilayer reflective film layer in a disordered manner except for a portion substantially above or below a current passage region. By reducing the resistance, or by disordering only the portion just above or below the current passage region, the element resistance due to the semiconductor multilayer reflective film layer is reduced.

【0006】[0006]

【課題を解決するための手段】本発明の半導体発光素子
は、活性層と半導体多層反射膜層を有する半導体発光素
子において、前記半導体多層反射膜層の一部が無秩序化
され、前記活性層へ注入される電流の通路となる電流通
路領域を制限するための電流通路制限手段が設けられて
いることを特徴としている。
According to another aspect of the present invention, there is provided a semiconductor light emitting device having an active layer and a semiconductor multilayer reflective film layer, wherein a part of the semiconductor multilayer reflective film layer is disordered and the active layer is formed. The present invention is characterized in that current passage limiting means for limiting the current passage region serving as a passage for the injected current is provided.

【0007】上記半導体発光素子においては、半導体多
層反射膜層の導電型がp型であってもよく、前記電流通
路領域の大部分を除いて、素子上部の全面に電極が形成
されていてもよい。
In the above semiconductor light emitting device, the conductivity type of the semiconductor multilayer reflective film layer may be p type, and electrodes may be formed on the entire surface of the device except for most of the current passage region. Good.

【0008】また、上記半導体発光素子においては、前
記電流通路領域の真上もしくは真下の大部分を除き、前
記半導体多層反射膜層が無秩序化されていてもよい。そ
の場合、前記半導体多層反射膜層の無秩序化されていな
い領域の面積と、電流通路領域の面積とを、ほぼ等しく
することができる。
In the above semiconductor light emitting device, the semiconductor multilayer reflective film layer may be disordered except for most of the portion just above or below the current passage region. In that case, the area of the disordered region of the semiconductor multilayer reflective film layer and the area of the current passage region can be made substantially equal.

【0009】また、上記半導体発光素子においては、前
記電流通路領域の真上もしくは真下の大部分において、
前記半導体多層反射膜層が無秩序化されていてもよい。
その場合、前記半導体多層反射膜層の無秩序化されてい
る領域の面積と、前記電流通路領域の面積とを、ほぼ等
しくすることができる。
In the semiconductor light emitting device, most of the portion just above or below the current passage region,
The semiconductor multilayer reflective film layer may be disordered.
In that case, the area of the disordered region of the semiconductor multilayer reflective film layer and the area of the current passage region can be made substantially equal.

【0010】また、上記半導体発光素子においては、前
記半導体多層反射膜層が電流通路制限層となっていても
よい。
In the semiconductor light emitting device, the semiconductor multilayer reflective film layer may be a current path limiting layer.

【0011】本発明による半導体発光素子の第1の製造
方法は、半導体多層反射膜層を有するダブルヘテロ構造
のウエハを形成する工程と、マスクを用いて前記ウエハ
の所定位置に不純物を導入し、電流通路領域を形成もし
くは制限する工程と、同一のマスクを用いて少なくとも
半導体多層反射膜層に届く深さまで不純物を導入するこ
とにより当該半導体多層反射膜層の一部を無秩序化する
工程とを含むことを特徴としている。
A first method of manufacturing a semiconductor light emitting device according to the present invention comprises the steps of forming a wafer having a double hetero structure having a semiconductor multilayer reflective film layer, introducing impurities into a predetermined position of the wafer using a mask, A step of forming or limiting a current passage region, and a step of disordering a part of the semiconductor multilayer reflective film layer by introducing impurities to a depth reaching at least the semiconductor multilayer reflective film layer using the same mask. It is characterized by that.

【0012】この製造方法における不純物導入方法は、
拡散法でもよく、イオン注入法でもよく、また、不純物
としては亜鉛もしくはベリリウムを用いることができ
る。
The impurity introduction method in this manufacturing method is as follows:
A diffusion method or an ion implantation method may be used, and zinc or beryllium may be used as an impurity.

【0013】本発明による半導体発光素子の第2の製造
方法は、活性層より上方に半導体多層反射膜層及び少な
くとも1つのpn接合半導体層を有するウエハを形成す
る工程と、該ウエハ上に固相拡散源を形成する工程と、
この拡散源を用いて活性層より上方に形成されたpn接
合半導体層と半導体多層反射膜層を貫くまで拡散を行な
う工程とを有することを特徴としている。
A second method of manufacturing a semiconductor light emitting device according to the present invention comprises a step of forming a wafer having a semiconductor multilayer reflective film layer and at least one pn junction semiconductor layer above an active layer, and a solid phase on the wafer. Forming a diffusion source,
The method is characterized by including the step of diffusing the pn junction semiconductor layer formed above the active layer and the semiconductor multilayer reflective film layer using the diffusion source.

【0014】本発明による半導体発光素子の第3の製造
方法は、半導体多層反射膜層及び活性層より上方に少な
くとも1つのpn接合半導体層を有するウエハを形成す
る工程と、該ウエハ上に固相拡散源を形成する工程と、
この拡散源を用いて活性層より上方に形成されたpn接
合半導体層を貫くまで拡散を行なう工程と、この固相拡
散源をマスクとして少なくとも半導体多層反射膜層に届
く深さまでイオン注入を行なうことを特徴としている。
A third method of manufacturing a semiconductor light emitting device according to the present invention comprises a step of forming a wafer having at least one pn junction semiconductor layer above a semiconductor multilayer reflective film layer and an active layer, and a solid phase on the wafer. Forming a diffusion source,
A step of performing diffusion using this diffusion source until it penetrates a pn junction semiconductor layer formed above the active layer, and performing ion implantation at least to a depth reaching the semiconductor multilayer reflective film layer using this solid-phase diffusion source as a mask. Is characterized by.

【0015】また、本発明による半導体発光素子は、光
学検知装置や光学的情報処理装置、投光器、光ファイバ
モジュールに用いることができる。
The semiconductor light emitting device according to the present invention can be used in an optical detection device, an optical information processing device, a light projector, and an optical fiber module.

【0016】[0016]

【作用】本発明の半導体発光素子にあっては、電流通路
領域を制限するための電流通路制限手段を設けているの
で、注入された電流を活性層の微小領域に集中させるこ
とができ、高い発光効率で微小発光(逆に、発光径を大
きくすることも可能である。)を得ることができる。ま
た、光出射側と反対側へ出射された光を半導体多層反射
膜層によって反射させることができるので、高い発光効
率を得ることができる。
In the semiconductor light emitting device of the present invention, since the current passage limiting means for limiting the current passage region is provided, the injected current can be concentrated in the minute region of the active layer, which is high. A small amount of light emission (conversely, it is possible to increase the light emission diameter) can be obtained with the light emission efficiency. In addition, since the light emitted to the side opposite to the light emitting side can be reflected by the semiconductor multilayer reflective film layer, high luminous efficiency can be obtained.

【0017】しかも、半導体多層反射膜層の一部を無秩
序化しているので、半導体多層反射膜層は無秩序化され
た領域で抵抗が小さくなり、電流は抵抗の小さな無秩序
化された領域で半導体多層反射膜層を通過でき、半導体
発光素子の素子抵抗が小さくなる。このため、半導体発
光素子の動作電圧が小さくなる。また、素子抵抗が小さ
くなるので、光出力の熱飽和も軽減され、光出力をより
大きくできる。
Moreover, since a part of the semiconductor multilayer reflection film layer is disordered, the resistance of the semiconductor multilayer reflection film layer becomes small in the disordered region, and the current becomes a semiconductor multilayer in the disordered region of small resistance. It can pass through the reflective film layer, and the device resistance of the semiconductor light emitting device becomes small. For this reason, the operating voltage of the semiconductor light emitting element is reduced. Moreover, since the element resistance is reduced, the thermal saturation of the light output is also reduced, and the light output can be increased.

【0018】また、本発明による半導体発光素子の第1
の製造方法にあっては、同一のマスクを用いて電流通路
領域(電流通路制限領域)の形成と、半導体多層反射膜
層の一部の無秩序化とを行なうため、電流通路領域(電
流通路制限領域)と半導体多層反射膜層の無秩序化領域
との位置合せをアライメントフリーで容易に行なえ、製
造プロセスを簡単にすることができる。
The first semiconductor light emitting device according to the present invention
In the manufacturing method of (1), since the current passage region (current passage limiting region) is formed using the same mask and the semiconductor multilayer reflection film layer is partially disordered, the current passage region (current passage limiting region) is formed. (Region) and the disordered region of the semiconductor multilayer reflective film layer can be easily aligned without any alignment, and the manufacturing process can be simplified.

【0019】また、本発明による半導体発光素子の第2
の製造方法にあっても、ウエハ上に形成した固相拡散源
を用いてpn接合半導体層と半導体多層反射膜層を貫く
まで拡散を行なわせているので、電流通路領域(電流通
路制限領域)の形成と多層反射膜層の無秩序化とを同時
に行なうことができ、電流通路領域(電流通路制限領
域)と半導体多層反射膜層の無秩序化領域との位置合せ
をアライメントフリーで容易に行なえ、製造プロセスを
簡単にすることができる。
The second aspect of the semiconductor light emitting device according to the present invention
In the manufacturing method described above, since the diffusion is performed until it penetrates the pn junction semiconductor layer and the semiconductor multilayer reflective film layer using the solid phase diffusion source formed on the wafer, the current passage region (current passage restriction region) Formation and disordering of the multilayer reflective film layer can be performed at the same time, and the alignment of the current path region (current path restriction region) and the disordered region of the semiconductor multilayer reflective film layer can be easily performed without alignment, and manufacturing The process can be simplified.

【0020】また、本発明による半導体発光素子の第3
の製造方法は、pn接合半導体層に拡散を行なわせるた
めの固相拡散源をマスクとして半導体多層反射膜層にイ
オン注入を行なっているので、イオン注入用のマスクを
別途形成する必要がなく、電流通路領域(電流通路制限
領域)と半導体多層反射膜層の無秩序化領域との位置合
せをアライメントフリーで容易に行なえ、製造プロセス
を簡単にすることができる。
The third aspect of the semiconductor light emitting device according to the present invention is as follows.
In the manufacturing method of (1), since the solid-phase diffusion source for diffusing the pn junction semiconductor layer is used as a mask for ion implantation into the semiconductor multilayer reflective film layer, it is not necessary to separately form a mask for ion implantation, The alignment of the current passage region (current passage restriction region) and the disordered region of the semiconductor multilayer reflective film layer can be easily performed without alignment, and the manufacturing process can be simplified.

【0021】また、本発明の半導体発光素子は、微小発
光径を有し、光出力も大きくすることができるので、光
学検知装置や光学的情報処理装置、投光器、光ファイバ
モジュールに用いることにより、性能の良好な各種光学
装置を製作することができる。
Further, since the semiconductor light emitting device of the present invention has a small light emission diameter and can increase the light output, it can be used in an optical detection device, an optical information processing device, a light projector, and an optical fiber module. Various optical devices with good performance can be manufactured.

【0022】[0022]

【実施例】図1(a)(b)は、本発明の第1実施例に
よる面発光型のAlGaAs系半導体発光素子A1を示
す平面図及び断面図、図2(a)(b)(c)(d)は
この半導体発光素子A1の製造手順を示す断面図であ
る。この半導体発光素子Alを製造手順に沿って説明す
る。まず、MBE法やMOCVD法などを用いることに
より、p−GaAs基板1の上に、30ペアのAl0.2
Ga0.8As層及びAlAs層からなるp型の多層反射
膜層2、p−Al0.35Ga0.65As下クラッド層3、p
−Al0.03Ga0.97As活性層4、n−Al0.35Ga
0.65As上クラッド層5、n−Al0.1Ga0.9Asキャ
ップ層6を順次エピタキシャル成長させる。このウエハ
はダブルヘテロ構造である。
1 (a) and 1 (b) are plan and sectional views showing a surface emitting type AlGaAs semiconductor light emitting device A1 according to a first embodiment of the present invention, and FIGS. 2 (a), 2 (b) and 2 (c). ) (D) is sectional drawing which shows the manufacturing procedure of this semiconductor light-emitting device A1. This semiconductor light emitting device Al will be described according to the manufacturing procedure. First, 30 pairs of Al 0.2 are formed on the p-GaAs substrate 1 by using the MBE method or the MOCVD method.
P-type multilayer reflective film layer 2 composed of Ga 0.8 As layer and AlAs layer, p-Al 0.35 Ga 0.65 As lower cladding layer 3, p
-Al 0.03 Ga 0.97 As active layer 4, n-Al 0.35 Ga
A 0.65 As upper cladding layer 5 and an n-Al 0.1 Ga 0.9 As cap layer 6 are sequentially epitaxially grown. This wafer has a double heterostructure.

【0023】なお、多層反射膜層2は、ここでは30ペ
アからなるAl0.2Ga0.8As/AlAs層としたが、
多層反射膜層2の組成やペア数は特に限定されるもので
はない(本実施例以降の各実施例でも同様である)。
Although the multilayer reflective film layer 2 is an Al 0.2 Ga 0.8 As / AlAs layer consisting of 30 pairs here,
The composition and the number of pairs of the multilayer reflective film layer 2 are not particularly limited (the same applies to each of the examples after this example).

【0024】この後、図2(a)に示すように、キャッ
プ層6の上の所望の位置に所望の形状及び大きさ(例え
ば、キャップ層6の中央部に直径50μmの円形)でA
Zレジスト被膜7を形成し、キャップ層6を部分的に覆
う。
After that, as shown in FIG. 2A, A is formed in a desired shape and size at a desired position on the cap layer 6 (for example, a circle having a diameter of 50 μm at the center of the cap layer 6).
A Z resist coating 7 is formed to partially cover the cap layer 6.

【0025】ついで、図2(b)に示すように、AZレ
ジスト被膜7をマスクとしてBeイオンを打込んでイオ
ン打込み領域8(図1及び図2では梨地模様で表わ
す。)を形成する。このとき、下クラッド層3とGaA
s基板1中にイオン打込み領域(Beイオンの分布領
域)8の上端及び下端がくるように多層反射膜層2にB
eイオンを打込む。次に、図2(c)に示すように、同
一のAZレジスト被膜7をマスクとし、上クラッド層5
中に再度Beイオンを打込んでイオン打込み領域9(図
1及び図2では梨地模様で表わす。)を形成し、イオン
打込み領域9の上端及び下端が上クラッド層5内にくる
ようにする。
Then, as shown in FIG. 2 (b), Be ions are implanted using the AZ resist coating 7 as a mask to form an ion implantation region 8 (represented by a satin pattern in FIGS. 1 and 2). At this time, the lower cladding layer 3 and the GaA
s B is formed on the multilayer reflective film layer 2 so that the upper and lower ends of the ion implantation region (Be ion distribution region) 8 are located in the substrate 1.
implant e-ions. Next, as shown in FIG. 2C, the same AZ resist film 7 is used as a mask and the upper cladding layer 5 is formed.
Be ions are implanted again to form the ion-implanted region 9 (represented by a satin pattern in FIGS. 1 and 2) so that the upper end and the lower end of the ion-implanted region 9 are in the upper cladding layer 5.

【0026】但し、このイオン打込みの工程において
は、イオンを打込む順序は関係なく、上クラッド層5の
イオン打込み領域9を形成した後、多層反射膜層2の部
分のイオン打込み領域8を形成してもよい。また、イオ
ン打込み領域8におけるBeイオンの打込み深さについ
ては、図示のような深さに限るものでなく、多層反射膜
層2の厚み全体がイオン打込み領域8となっていればよ
い。さらに、イオン打込み領域9におけるBeイオンの
打込み深さについても、イオン打込み領域9の下面が活
性層4より上のn型領域にあればよい。
However, in this ion implantation step, regardless of the order of ion implantation, after the ion implantation region 9 of the upper cladding layer 5 is formed, the ion implantation region 8 of the portion of the multilayer reflective film layer 2 is formed. You may. Further, the Be ion implantation depth in the ion implantation region 8 is not limited to the depth shown in the figure, and the entire thickness of the multilayer reflective film layer 2 may be the ion implantation region 8. Further, regarding the Be ion implantation depth in the ion implantation region 9, it is sufficient that the lower surface of the ion implantation region 9 is in the n-type region above the active layer 4.

【0027】こうして上クラッド層5内に一部領域を除
いてBeイオンを打込んでイオン打込み領域9を形成す
ると、イオン打込み領域9ではn型の上クラッド層5の
導電型がp型に反転させられるため、p型のイオン打込
み領域9下面とn型の上クラッド層5との界面(図1の
斜線を施した領域)にpn接合面が形成される。このp
n接合面は、半導体発光素子Alに駆動電圧を印加した
とき逆バイアスとなり、イオン打込み領域9には電流i
が流れることができない。一方、イオン打込み領域9を
形成されていない領域では電流iの流れは妨げられな
い。このため、上クラッド層5内のイオン打込み領域9
を形成された領域は電流阻止領域となり、イオン打込み
領域9に囲まれた領域は電流通路領域10となってお
り、活性層4とキャップ層6との間では限定された電流
通路領域10にのみ電流iが流れる電流狭窄構造となっ
ている。
In this way, when Be ions are implanted in the upper cladding layer 5 except for a partial region to form the ion-implanted region 9, the conductivity type of the n-type upper cladding layer 5 is inverted to the p-type in the ion-implanted region 9. Therefore, a pn junction surface is formed at the interface between the lower surface of the p-type ion implantation area 9 and the n-type upper cladding layer 5 (area hatched in FIG. 1). This p
The n-junction surface is reverse biased when a drive voltage is applied to the semiconductor light emitting element Al, and a current i is applied to the ion implantation region 9.
Can't flow. On the other hand, in the region where the ion implantation region 9 is not formed, the flow of the current i is not hindered. Therefore, the ion implantation region 9 in the upper cladding layer 5 is
The region formed with is the current blocking region, and the region surrounded by the ion-implanted region 9 is the current passage region 10. Only the limited current passage region 10 between the active layer 4 and the cap layer 6 is formed. It has a current constriction structure in which the current i flows.

【0028】また、電流通路領域10の真下の部分を除
いて多層反射膜層2の厚み全体にBeイオンを打込んで
イオン打込み領域8を形成しているので、このイオン打
込み領域8では多層反射膜層2が無秩序化される。すな
わち、無秩序化された多層反射膜層2の結晶構造はほぼ
完全にアモルファス化される。この結果、この部分では
多層反射膜層2の反射効果はなくなるが、多層反射膜層
2の抵抗が低減され、素子全体の抵抗が小さくなる。
Further, since Be ions are implanted into the entire thickness of the multilayer reflective film layer 2 except for the portion directly below the current passage region 10 to form the ion-implanted region 8, the multi-layer reflection in this ion-implanted region 8 is performed. The membrane layer 2 is disordered. That is, the crystal structure of the disordered multilayer reflective film layer 2 is almost completely amorphized. As a result, the reflection effect of the multilayer reflective film layer 2 disappears in this portion, but the resistance of the multilayer reflective film layer 2 is reduced, and the resistance of the entire element is reduced.

【0029】上記のような方法によれば、電流通路領域
10を形成するためのBe打込みと多層反射膜層2を無
秩序化するためのBe打込みとに同一のマスク(AZレ
ジスト被膜7)を用いることができ、しかも、打込むイ
オン種も同一であるため、マスク等のアライメント作業
を要することなく容易に電流通路領域10の直下以外の
領域において多層反射膜層2を無秩序化することができ
る。つまり、簡略なプロセスで電流狭窄構造と多層反射
膜層2の無秩序化を達成することができる。
According to the method described above, the same mask (AZ resist coating 7) is used for Be implantation for forming the current passage region 10 and Be implantation for disordering the multilayer reflective film layer 2. Moreover, since the ion species to be implanted are the same, the multilayer reflective film layer 2 can be easily disordered in a region other than immediately below the current passage region 10 without requiring alignment work such as a mask. That is, the current confinement structure and the disordering of the multilayer reflective film layer 2 can be achieved by a simple process.

【0030】この後、マスクとして用いたAZレジスト
被膜7をキャップ層6の上から除去する。さらに、イオ
ン打込み領域8,9の上方の領域を除いてキャップ層6
の上にAZレジスト被膜7とほぼ同形・同寸法のAZレ
ジスト被膜11を再度形成し、図2(d)に示すよう
に、AZレジスト被膜11をマスクとしてAZレジスト
被膜11の上からキャップ層6の上に電極材料を蒸着さ
せてn側電極12を形成する。ついで、AZレジスト被
膜11を剥離させることによりリフトオフ法でn側電極
12に円形の光取り出し窓13を開口する。最後に、G
aAs基板1の下面全体にp側電極14を設け、図1の
ような半導体発光素子Alを得る。
After that, the AZ resist film 7 used as a mask is removed from the top of the cap layer 6. Furthermore, except for the regions above the ion implantation regions 8 and 9, the cap layer 6 is formed.
An AZ resist film 11 having substantially the same shape and size as the AZ resist film 7 is formed again on the top surface of the AZ resist film 11 as shown in FIG. 2 (d). An electrode material is vapor-deposited thereon to form the n-side electrode 12. Then, the AZ resist film 11 is peeled off to open a circular light extraction window 13 in the n-side electrode 12 by a lift-off method. Finally, G
The p-side electrode 14 is provided on the entire lower surface of the aAs substrate 1 to obtain the semiconductor light emitting device Al as shown in FIG.

【0031】なお、ここではイオン注入用マスクのAZ
レジスト被膜7と、リフトオフ用マスクのAZレジスト
被膜11とを別々とし、AZレジスト被膜7を除去した
後、新たにAZレジスト被膜11を形成したが、両AZ
レジスト被膜7,11を兼用させてもよい。すなわち、
イオン注入時にマスクとして用いたAZレジスト被膜7
を除去せずに残し、そのままリフトオフ用のマスクとし
て用いてもよい。こうすることでAZレジスト被膜7の
除去工程やAZレジスト被膜11の成膜工程を省略する
ことができ、半導体発光素子A1の製造工程を簡略化す
ることができる。
Here, AZ of the mask for ion implantation is used.
The resist film 7 and the lift-off mask AZ resist film 11 were separated, and after removing the AZ resist film 7, a new AZ resist film 11 was formed.
The resist coatings 7 and 11 may be used together. That is,
AZ resist coating 7 used as a mask during ion implantation
May be left without being removed and used as it is as a mask for lift-off. By doing so, the step of removing the AZ resist film 7 and the step of forming the AZ resist film 11 can be omitted, and the manufacturing process of the semiconductor light emitting device A1 can be simplified.

【0032】しかして、n側電極12とp側電極14と
の間に駆動電圧を印加すると、p側電極14から流入し
た電流iは抵抗の小さなイオン打込み領域8の内周部を
通って活性層4の電流通路領域10と対向する領域に注
入され、さらにイオン打込み領域9で囲まれた電流通路
領域10を通ってn側電極12へ流れる。従って、活性
層4では、電流通路領域10と対向する微小領域で発光
し、活性層4から上方へ出た光は電流通路領域10を通
って光取り出し窓13から外部へ出射される。また、活
性層4から下方へ出た光は、多層反射膜層2の無秩序化
されていない領域で上方へ反射され、上方の光取り出し
窓13から外部へ出射される。
However, when a driving voltage is applied between the n-side electrode 12 and the p-side electrode 14, the current i flowing from the p-side electrode 14 is activated through the inner peripheral portion of the ion implantation region 8 having a small resistance. It is injected into the region of the layer 4 facing the current passage region 10 and further flows to the n-side electrode 12 through the current passage region 10 surrounded by the ion implantation region 9. Therefore, in the active layer 4, light is emitted in a minute region facing the current passage region 10, and light emitted upward from the active layer 4 passes through the current passage region 10 and is emitted to the outside from the light extraction window 13. Further, the light emitted downward from the active layer 4 is reflected upward in the non-disordered region of the multilayer reflective film layer 2 and emitted to the outside through the upper light extraction window 13.

【0033】このような半導体発光素子Alにおいて
は、電流狭窄構造を採用しているので、微小発光径を持
ち、外部発光効率の高い素子を得ることができる。しか
も、本来抵抗の大きな多層反射膜層2の一部を無秩序化
しているので、電流は抵抗の小さな無秩序化された領域
を通って多層反射膜層2を通過でき、p側電極14とn
側電極12との間の素子抵抗が低減し、動作電圧を低減
することができる。従って、本発明によれば、素子抵抗
を下げることにより、それに伴う発熱量を低く抑えるこ
とが可能になるので、発熱による光出力の飽和を抑える
ことができ、半導体発光素子Alの高出力動作が可能に
なる。また、素子の温度上昇を抑えることができるの
で、長寿命化が図れる。特に、微小発光径を達成しなが
ら、素子抵抗を低減することができるので、発光領域を
微小化する場合には、本発明は非常に有効である。
In such a semiconductor light emitting device Al, since the current confinement structure is adopted, it is possible to obtain a device having a small light emission diameter and high external light emission efficiency. Moreover, since a part of the multilayer reflection film layer 2 having a large resistance is disordered, the current can pass through the multilayer reflection film layer 2 through a disordered region having a small resistance, and the p-side electrode 14 and the n-side electrode 14
The element resistance with the side electrode 12 is reduced, and the operating voltage can be reduced. Therefore, according to the present invention, by lowering the element resistance, it is possible to suppress the amount of heat generated thereby, so that it is possible to suppress the saturation of the optical output due to the heat generation, and the high output operation of the semiconductor light emitting element Al. It will be possible. Further, since the temperature rise of the element can be suppressed, the life can be extended. In particular, since the device resistance can be reduced while achieving a minute light emission diameter, the present invention is very effective when the light emitting region is miniaturized.

【0034】なお、上記第1実施例では、イオン打込み
領域8及び9を形成するためにBeイオンを打込んだ
が、イオン種はp型元素であればBeに限らず何でもよ
い。また、イオン打込み領域8に打込むイオンと、イオ
ン打込み領域9に打込むイオンとは異なる元素であって
も差し支えない。さらに、イオン打込み領域9に打込む
イオンは水素イオンであってもよい。水素イオンを用い
た場合には、水素イオンを打込まれた領域が高抵抗層と
なるため、イオン打込み領域9が電流阻止層となり、電
流狭窄構造が実現される。
In the first embodiment described above, Be ions are implanted to form the ion-implanted regions 8 and 9, but the ion species is not limited to Be, as long as it is a p-type element. Further, the ions implanted in the ion implantation region 8 and the ions implanted in the ion implantation region 9 may be different elements. Further, the ions implanted in the ion implantation region 9 may be hydrogen ions. When hydrogen ions are used, the region into which hydrogen ions are implanted becomes a high resistance layer, so that the ion implantation region 9 serves as a current blocking layer and a current constriction structure is realized.

【0035】また、上記実施例ではAZレジスト被膜
7,11や光取り出し窓13を円形としたが、特に円形
に限るものではなく、また、光取り出し窓13の形状と
電流通路領域10の断面形状とは同じである必要もない
(以下の実施例でも同様である)。
Although the AZ resist coatings 7 and 11 and the light extraction window 13 are circular in the above embodiment, the shape is not limited to a circular shape, and the shape of the light extraction window 13 and the cross-sectional shape of the current passage region 10 are not limited thereto. Need not be the same (also in the examples below).

【0036】図3(a)(b)に示すものは本発明の第
2実施例による半導体発光素子A2を示す平面図及び断
面図である。この半導体発光素子A2にあっては、活性
層4の上下に多層反射膜層15,2を設けた発光素子に
おいて第1実施例のような構造を実現している。具体的
にいうと、第1実施例による半導体発光素子A1の構造
に加えて、活性層4の上方、例えば上クラッド層5とキ
ャップ層6との間に30ペアのAl0.2Ga0.8As層及
びAlAs層からなるn型多層反射膜層15を設けてい
る。この半導体発光素子A2のように活性層4の上下に
n型多層反射膜層15とp型多層反射膜層2を設けてあ
ると、電流狭窄構造を有する垂直共振器型面発光レーザ
を製作することができ、垂直共振器型面発光レーザの素
子抵抗を低減することができる。
FIGS. 3A and 3B are a plan view and a sectional view showing a semiconductor light emitting device A2 according to a second embodiment of the present invention. In this semiconductor light emitting device A2, the structure as in the first embodiment is realized in the light emitting device in which the multilayer reflective film layers 15 and 2 are provided above and below the active layer 4. Specifically, in addition to the structure of the semiconductor light emitting device A1 according to the first embodiment, 30 pairs of Al 0.2 Ga 0.8 As layers and an upper cladding layer 5 and a cap layer 6 are provided above the active layer 4. An n-type multilayer reflective film layer 15 made of an AlAs layer is provided. When the n-type multilayer reflective film layer 15 and the p-type multilayer reflective film layer 2 are provided above and below the active layer 4 like the semiconductor light emitting device A2, a vertical cavity surface emitting laser having a current constriction structure is manufactured. Therefore, the element resistance of the vertical cavity surface emitting laser can be reduced.

【0037】図4(a)(b)は、本発明の第3実施例
による裏面出射型のAlGaAs系半導体発光素子A3
を示す平面図及び断面図、図5(a)(b)(c)
(d)はこの半導体発光素子A3の製造手順を示す断面
図である。この半導体発光素子A3を製造手順に沿って
説明する。まず、MBE法やMOCVD法などを用いる
ことにより、n−GaAs基板21の上に、n−Al
0.35Ga0.65As上クラッド層22、p−Al0.03Ga
0.97As活性層23、p−Al0.35Ga0.65As下クラ
ッド層24、30ペアのAl0.2Ga0.8As層及びAl
As層からなるp型の多層反射膜層25、p−GaAs
キャップ層26を順次エピタキシャル成長させる。この
ウエハはダブルヘテロ構造である。
4A and 4B are bottom emission type AlGaAs semiconductor light emitting device A3 according to the third embodiment of the present invention.
And FIG. 5A, FIG. 5B, and FIG.
FIG. 3D is a sectional view showing the procedure for manufacturing the semiconductor light emitting device A3. The semiconductor light emitting device A3 will be described according to the manufacturing procedure. First, by using the MBE method, the MOCVD method or the like, the n-Al is formed on the n-GaAs substrate 21.
0.35 Ga 0.65 As Upper cladding layer 22, p-Al 0.03 Ga
0.97 As active layer 23, p-Al 0.35 Ga 0.65 As lower cladding layer 24, 30 pairs of Al 0.2 Ga 0.8 As layer and Al
P-type multilayer reflective film layer 25 composed of As layer, p-GaAs
The cap layer 26 is sequentially epitaxially grown. This wafer has a double heterostructure.

【0038】この後、図5(a)に示すように、キャッ
プ層26の上の所望の位置に所望の形状及び大きさ(例
えば、キャップ層26の中央部に直径50μmの円形)
でAZレジスト被膜27を形成し、キャップ層26を部
分的に覆う。
Thereafter, as shown in FIG. 5A, a desired shape and size are obtained at desired positions on the cap layer 26 (for example, a circular shape having a diameter of 50 μm is formed in the central portion of the cap layer 26).
To form an AZ resist film 27, and partially cover the cap layer 26.

【0039】ついで、図5(b)に示すように、AZレ
ジスト被膜27をマスクとしてBeイオンを打込んでイ
オン打込み領域28(図4及び図5では梨地模様で表わ
す。)を形成する。このとき、キャップ層26と下クラ
ッド層24中にイオン打込み領域(Beイオンの分布領
域)28の上端及び下端がくるように多層反射膜層25
にBeイオンを打込む。次に、図5(c)に示すよう
に、同一のAZレジスト被膜27をマスクとし、キャッ
プ層26中にSiイオンを打込んでイオン打込み領域2
9(図4及び図5では梨地模様で表わす。)を形成し、
イオン打込み領域29の上端及び下端がキャップ層26
内にくるようにする。
Then, as shown in FIG. 5B, Be ions are implanted using the AZ resist film 27 as a mask to form an ion implantation region 28 (represented by a satin pattern in FIGS. 4 and 5). At this time, the multilayer reflective film layer 25 is arranged so that the upper and lower ends of the ion implantation region (Be ion distribution region) 28 are located in the cap layer 26 and the lower cladding layer 24.
Be ions are implanted into. Next, as shown in FIG. 5C, using the same AZ resist coating 27 as a mask, Si ions are implanted into the cap layer 26 to implant the ion-implanted region 2.
9 (represented by a satin pattern in FIGS. 4 and 5),
The upper and lower ends of the ion implantation region 29 are cap layers 26.
Try to come inside.

【0040】但し、このイオン打込みの工程において
は、イオンを打込む順序には関係なく、キャップ層26
にイオン打込み領域29を形成した後、多層反射膜層2
5の部分にイオン打込み領域28を形成してもよい。ま
た、イオン打込み領域28におけるBeイオンの打込み
深さについては、図示のような深さに限るものでなく、
多層反射膜層25の厚み全体がイオン打込み領域28と
なっていればよい。さらに、イオン打込み領域29にお
けるSiイオンの打込み深さについても、イオン打込み
領域29の下面が活性層23より上のp型領域にあれば
よい。
However, in this step of implanting ions, the cap layer 26 is irrelevant regardless of the order of implanting ions.
After forming the ion-implanted region 29 on the substrate, the multilayer reflective film layer 2
The ion-implanted region 28 may be formed at the portion 5. Further, the implantation depth of Be ions in the ion implantation region 28 is not limited to the depth shown in the figure,
The entire thickness of the multilayer reflective film layer 25 may be the ion implantation region 28. Further, regarding the implantation depth of Si ions in the ion implantation region 29, the lower surface of the ion implantation region 29 may be in the p-type region above the active layer 23.

【0041】こうしてキャップ層26内に一部領域を除
いてBeイオンを打込んでイオン打込み領域29を形成
すると、イオン打込み領域29ではp型のキャップ層2
6の導電型がn型に反転させられるため、n型のイオン
打込み領域29とp型のキャップ層26との界面(図4
の斜線を施した領域)にpn接合面が形成される。この
pn接合面は、半導体発光素子A3に駆動電圧を印加し
たとき逆バイアスとなり、イオン打込み領域29には電
流iが流れることができない。一方、イオン打込み領域
29を形成されていない領域では電流iの流れは妨げら
れない。このため、キャップ層26内のイオン打込み領
域29を形成された領域は電流阻止領域となり、イオン
打込み領域29に囲まれた領域は電流通路領域30とな
っており、活性層23とキャップ層26との間では限定
された電流通路領域30にのみ電流iが流れる電流狭窄
構造となっている。
In this way, when Be ions are implanted in the cap layer 26 except for a partial region to form the ion-implanted region 29, the p-type cap layer 2 is formed in the ion-implanted region 29.
Since the conductivity type of No. 6 is inverted to the n type, the interface between the n type ion implantation region 29 and the p type cap layer 26 (see FIG. 4).
The pn junction surface is formed in the hatched area of FIG. This pn junction surface becomes a reverse bias when a drive voltage is applied to the semiconductor light emitting device A3, and the current i cannot flow in the ion implantation region 29. On the other hand, in the region where the ion implantation region 29 is not formed, the flow of the current i is not disturbed. Therefore, in the cap layer 26, the region in which the ion-implanted region 29 is formed becomes the current blocking region, and the region surrounded by the ion-implanted region 29 becomes the current passage region 30, and the active layer 23 and the cap layer 26 are separated from each other. Between them, a current constriction structure is provided in which the current i flows only in the limited current passage region 30.

【0042】また、電流通路領域30と対応する部分を
除いて多層反射膜層25の厚み全体にBeイオンを打込
んでイオン打込み領域28を形成しているので、このイ
オン打込み領域28では多層反射膜層25が無秩序化さ
れており、この部分では多層反射膜層25の抵抗が低減
され、素子全体の抵抗が小さくなっている。
Further, since the ion implantation region 28 is formed by implanting Be ions into the entire thickness of the multilayer reflective film layer 25 except the portion corresponding to the current passage region 30, the ion implantation region 28 is provided with the multilayer reflection. The film layer 25 is disordered, and the resistance of the multilayer reflective film layer 25 is reduced in this portion, and the resistance of the entire element is reduced.

【0043】上記のような方法によれば、電流通路領域
30を形成するためのSi打込みと多層反射膜層25を
無秩序化するためのBe打込みに同一のマスク(AZレ
ジスト被膜7)を用いることができるため、マスクのア
ライメント作業を要することなく容易に電流通路領域3
0と対応する部分以外の領域において多層反射膜層25
を無秩序化することができる。つまり、簡略なプロセス
で電流狭窄構造と多層反射膜層25の無秩序化を達成す
ることができる。
According to the method as described above, the same mask (AZ resist coating 7) is used for Si implantation for forming the current passage region 30 and Be implantation for disordering the multilayer reflective film layer 25. Therefore, the current passage region 3 can be easily formed without requiring mask alignment work.
In the area other than the portion corresponding to 0, the multilayer reflective film layer 25
Can be chaotic. That is, the current confinement structure and the disordering of the multilayer reflective film layer 25 can be achieved by a simple process.

【0044】この後、マスクとして用いたAZレジスト
被膜27をキャップ層26の上から除去し、キャップ層
26の全面にp側電極34を設ける。
After that, the AZ resist film 27 used as a mask is removed from above the cap layer 26, and the p-side electrode 34 is provided on the entire surface of the cap layer 26.

【0045】ついで、図5(d)に示すように、ウエハ
を上下反転させてGaAs基板21側を上にし、イオン
打込み領域28,29の上方の領域を除いてGaAs基
板21の上に任意の形状及び大きさ(例えば、中央部に
直径100μmの円形)でAZレジスト被膜31を形成
し、AZレジスト被膜31をマスクとしてAZレジスト
被膜31の上からGaAs基板21の上に電極材料を蒸
着させてn側電極32を形成する。ついで、AZレジス
ト被膜31を剥離させることによりリフトオフ法でn側
電極32に円形の光取り出し窓33を開口する。最後
に、n側電極32をマスクとし、例えばNH4:H22
=1:10等のエッチング液を用いて上クラッド層22
に達するまでGaAs基板21をエッチングし、光取り
出し窓33と連通する光取り出し口35をGaAs基板
21にあけ、図4に示すような半導体発光素子A3を得
る。
Then, as shown in FIG. 5 (d), the wafer is turned upside down so that the GaAs substrate 21 side is facing up, and any region on the GaAs substrate 21 except the regions above the ion implantation regions 28 and 29. An AZ resist film 31 having a shape and a size (for example, a circle having a diameter of 100 μm in the central portion) is formed, and an electrode material is vapor-deposited from the AZ resist film 31 onto the GaAs substrate 21 using the AZ resist film 31 as a mask. The n-side electrode 32 is formed. Then, the AZ resist film 31 is peeled off to form a circular light extraction window 33 in the n-side electrode 32 by a lift-off method. Finally, using the n-side electrode 32 as a mask, for example, NH 4 : H 2 O 2
= 1: 10 or the like, and the upper cladding layer 22 is formed by using an etching solution.
The GaAs substrate 21 is etched until the temperature reaches, and a light extraction port 35 communicating with the light extraction window 33 is opened in the GaAs substrate 21 to obtain a semiconductor light emitting device A3 as shown in FIG.

【0046】但し、GaAs基板21の材質が、発光波
長に対して透明であれば、GaAs基板21に光取り出
し口35をあける工程は省略することができる(裏面出
射型の半導体発光素子については、本実施例以降の実施
例についても同様である)。
However, if the material of the GaAs substrate 21 is transparent to the emission wavelength, the step of opening the light extraction port 35 in the GaAs substrate 21 can be omitted (for the back emission type semiconductor light emitting device, The same applies to the examples subsequent to this example).

【0047】この半導体発光素子A3にあっても、イオ
ン打込み領域29に囲まれた電流通路領域30を通って
p側電極34から活性層23へ電流が注入されると、活
性層23の当該微小領域で発光し、活性層23から上方
へ出た光は光取り出し口35を通って外部へ出射され
る。また、活性層23から下方へ出た光は、多層反射膜
層25の無秩序化されていない領域で上方へ反射され、
光取り出し口35から外部へ出射される。よって、基板
側から光が出る裏面出射型の半導体発光素子A3とな
り、微小発光径を達成しながら、素子抵抗を低減するこ
とができる。
Even in this semiconductor light emitting device A3, when a current is injected from the p-side electrode 34 into the active layer 23 through the current passage region 30 surrounded by the ion implantation region 29, the minute amount of the active layer 23 is reduced. Light emitted in the region and emitted upward from the active layer 23 is emitted to the outside through the light extraction port 35. Further, the light emitted downward from the active layer 23 is reflected upward in the non-disordered region of the multilayer reflective film layer 25,
The light is emitted from the light extraction port 35 to the outside. Therefore, the semiconductor light emitting device A3 of the back emission type in which light is emitted from the substrate side can be obtained, and the device resistance can be reduced while achieving a small light emission diameter.

【0048】なお、上記第3実施例では、イオン打込み
領域28を形成するためにBeイオンを打込んだが、こ
のイオン種はp型元素であればBeに限らず何でもよ
い。また、イオン打込み領域29を形成するためにSi
イオンを打込んだが、このイオン種はn型元素であれば
Siに限らず何でもよい。また、イオン打込み領域29
に打込むイオンは水素イオンであってもよい。水素イオ
ンを用いた場合には、水素イオンを打込まれた領域が高
抵抗層となるため、イオン打込み領域29が電流阻止層
となり、同様に電流狭窄構造が実現される。
In the third embodiment, Be ions are implanted to form the ion-implanted region 28, but the ion species is not limited to Be as long as it is a p-type element. Further, in order to form the ion implantation region 29, Si is used.
Although ions are implanted, the ion species is not limited to Si and may be any type as long as it is an n-type element. In addition, the ion implantation area 29
The ions implanted into may be hydrogen ions. When hydrogen ions are used, the region into which the hydrogen ions are implanted becomes a high resistance layer, so that the ion implantation region 29 serves as a current blocking layer, and a current constriction structure is similarly realized.

【0049】また、図示しないが、第3実施例のような
構造の半導体発光素子A3において、活性層23とGa
As基板21との間にも30ペアのAl0.2Ga0.8As
層及びAlAs層からなるn型多層反射膜層を設けれ
ば、活性層23の上下のn型多層反射膜層及びp型多層
反射膜層25と電流狭窄構造を有する垂直共振器型面発
光レーザを製作することができる。
Although not shown, in the semiconductor light emitting device A3 having the structure of the third embodiment, the active layer 23 and Ga are
30 pairs of Al 0.2 Ga 0.8 As between the As substrate 21 and
Vertical cavity surface emitting laser having a current constriction structure with the n-type multilayer reflective film layer and the p-type multilayer reflective film layer 25 above and below the active layer 23 by providing an n-type multilayer reflective film layer including a layer and an AlAs layer. Can be manufactured.

【0050】図6(a)(b)に示すものは本発明の第
4実施例による半導体発光素子A4を示す平面図及び断
面図である。この半導体発光素子A4は第3実施例の半
導体発光素子A3と同様裏面出射型の半導体発光素子と
なっているが、Siイオンがp型の下クラッド層24内
に打込まれており、電流狭窄構造を実現するためのイオ
ン打込み領域29が多層反射膜層25を無秩序化するた
めのイオン打込み領域28よりも裏面側(上方)に配置
されている。このような構造の半導体発光素子A4にお
いても第3実施例の半導体発光素子A3と同様な作用効
果を奏することができる。なお、この実施例において
は、イオン打込み領域29は必ずしも下クラッド層24
に限らず、活性層23よりも表面側(下方)のp型領域
にあればよい。また、打込むイオンもSiに限らずn型
元素であればよい。
FIGS. 6A and 6B are a plan view and a sectional view showing a semiconductor light emitting device A4 according to a fourth embodiment of the present invention. This semiconductor light emitting device A4 is a back emission semiconductor light emitting device similar to the semiconductor light emitting device A3 of the third embodiment, but Si ions are implanted in the p-type lower cladding layer 24, and the current confinement is caused. The ion-implanted region 29 for realizing the structure is arranged on the back surface side (upper side) than the ion-implanted region 28 for disordering the multilayer reflective film layer 25. The semiconductor light emitting device A4 having such a structure can also achieve the same effects as the semiconductor light emitting device A3 of the third embodiment. In this embodiment, the ion-implanted region 29 is not necessarily the lower cladding layer 24.
However, the p-type region may be located on the surface side (lower side) of the active layer 23. Further, the ions to be implanted are not limited to Si and may be any n-type element.

【0051】図7(a)(b)に示すものは本発明の第
5実施例による半導体発光素子A5を示す平面図及び断
面図である。この実施例は拡散によって多層反射膜層2
5を無秩序化したものである。この半導体発光素子A5
にあっては、キャップ層26の表面にマスク27を設
け、Siイオンをp型の下クラッド層24内に打込んで
イオン打込み領域29を形成し、下クラッド層24内に
電流狭窄構造を実現している。また、マスク27で覆わ
れたキャップ層26の上からZnを拡散させることによ
り、電流通路領域30と対応する領域を除いて、キャッ
プ層26の表面から下クラッド層24までZnを拡散さ
せて不純物拡散領域36(図7ではクロスハッチングに
よって示す。)を形成してあり、多層反射膜層25は不
純物拡散領域36では不純物拡散によって無秩序化さ
れ、低抵抗化されている。もちろん、この場合も拡散元
素はZnに限らず、p型元素であればよい。
7A and 7B are a plan view and a sectional view showing a semiconductor light emitting device A5 according to a fifth embodiment of the present invention. In this embodiment, the multilayer reflective film layer 2 is formed by diffusion.
It is a disordered version of 5. This semiconductor light emitting device A5
In this case, a mask 27 is provided on the surface of the cap layer 26, Si ions are implanted into the p-type lower cladding layer 24 to form an ion implantation region 29, and a current confinement structure is realized in the lower cladding layer 24. is doing. Further, by diffusing Zn from above the cap layer 26 covered with the mask 27, Zn is diffused from the surface of the cap layer 26 to the lower clad layer 24 except for the region corresponding to the current passage region 30. A diffusion region 36 (shown by cross hatching in FIG. 7) is formed, and the multilayer reflection film layer 25 is disordered by impurity diffusion in the impurity diffusion region 36 and has a low resistance. Of course, in this case as well, the diffusion element is not limited to Zn and may be a p-type element.

【0052】図8(a)(b)は、本発明の第6実施例
による裏面出射型のAlGaAs系半導体発光素子A6
を示す平面図及び断面図、図9(a)(b)(c)
(d)はこの半導体発光素子A6の製造手順を示す断面
図である。この半導体発光素子A6を製造手順に沿って
説明する。まず、MBE法やMOCVD法などを用いる
ことにより、n−GaAs基板41の上に、n−Al
0.35Ga0.65As上クラッド層42、p−Al0.03Ga
0.97As活性層43、p−Al0.35Ga0.65As下クラ
ッド層44、30ペアのAl0.2Ga0.8As層及びAl
As層からなるp型の多層反射膜層45、p−GaAs
拡散バッファ層46、n−Al0.35Ga0.65As電流阻
止層47、p−GaAsキャップ層48を順次エピタキ
シャル成長させる。これはpnpn接合構造である。
FIGS. 8A and 8B are bottom emission type AlGaAs semiconductor light emitting device A6 according to the sixth embodiment of the present invention.
9A, 9B, and 9C are plan views and cross-sectional views illustrating
FIG. 6D is a sectional view showing the procedure for manufacturing the semiconductor light emitting device A6. This semiconductor light emitting device A6 will be described according to the manufacturing procedure. First, by using the MBE method or the MOCVD method, the n-Al is formed on the n-GaAs substrate 41.
0.35 Ga 0.65 As Upper clad layer 42, p-Al 0.03 Ga
0.97 As active layer 43, p-Al 0.35 Ga 0.65 As lower cladding layer 44, 30 pairs of Al 0.2 Ga 0.8 As layer and Al
P-type multilayer reflective film layer 45 made of As layer, p-GaAs
A diffusion buffer layer 46, an n-Al 0.35 Ga 0.65 As current blocking layer 47, and a p-GaAs cap layer 48 are sequentially epitaxially grown. This is a pnpn junction structure.

【0053】この後、図9(a)に示すように、キャッ
プ層48の上の所望の位置に所望の形状及び大きさ(例
えば、キャップ層48の中央部に直径50μmの円形)
で、例えば塗布性の拡散剤(OCD)を塗布することに
よって、p型拡散源(例えば、SiO2−ZnO膜)4
9を形成する。あるいは、スパッタ法などを用いてキャ
ップ層48の上にp型拡散源49を形成してもよい。つ
いで、例えば赤外線ランプフラッシュアニール炉などを
用いて熱処理することにより、p型拡散源49のマスク
からp-Znを拡散させる。Znの拡散は少なくとも電
流阻止層47を貫通するまで行ない、図9(b)の例で
は拡散バッファ層46に達するまでZnを拡散させ、Z
n拡散領域50(図8及び図9でクロスハッチングを施
した領域)を形成している。なお、拡散バッファ層46
では、電流阻止層47よりもZnの拡散速度が遅くなっ
ている。
Thereafter, as shown in FIG. 9A, a desired shape and size are provided at desired positions on the cap layer 48 (for example, a circular shape having a diameter of 50 μm is formed in the central portion of the cap layer 48).
Then, a p-type diffusion source (eg, SiO 2 —ZnO film) 4 is formed by applying a diffusing agent (OCD) having a coating property.
9 is formed. Alternatively, the p-type diffusion source 49 may be formed on the cap layer 48 by using a sputtering method or the like. Then, by performing heat treatment using, for example, an infrared lamp flash annealing furnace, p-Zn is diffused from the mask of the p-type diffusion source 49. Zn is diffused at least until it penetrates the current blocking layer 47. In the example of FIG. 9B, Zn is diffused until it reaches the diffusion buffer layer 46, and Z
An n-diffusion region 50 (a region hatched in FIGS. 8 and 9) is formed. The diffusion buffer layer 46
In, the diffusion rate of Zn is slower than that of the current blocking layer 47.

【0054】電流阻止層47と拡散バッファ層46との
間のpn接合面(図8の斜線を施した領域)は、素子に
駆動電圧を印加したとき逆バイアスとなり、電流iが流
れない。一方、p-Znを拡散させたZn拡散領域50
ではn型の電流阻止層47の導電型がp型に反転してい
るので、電流iの流れは妨げられない。このため、Zn
拡散領域50の外側は電流阻止領域となり、Zn拡散領
域50のみが電流通路領域51となっており、この微小
なZn拡散領域50のみに電流通路が制限された電流狭
窄構造となっている。
The pn junction surface between the current blocking layer 47 and the diffusion buffer layer 46 (the hatched area in FIG. 8) is reverse biased when a drive voltage is applied to the element, and the current i does not flow. On the other hand, a Zn diffusion region 50 in which p-Zn is diffused
Since the conductivity type of the n-type current blocking layer 47 is inverted to the p-type, the flow of the current i is not disturbed. Therefore, Zn
The outside of the diffusion region 50 is a current blocking region, only the Zn diffusion region 50 is a current passage region 51, and the current confinement structure is limited to the minute Zn diffusion region 50.

【0055】ついで、図9(c)に示すように、上記p
型拡散源49をマスクとしてBeイオンを打込んでイオ
ン打込み領域52(図8及び図9では梨地模様で表わ
す。)を形成する。このとき、拡散バッファ層46と下
クラッド層44中にそれぞれイオン打込み領域(Beイ
オンの分布領域)52の上端及び下端がくるように多層
反射膜層45にBeイオンを打込む。
Then, as shown in FIG. 9C, the above p
Be ions are implanted using the mold diffusion source 49 as a mask to form an ion implantation region 52 (represented by a satin pattern in FIGS. 8 and 9). At this time, Be ions are implanted in the multilayer reflective film layer 45 so that the upper and lower ends of the ion implantation regions (Be ion distribution regions) 52 are located in the diffusion buffer layer 46 and the lower cladding layer 44, respectively.

【0056】但し、イオン打込み領域52におけるBe
イオンの打込み深さについては、図示のような深さに限
るものでなく、多層反射膜層45の厚み全体がイオン打
込み領域52となっていればよい。また、打込むイオン
もBeイオンに限らずp型元素であれば何でもよい。
However, Be in the ion implantation region 52
The ion implantation depth is not limited to the depth shown in the figure, and the entire thickness of the multilayer reflective film layer 45 may be the ion implantation region 52. Further, the ions to be implanted are not limited to Be ions, but may be any p-type element.

【0057】こうして電流通路領域51と対応する部分
を除いて多層反射膜層45の厚み全体にBeイオンを打
込んでイオン打込み領域52を形成しているので、この
イオン打込み領域52では多層反射膜層45が無秩序化
されており、この部分では多層反射膜層45の抵抗が低
減されている。
In this way, the ion implantation region 52 is formed by implanting Be ions in the entire thickness of the multilayer reflection film layer 45 except the portion corresponding to the current passage region 51. Therefore, in the ion implantation region 52, the multilayer reflection film is formed. The layer 45 is disordered, and the resistance of the multilayer reflective film layer 45 is reduced in this portion.

【0058】また、上記のような方法によれば、Znを
拡散させるためのp型拡散源49をイオン打込み用のマ
スクとして用いているので、マスクのアライメント作業
を要することなく容易に電流通路領域51と対応する部
分以外の領域において多層反射膜層45を無秩序化する
ことができる。つまり、簡略なプロセスで電流狭窄構造
と多層反射膜層45の無秩序化を達成することができ
る。
Further, according to the above method, since the p-type diffusion source 49 for diffusing Zn is used as a mask for ion implantation, the current passage region can be easily formed without the need for mask alignment work. The multilayer reflective film layer 45 can be disordered in a region other than the portion corresponding to 51. That is, the current confinement structure and the disordering of the multilayer reflective film layer 45 can be achieved by a simple process.

【0059】この後、マスクとして用いたp型拡散源4
9をキャップ層48の上から除去し、キャップ層48の
全面にp側電極53を設ける。
After that, the p-type diffusion source 4 used as a mask
9 is removed from the top of the cap layer 48, and the p-side electrode 53 is provided on the entire surface of the cap layer 48.

【0060】ついで、図9(d)に示すように、ウエハ
を上下反転させてGaAs基板41側を上にし、Zn拡
散領域50の延長上においてGaAs基板41の表面に
任意の形状及び大きさ(例えば、中央部に直径100μ
mの円形)でAZレジスト被膜54を形成し、AZレジ
スト被膜54をマスクとして上から電極材料を蒸着させ
てGaAs基板41の上にn側電極55を形成する。つ
いで、AZレジスト被膜54を剥離させることによりリ
フトオフ法でn側電極55に円形の光取り出し窓56を
開口する。最後に、n側電極55をマスクとし、例えば
NH4:H22=1:10等のエッチング液を用いて上
クラッド層42に達するまでGaAs基板41をエッチ
ングし、光取り出し窓56と連通する光取り出し口57
をGaAs基板41にあけ、図8に示すような半導体発
光素子A6を得る。
Then, as shown in FIG. 9D, the wafer is turned upside down so that the GaAs substrate 41 side faces up, and the surface of the GaAs substrate 41 is extended to the desired shape and size ( For example, a diameter of 100μ in the center
An AZ resist film 54 is formed in a circle of m), and an electrode material is vapor-deposited from above by using the AZ resist film 54 as a mask to form an n-side electrode 55 on the GaAs substrate 41. Then, the AZ resist film 54 is peeled off to open a circular light extraction window 56 in the n-side electrode 55 by the lift-off method. Finally, using the n-side electrode 55 as a mask, the GaAs substrate 41 is etched until it reaches the upper clad layer 42 using an etching solution such as NH 4 : H 2 O 2 = 1: 10, and communicates with the light extraction window 56. Light outlet 57
To a GaAs substrate 41 to obtain a semiconductor light emitting device A6 as shown in FIG.

【0061】この半導体発光素子A6にあっては、電流
通路領域51となるZn拡散領域50を通ってp側電極
53から活性層43へ電流iが注入されると、活性層4
3の当該微小領域で発光し、活性層43から上方へ出た
光は光取り出し口57を通って外部へ出射される。ま
た、活性層43から下方へ出た光は、多層反射膜層45
の無秩序化されていない領域で上方へ反射され、光取り
出し口57から外部へ出射される。よって、基板側から
光が出る裏面出射型の半導体発光素子A6となり、微小
発光径を達成しながら、素子抵抗を低減することができ
る。
In this semiconductor light emitting device A6, when the current i is injected from the p-side electrode 53 to the active layer 43 through the Zn diffusion region 50 which becomes the current passage region 51, the active layer 4 is formed.
Light emitted in the minute region of 3 and emitted upward from the active layer 43 is emitted to the outside through the light extraction port 57. Further, the light emitted downward from the active layer 43 is reflected by the multilayer reflective film layer 45.
The light is reflected upward in a region not disordered and is emitted to the outside from the light extraction port 57. Therefore, the semiconductor light emitting device A6 of the back emission type in which light is emitted from the substrate side is obtained, and the device resistance can be reduced while achieving a small light emission diameter.

【0062】なお、上記第6実施例では、p型不純物の
拡散によって電流通路領域51を形成したが、Beイオ
ン等のイオン打込みによって同様な領域に電流通路領域
51を形成してもよい。
Although the current passage region 51 is formed by diffusing the p-type impurity in the sixth embodiment, the current passage region 51 may be formed in a similar region by ion implantation of Be ions or the like.

【0063】図10(a)(b)に示すものは本発明の
第7実施例による半導体発光素子A7を示す平面図及び
断面図である。この半導体発光素子A7は、第1実施例
の半導体発光素子A1を基本とするものであって、Ga
As基板1と反対側へ光を出射する上面出射型となって
いる。すなわち、半導体発光素子A1と同様に、GaA
s基板1の上にAl0.2Ga0.8As/AlAs層(30
ペア)からなるp型多層反射膜層2、p−Al0.35Ga
0.65As下クラッド層3、p−Al0.03Ga0. 97As活
性層4、n−Al0.35Ga0.65As上クラッド層5、n
−Al0.1Ga0 .9Asキャップ層6を成長させたもので
あるが、上クラッド層5とキャップ層6との間にp−A
0.35Ga0.65As電流阻止層60を形成すると共に電
流阻止層60を貫くようにキャップ層6から上クラッド
層5までn型不純物(例えば、Si)を拡散させて不純
物拡散領域61を形成し、この不純物拡散領域61を電
流通路領域62として電流狭窄構造を実現したものであ
る。また、電流通路領域62のほぼ真下を除く領域にお
いては、GaAs基板1と下クラッド層3の間にわたっ
て多層反射膜層2にBeイオンを打込むことによってイ
オン打込み領域8が形成されており、このイオン打込み
領域8において多層反射膜層2を無秩序化してある。な
お、この半導体発光素子A7の製造方法は、図6の半導
体発光素子A6の製造方法を参照して容易に実施するこ
とができる。
FIGS. 10A and 10B are a plan view and a sectional view showing a semiconductor light emitting device A7 according to a seventh embodiment of the present invention. This semiconductor light emitting device A7 is based on the semiconductor light emitting device A1 of the first embodiment and has a Ga
It is a top emission type that emits light to the side opposite to the As substrate 1. That is, like the semiconductor light emitting device A1, GaA
Al 0.2 Ga 0.8 As / AlAs layer (30
A pair) p-type multilayer reflective film layer 2, p-Al 0.35 Ga
0.65 As lower cladding layer 3, p-Al 0.03 Ga 0. 97 As active layer 4, n-Al 0.35 Ga 0.65 As upper cladding layer 5, n
-Al 0.1 Ga 0 .9 While As cap layer 6 is obtained by growing, p-A between the upper cladding layer 5 and the cap layer 6
l 0.35 Ga 0.65 As current blocking layer 60 is formed, and an n-type impurity (for example, Si) is diffused from the cap layer 6 to the upper cladding layer 5 so as to penetrate the current blocking layer 60 to form an impurity diffusion region 61. A current constriction structure is realized by using the impurity diffusion region 61 as a current passage region 62. Further, in a region except directly under the current passage region 62, an ion implantation region 8 is formed by implanting Be ions into the multilayer reflective film layer 2 between the GaAs substrate 1 and the lower cladding layer 3. In the ion-implanted region 8, the multilayer reflective film layer 2 is disordered. The method for manufacturing the semiconductor light emitting device A7 can be easily implemented with reference to the method for manufacturing the semiconductor light emitting device A6 in FIG.

【0064】図11(a)(b)に示すものは本発明の
第8実施例による半導体発光素子A8を示す平面図及び
断面図である。図10の半導体発光素子A7がSi等の
拡散によって電流通路領域62を形成したのに対し、こ
の半導体発光素子A8は、電流阻止層60を貫通するよ
うSi等のn型イオンを打込むことによってイオン打込
み領域66を形成し、このイオン打込み領域66を電流
通路領域67として電流狭窄構造を実現したものであ
る。
FIGS. 11A and 11B are a plan view and a sectional view showing a semiconductor light emitting device A8 according to an eighth embodiment of the present invention. While the semiconductor light emitting device A7 of FIG. 10 forms the current passage region 62 by diffusion of Si or the like, the semiconductor light emitting device A8 is formed by implanting n-type ions such as Si so as to penetrate the current blocking layer 60. An ion-implanted region 66 is formed, and the ion-implanted region 66 is used as a current passage region 67 to realize a current constriction structure.

【0065】図12(a)(b)は、本発明の第9実施
例による裏面出射型のAlGaAs系半導体発光素子A
9を示す平面図及び断面図、図13(a)(b)(c)
はこの半導体発光素子A9の製造手順を示す断面図であ
る。この半導体発光素子A9を製造手順に沿って説明す
る。まず、MBE法やMOCVD法などを用いることに
より、n−GaAs基板71の上に、n−Al0.35Ga
0.65As上クラッド層72、p−Al0.03Ga0.97As
活性層73、p−Al0.35Ga0.65As下クラッド層7
4、30ペアのAl0.2Ga0.8As層及びAlAs層か
らなるp型の多層反射膜層75、n−Al0.35Ga0.65
As電流阻止層76、p−GaAsキャップ層77を順
次エピタキシャル成長させる。これはpnpn接合構造
である。
FIGS. 12A and 12B are bottom emission type AlGaAs semiconductor light emitting device A according to the ninth embodiment of the present invention.
9A and 9B are a plan view and a cross-sectional view showing 9;
FIG. 7A is a cross-sectional view showing the procedure for manufacturing the semiconductor light emitting device A9. The semiconductor light emitting device A9 will be described according to the manufacturing procedure. First, n-Al 0.35 Ga is formed on the n-GaAs substrate 71 by using the MBE method or the MOCVD method.
0.65 As upper clad layer 72, p-Al 0.03 Ga 0.97 As
Active layer 73, p-Al 0.35 Ga 0.65 As lower cladding layer 7
P-type multilayer reflective film layer 75 consisting of 4, 30 pairs of Al 0.2 Ga 0.8 As layer and AlAs layer, n-Al 0.35 Ga 0.65
The As current blocking layer 76 and the p-GaAs cap layer 77 are sequentially epitaxially grown. This is a pnpn junction structure.

【0066】この後、図13(a)に示すように、キャ
ップ層77の上の所望の位置に所望の形状及び大きさ
(例えば、キャップ層77の中央部に直径50μmの円
形)で、例えば塗布性の拡散剤(OCD)を塗布するこ
とによって、p型拡散源(例えば、SiO2−ZnO
膜)78を形成する。あるいは、スパッタ法などを用い
てキャップ層77の上にp型拡散源78を形成してもよ
い。ついで、図13(b)に示すように、例えば赤外線
ランプフラッシュアニール炉などを用いて熱処理するこ
とにより、p型拡散源78のマスクからp-Znを拡散
させる。Znは電流阻止層76及び多層反射膜層75を
貫通して下クラッド層74に達するまで拡散させ、Zn
拡散領域79を形成する。
Thereafter, as shown in FIG. 13A, a desired shape and size (for example, a circle having a diameter of 50 μm at the center of the cap layer 77) is formed at a desired position on the cap layer 77, for example. By applying a diffusing agent (OCD) having a coating property, a p-type diffusion source (for example, SiO 2 —ZnO) is formed.
A film) 78 is formed. Alternatively, the p-type diffusion source 78 may be formed on the cap layer 77 by using a sputtering method or the like. Then, as shown in FIG. 13B, heat treatment is performed using, for example, an infrared lamp flash annealing furnace to diffuse p-Zn from the mask of the p-type diffusion source 78. Zn diffuses through the current blocking layer 76 and the multilayer reflective film layer 75 until it reaches the lower cladding layer 74.
A diffusion region 79 is formed.

【0067】電流阻止層76と多層反射膜層75との間
のpn接合面(図12の斜線を施した領域)は、素子に
駆動電圧を印加したとき逆バイアスとなり、電流iが流
れない。一方、p-Znを拡散させたZn拡散領域79
は、n型の電流阻止層76の導電型がp型に反転してい
るので電流通路領域80となり、電流iの流れは妨げら
れない。このため、Zn拡散領域79の外側は電流阻止
領域となり、Zn拡散領域79のみが電流通路領域80
となっており、この微小な電流通路領域80のみに電流
通路が制限された電流狭窄構造となっている。
The pn junction surface (the hatched area in FIG. 12) between the current blocking layer 76 and the multilayer reflective film layer 75 is reverse biased when a drive voltage is applied to the element, and the current i does not flow. On the other hand, a Zn diffusion region 79 in which p-Zn is diffused
Becomes the current passage region 80 because the conductivity type of the n-type current blocking layer 76 is inverted to the p-type, and the flow of the current i is not hindered. Therefore, the outside of the Zn diffusion region 79 is a current blocking region, and only the Zn diffusion region 79 is the current passage region 80.
The current confinement structure is such that the current passage is limited to only this minute current passage region 80.

【0068】また、Znを拡散させて多層反射膜層75
を軽度に無秩序化することにより、多層反射膜層75を
構成する層の界面近傍のみを無秩序化することができる
ので、Zn拡散領域79において多層反射膜層75は軽
度に無秩序化されている。このように多層反射膜層75
を軽度に無秩序化した場合、軽度に無秩序化された領域
81では無秩序化されていない多層反射膜層75と同等
程度の高反射率を維持することができ、しかも、電流通
路領域80と対応する領域において多層反射膜層75の
抵抗を下げることができ、この結果素子全体の抵抗を下
げることができる。従って、この実施例では、1度の拡
散工程で電流通路領域80の形成と多層反射膜層75の
無秩序化を行なうことができ、マスクのアライメント作
業等を要することなく容易に電流通路領域80と対応す
る領域において多層反射膜層75を無秩序化することが
でき、簡略なプロセスで電流狭窄構造と多層反射膜層7
5の無秩序化を達成することができる。
The multilayer reflective film layer 75 is formed by diffusing Zn.
By gently disordering, it is possible to disorder only the vicinity of the interface of the layers forming the multilayer reflective film layer 75, so that the multilayer reflective film layer 75 is mildly disordered in the Zn diffusion region 79. Thus, the multilayer reflective film layer 75
Is slightly disordered, the slightly disordered region 81 can maintain a high reflectance comparable to that of the non- disordered multilayer reflective film layer 75, and corresponds to the current passage region 80. The resistance of the multilayer reflective film layer 75 can be reduced in the region, and as a result, the resistance of the entire element can be reduced. Therefore, in this embodiment, the current passage region 80 can be formed and the multilayer reflection film layer 75 can be disordered by one diffusion process, and the current passage region 80 can be easily formed without the need for mask alignment work. The multilayer reflective film layer 75 can be disordered in the corresponding region, and the current confinement structure and the multilayer reflective film layer 7 can be formed by a simple process.
A disorder of 5 can be achieved.

【0069】この後、マスクとして用いたp型拡散源7
8をキャップ層77の上から除去し、キャップ層77の
全面にp側電極82を設ける。
After that, the p-type diffusion source 7 used as a mask
8 is removed from the top of the cap layer 77, and the p-side electrode 82 is provided on the entire surface of the cap layer 77.

【0070】ついで、図13(c)に示すように、ウエ
ハを上下反転させてGaAs基板71側を上にし、Zn
拡散領域79の延長上においてGaAs基板71の表面
に任意の形状及び大きさ(例えば、中央部に直径100
μmの円形)でAZレジスト被膜83を形成し、AZレ
ジスト被膜83をマスクとして上から電極材料を蒸着さ
せてGaAs基板71の上にn側電極84を形成する。
ついで、AZレジスト被膜83を剥離させることにより
リフトオフ法でn側電極84に円形の光取り出し窓85
を開口する。最後に、n側電極84をマスクとし、例え
ばNH4:H22=1:10等のエッチング液を用いて
上クラッド層72に達するまでGaAs基板71をエッ
チングし、光取り出し窓85と連通する光取り出し口8
6をGaAs基板71にあけ、図12に示すような半導
体発光素子A9を得る。
Then, as shown in FIG. 13C, the wafer is turned upside down so that the GaAs substrate 71 side faces up, and the Zn
On the extension of the diffusion region 79, the surface of the GaAs substrate 71 has an arbitrary shape and size (for example, a diameter of 100 at the center).
An AZ resist film 83 is formed in a circular shape of μm), and an electrode material is vapor-deposited from above by using the AZ resist film 83 as a mask to form an n-side electrode 84 on the GaAs substrate 71.
Then, the AZ resist film 83 is peeled off to form a circular light extraction window 85 on the n-side electrode 84 by a lift-off method.
To open. Finally, using the n-side electrode 84 as a mask, the GaAs substrate 71 is etched until it reaches the upper cladding layer 72 by using an etching solution such as NH 4 : H 2 O 2 = 1: 10, and it is connected to the light extraction window 85. Light extraction port 8
6 is opened in the GaAs substrate 71 to obtain a semiconductor light emitting device A9 as shown in FIG.

【0071】この半導体発光素子A9にあっては、電流
通路領域80及び多層反射膜層75の軽く無秩序化され
た領域81となるZn拡散領域79を通ってp側電極8
2から活性層73へ電流iが注入されると、活性層73
の当該微小領域で発光し、活性層73から上方へ出た光
は光取り出し口86を通って外部へ出射される。また、
活性層73から下方へ出た光は、多層反射膜層75の軽
く無秩序化された領域81で上方へ反射され、光取り出
し口86から外部へ出射される。よって、基板側から光
が出る裏面出射型の半導体発光素子A9となり、微小発
光径を達成しながら、素子抵抗を低減することができ
る。
In this semiconductor light emitting device A9, the p-side electrode 8 is passed through the current passage region 80 and the Zn diffusion region 79 which becomes the lightly disordered region 81 of the multilayer reflective film layer 75.
When a current i is injected from 2 to the active layer 73, the active layer 73
The light emitted in the minute region of the above and emitted upward from the active layer 73 is emitted to the outside through the light extraction port 86. Also,
The light emitted downward from the active layer 73 is reflected upward in the lightly disordered region 81 of the multilayer reflective film layer 75, and is emitted to the outside from the light extraction port 86. As a result, the semiconductor light emitting device A9 of the back emission type in which light is emitted from the substrate side can be obtained, and the device resistance can be reduced while achieving a small light emission diameter.

【0072】なお、上記第9実施例では、p型不純物の
拡散によって電流通路領域80を形成すると共に多層反
射膜層75を軽く無秩序化したが、Beイオン等のイオ
ン打込みによって同様な領域に電流通路領域80と多層
反射膜層75の軽く無秩序化された領域81を形成して
もよい。
In the ninth embodiment, the current passage region 80 is formed by diffusing the p-type impurity and the multilayer reflective film layer 75 is lightly disordered. A lightly disordered region 81 of the passage region 80 and the multilayer reflective film layer 75 may be formed.

【0073】図12の半導体発光素子A9のように多層
反射膜層の一部を軽く無秩序化することにより、多層反
射膜層の当該無秩序化された領域の抵抗を小さくすると
共に当該無秩序化された領域において多層反射膜層の高
反射率を維持する方法は、図12のような構造以外にも
適用することができる。例えば、図14(a)(b)に
示す半導体発光素子A10は図1の半導体発光素子A1
と類似の構造を有するものであり、図15(a)(b)
に示す半導体発光素子A11は図3の半導体発光素子A
2と類似の構造を有するものであって、いずれの半導体
発光素子A10,A11も、Beイオンのイオン打ち込
み領域9に囲まれた電流通路領域10の真下の大部分で
多層反射膜層2にBeイオンを打ち込み、このイオン打
込み領域91で多層反射膜層2を軽く無秩序化し、軽く
無秩序化されたイオン打込み領域91の高反射率を維持
しながら低抵抗化している。また、図16(a)(b)
に示す半導体発光素子A12は図10の半導体発光素子
A7と類似の構造を有するものであり、図17(a)
(b)に示す半導体発光素子A13は図11の半導体発
光素子A8と類似の構造を有するものであって、いずれ
も電流阻止層60を貫通するようにSiを拡散させて、
あるいはSiイオンを打ち込んで形成した電流通路領域
62,67の真下の大部分で多層反射膜層2にBeイオ
ンを打ち込んで軽く無秩序化し、軽く無秩序化されたイ
オン打込み領域91の高反射率を維持しながら抵抗を低
抵抗化している。
By lightly disordering a part of the multilayer reflective film layer as in the semiconductor light emitting device A9 of FIG. 12, the resistance of the disordered region of the multilayer reflective film layer is reduced and the disordered region is formed. The method of maintaining the high reflectance of the multilayer reflective film layer in the region can be applied to a structure other than that shown in FIG. For example, the semiconductor light emitting device A10 shown in FIGS. 14A and 14B is the semiconductor light emitting device A1 of FIG.
It has a structure similar to that of FIG.
The semiconductor light emitting device A11 shown in FIG.
The semiconductor light emitting devices A10 and A11 each have a structure similar to that of No. 2 and the Be is formed in the multilayer reflective film layer 2 in most of the portion just below the current passage region 10 surrounded by the Be ion ion implantation region 9. Ions are implanted, and the multilayer reflection film layer 2 is lightly disordered in the ion implantation region 91, and the resistance is lowered while maintaining the high reflectance of the lightly disordered ion implantation region 91. 16 (a) and 16 (b)
The semiconductor light emitting device A12 shown in FIG. 17 has a structure similar to that of the semiconductor light emitting device A7 shown in FIG.
The semiconductor light emitting device A13 shown in (b) has a structure similar to that of the semiconductor light emitting device A8 of FIG. 11, and in each case, Si is diffused so as to penetrate the current blocking layer 60,
Alternatively, Be ions are implanted in the multilayer reflective film layer 2 in a large part directly below the current passage regions 62 and 67 formed by implanting Si ions to make them lightly disordered, and the high reflectance of the lightly disordered ion-implanted regions 91 is maintained. While lowering the resistance.

【0074】上記各実施例では、いずれも電流通路制限
手段を特別に設けたが、多層反射膜層の一部を軽く無秩
序化すると、電流は高抵抗の無秩序化されていない多層
反射膜層にはほとんど流れず、低抵抗の無秩序化された
領域に流れるため、特別に電流通路制限手段を設けずと
も、多層反射膜層に電流通路制限手段の機能を持たせる
ことができる。例えば、図18(a)(b)に示す半導
体発光素子A14(第14実施例)にあっては、図1の
半導体発光素子A1と同じ構造のウエハにおいて、光取
り出し窓13の下方にBeイオンを打ち込んで多層反射
膜層2の一部微小領域を軽く無秩序化し、高反射率を維
持しつつイオン打込み領域91を多層反射膜層2の他の
領域よりも低抵抗化している。このため、電流iは抵抗
の小さなイオン打込み領域91を通って活性層4に注入
され、素子抵抗が低減させられており、同時に、イオン
打込み領域91が電流通路領域92となって電流狭窄構
造が実現されている。したがって、このような構造によ
れば、非常に簡単な構造により目的とする半導体発光素
子を得ることができる。
In each of the above-mentioned embodiments, the current path limiting means is specially provided. However, if a part of the multilayer reflective film layer is lightly disordered, the current flows into the high resistance non-disordered multilayer reflective film layer. Hardly flows, and flows into a disordered region having a low resistance. Therefore, the multilayer reflective film layer can have the function of the current path limiting means without providing the current path limiting means. For example, in the semiconductor light emitting device A14 (fourteenth embodiment) shown in FIGS. 18A and 18B, in the wafer having the same structure as the semiconductor light emitting device A1 of FIG. Is applied to lightly disorder a small area of the multilayer reflective film layer 2, and the ion implantation region 91 has a lower resistance than the other regions of the multilayer reflective film layer 2 while maintaining a high reflectance. Therefore, the current i is injected into the active layer 4 through the ion-implanted region 91 having a low resistance to reduce the element resistance, and at the same time, the ion-implanted region 91 becomes the current passage region 92 and the current constriction structure is formed. Has been realized. Therefore, according to such a structure, a target semiconductor light emitting device can be obtained with a very simple structure.

【0075】また、上記各実施例において、イオン打込
み領域とイオンを打ち込まれていない領域を逆にし、あ
るいは、不純物拡散領域と不純物を拡散させられていな
い領域とを逆にすることにより、電流通路領域を一部微
小領域を除く大部分の領域に形成すれば、上記各実施例
とは逆に発光径の大きな半導体発光素子を製作すること
ができる。このような半導体発光素子は、発光出力が大
きく(外部発光効率が高く)、かつ、素子抵抗が低いと
いう特徴を持つ。例えば、図19(a)(b)に示す半
導体発光素子A15は、n型の上クラッド層5の中央部
にBeイオンを打ち込み、このイオン打込み領域96と
上クラッド層5との間に電流阻止層となるpn接合を形
成し、当該イオン打込み領域96の周囲に広い電流通路
領域97を形成している。このイオン打込み領域96の
真上においてキャップ層6の上面にはn側電極98が設
けられており、また、電流通路領域97の真下の領域に
おいて多層反射膜層2には、Beイオンを打ち込んでイ
オン打込み領域99が形成されている。しかして、p側
電極100から流れた電流iはイオン打込み領域99及
び電流通路領域97を通ってn側電極98に流れ、活性
層4の大面積で発光し、大きな発光径を得ることができ
る。
Further, in each of the above-described embodiments, the ion implantation region and the region in which ions are not implanted are reversed, or the impurity diffusion region and the region in which impurities are not diffused are reversed, so that the current path is changed. If the region is formed in most of the region except a part of the minute region, a semiconductor light emitting device having a large emission diameter can be manufactured contrary to each of the above embodiments. Such a semiconductor light emitting device is characterized by a large light emission output (high external light emission efficiency) and a low device resistance. For example, in the semiconductor light emitting device A15 shown in FIGS. 19A and 19B, Be ions are implanted into the central portion of the n-type upper cladding layer 5, and a current is blocked between the ion implantation region 96 and the upper cladding layer 5. A layered pn junction is formed, and a wide current passage region 97 is formed around the ion implantation region 96. An n-side electrode 98 is provided on the upper surface of the cap layer 6 just above the ion implantation region 96, and Be ions are implanted into the multilayer reflective film layer 2 in a region immediately below the current passage region 97. An ion implantation area 99 is formed. Then, the current i flowing from the p-side electrode 100 flows to the n-side electrode 98 through the ion implantation region 99 and the current passage region 97, emits light in a large area of the active layer 4, and a large emission diameter can be obtained. .

【0076】また、図20(a)(b)の半導体発光素
子A16では、上クラッド層5にBeイオンを打ち込ん
で形成されたイオン打込み領域96の真下の領域におい
て、多層反射膜層2にBeイオンを打ち込んでイオン打
込み領域101を形成している。しかして、p側電極1
00から流れた電流iはイオン打込み領域101及び電
流通路領域97を通ってn側電極98に流れる。このと
き電流阻止層となるイオン打込み領域96によって電流
iが中央部に集中するのを妨げられるため、活性層4の
大面積で発光し、大きな発光径が得られる。
Further, in the semiconductor light emitting device A16 shown in FIGS. 20A and 20B, Be is formed in the multilayer reflective film layer 2 in a region directly below the ion-implanted region 96 formed by implanting Be ions in the upper cladding layer 5. Ions are implanted to form the ion implantation region 101. Then, the p-side electrode 1
The current i flowing from 00 flows through the ion implantation region 101 and the current passage region 97 to the n-side electrode 98. At this time, the ion implantation region 96 serving as a current blocking layer prevents the current i from concentrating in the central portion, so that light is emitted in a large area of the active layer 4 and a large emission diameter is obtained.

【0077】なお、上記各実施例においては、AlGa
As系の半導体発光素子について説明したが、本発明の
半導体発光素子の材料はAlGaAs系に限るものでは
ない。また、本発明は発光ダイオードに限らず、半導体
レーザ素子にも適用することができる。
In each of the above embodiments, AlGa
Although the As-based semiconductor light emitting device has been described, the material of the semiconductor light emitting device of the present invention is not limited to the AlGaAs system. The present invention can be applied not only to the light emitting diode but also to a semiconductor laser device.

【0078】つぎに、上記半導体発光素子を用いた応用
例について説明する。まず、図21(a)(b)(c)
に示す投光器(発光装置)Bについて説明する。この投
光器Bは、本発明の半導体発光素子121を一方のリー
ドフレーム122の上にダイボンディングすると共に他
方のリードフレーム123にワイヤボンディングした状
態で透明エポキシ樹脂等の封止樹脂124で所定形状に
低圧注型して封止し、全体として角ブロック状の外形に
構成されている。封止樹脂124の表面には多数の環状
レンズ単位を同心状に配列したフレネル型平板状レンズ
125が一体形成されると共に、表面の両側にはフレネ
ル型平板状レンズ125と同じ高さ、あるいはフレネル
型平板状レンズ125よりもやや高いアゴ部126を突
設してあり、アゴ部126によってフレネル型平板状レ
ンズ125を保護している。
Next, application examples using the above semiconductor light emitting device will be described. First, FIG. 21 (a) (b) (c)
The floodlight (light emitting device) B shown in FIG. In this projector B, the semiconductor light emitting device 121 of the present invention is die-bonded on one lead frame 122 and is wire-bonded to the other lead frame 123, and is wire-bonded to the other lead frame 123. It is cast and sealed, and it has a rectangular block-shaped outer shape as a whole. On the surface of the sealing resin 124, a Fresnel type flat plate lens 125 in which a large number of annular lens units are concentrically arranged is integrally formed, and on both sides of the surface, the same height as the Fresnel type flat plate lens 125, or Fresnel. A jaw 126, which is slightly higher than the die flat lens 125, is provided so as to project, and the jaw 126 protects the Fresnel flat lens 125.

【0079】この投光器Bの場合、半導体発光素子12
1は、高い発光効率で、しかも微小な発光領域を有する
ものであるから、フレネル型平板状レンズ125により
光の指向特性が狭小化し、出力が強く、かつ細いビーム
が長距離においても得られる。例えば、フレネル型平板
状レンズ125を焦点距離f=4.5mm、レンズ直径
3.5mmとし、半導体発光素子121の光取り出し窓
を直径20μmにしたとき、1mの距離におけるビーム
径は直径4mm程度である。しかるに、従来より用いら
れている通常の発光ダイオード(すなわち、その光の出
射面積が350μm角程度のもの)では、直径70mm
程度まで広がってしまうので、本発明による半導体発光
素子121を用いて投光器Bを作製することにより大き
なメリットが得られる。
In the case of this projector B, the semiconductor light emitting element 12
Since No. 1 has a high luminous efficiency and has a minute luminous region, the Fresnel type flat lens 125 narrows the directional characteristics of light, and the output is strong and a thin beam can be obtained even at a long distance. For example, when the Fresnel type flat lens 125 has a focal length f = 4.5 mm and a lens diameter of 3.5 mm and the light extraction window of the semiconductor light emitting device 121 has a diameter of 20 μm, the beam diameter at a distance of 1 m is about 4 mm. is there. However, in the case of a conventional light emitting diode that has been conventionally used (that is, the light emitting area of which is about 350 μm square), the diameter is 70 mm.
Since it spreads to some extent, a great advantage can be obtained by manufacturing the projector B using the semiconductor light emitting device 121 according to the present invention.

【0080】また、従来より用いられている投光器Qと
しては、図32に示すような構造のものがある。これ
は、ステム321から突出したヒートシンク322に半
導体レーザ素子323及びフレネル型平板状レンズ32
4を取り付け、これらを金属キャップ325で覆ったキ
ャンシール型のものであるが、このような従来の投光器
Qと比較して本発明の投光器Bは構造が大幅に簡略化さ
れており、コスト及び嵩体積の低減を図ることができ
る。
Further, as a light projector Q used conventionally, there is one having a structure as shown in FIG. This is because the semiconductor laser element 323 and the Fresnel type flat lens 32 are attached to the heat sink 322 protruding from the stem 321.
4 is attached, and these are covered with a metal cap 325, which is a can-seal type, but the structure of the floodlight B of the present invention is greatly simplified as compared with such a conventional floodlight Q, and the cost and The bulk volume can be reduced.

【0081】なお、ここでは投光ビームとして指向性の
狭い平行光線を出射するものについて説明したが、フレ
ネル型平板状レンズ125のパラメータを変えることに
より、集光ビームや偏向ビームなどの投光器にも適用で
きることは自明である。
Here, although the case where the collimated light beam having a narrow directivity is emitted as the projection beam has been described, by changing the parameters of the Fresnel type flat plate lens 125, the projection beam such as a condensed beam or a deflected beam can also be projected. The applicability is self-evident.

【0082】図22に示すものは、スクリーンなどの上
の映像等の位置を指示するためのハンディタイプのポイ
ンタ(投光器)Cである。このポインタCは、本発明に
よる発光ダイオード(LED)131、コリメート用の
投光レンズ132、動作回路133及びバッテリー13
4からなっており、半導体発光素子131から出射され
た光は投光レンズ132でコリメートされた後、スクリ
ーン上に投射され、光スポットにより指示箇所を示す。
FIG. 22 shows a handy type pointer (light projector) C for pointing the position of an image or the like on a screen or the like. The pointer C is a light emitting diode (LED) 131 according to the present invention, a light projecting lens 132 for collimation, an operating circuit 133 and a battery 13.
The light emitted from the semiconductor light emitting element 131 is collimated by the light projecting lens 132 and then projected onto the screen, and the designated spot is indicated by a light spot.

【0083】現在使用されているポインタは、半導体レ
ーザ素子を用いたものがほとんどであるが、レーザ光を
用いているため、出射レーザ光が周囲の人の目に入ると
有害である。この危険性のため、レーザ規制等の問題が
起こっている。したがって、このような問題を解決する
ため、発光ダイオードを用いたLEDポインタなどが考
えられている。しかし、従来の面発光型LED(発光径
400μm)を用い、焦点距離f=10mm、レンズ径
4mmの投光レンズでコリメートしたLEDポインタの
場合、5m先のスクリーン上でのビーム径は200mm
と大きく広がってしまい、ほとんど見えなくなってしま
う。
Most of the pointers currently used are those using a semiconductor laser element, but since laser light is used, it is harmful if the emitted laser light enters the eyes of the surrounding people. Due to this danger, problems such as laser regulation have occurred. Therefore, in order to solve such a problem, an LED pointer using a light emitting diode has been considered. However, in the case of an LED pointer that uses a conventional surface-emitting LED (emission diameter of 400 μm) and is collimated with a projection lens having a focal length f = 10 mm and a lens diameter of 4 mm, the beam diameter on the screen 5 m ahead is 200 mm.
It spreads so much that it becomes almost invisible.

【0084】これに対し、本発明によるLED131を
用いたポインタCの場合には、発光径10μmのLED
131と、焦点距離f=10mm、レンズ径4mmの同
様な投光レンズ132を用いた場合、5m先のスクリー
ン上でもビーム径は5mmと小さく、見易いものとな
る。したがって、本発明のLED131で光出力や指向
性を向上させることにより、安全で見易いポインタCを
製作することができる。
On the other hand, in the case of the pointer C using the LED 131 according to the present invention, the LED having the emission diameter of 10 μm is used.
When 131 and a similar light projecting lens 132 having a focal length f = 10 mm and a lens diameter of 4 mm are used, the beam diameter is as small as 5 mm even on a screen 5 m ahead, which makes it easy to see. Therefore, by improving the light output and directivity with the LED 131 of the present invention, it is possible to manufacture a safe and easy-to-see pointer C.

【0085】図23(a)に示すものは本発明による半
導体発光素子145を用いた透過型光学式ロータリーエ
ンコーダDを示す斜視図である。このロータリーエンコ
ーダDは、回転軸141に取り付けられた回転板14
2、回転板142の外周部に対向した固定板143、回
転板142及び固定板143を挟んで対向させられた投
光レンズ144と本発明による半導体発光素子145及
び受光素子146から構成されている。回転板142の
外周部には全周にわたって1mmの間隔のスリット14
7が穿孔されており、固定板143にも1mmの間隔で
トラックAスリット148及びトラックBスリット14
9が穿孔されている。
FIG. 23A is a perspective view showing a transmissive optical rotary encoder D using the semiconductor light emitting device 145 according to the present invention. The rotary encoder D includes a rotary plate 14 attached to a rotary shaft 141.
2. A fixed plate 143 facing the outer peripheral portion of the rotary plate 142, a light projecting lens 144 facing the rotary plate 142 and the fixed plate 143, a semiconductor light emitting element 145 and a light receiving element 146 according to the present invention. . The outer circumference of the rotary plate 142 has slits 14 at intervals of 1 mm over the entire circumference.
7 are perforated, and the fixed plate 143 also has a track A slit 148 and a track B slit 14 at an interval of 1 mm.
9 is perforated.

【0086】しかして、半導体発光素子145から出射
された光は、投光レンズ144でコリメートされた後、
固定板143のスリット148,149で分割され、回
転板142のスリット147を通り、受光素子146で
検知される。固定板143のトラックAスリット148
とトラックBスリット149は電気位相角を90゜ずら
してあり、A相信号・B相信号が共にオン(受光状態)
になるときをスケールの1単位(1スリット)と数える
ことによりスケールを読むものである。また、図23
(b)に示すようにA相からオンになるか、あるいはB
相からオンになるかで回転方向を判別できるようになっ
ている。
The light emitted from the semiconductor light emitting element 145 is collimated by the light projecting lens 144,
It is divided by the slits 148 and 149 of the fixed plate 143, passes through the slit 147 of the rotary plate 142, and is detected by the light receiving element 146. Track A slit 148 of the fixing plate 143
The track B slit 149 and the track B slit 149 have their electrical phase angles shifted by 90 °, and both the A phase signal and the B phase signal are ON (light receiving state).
The scale is read by counting when it becomes 1 unit (1 slit) of the scale. Also, FIG.
Turn on from phase A as shown in (b), or B
The direction of rotation can be discriminated by turning on the phase.

【0087】このロータリーエンコーダにおいて、例え
ば、従来の面発光型半導体発光素子(発光径400μ
m)を用い、焦点距離f=10mm、レンズ径4mmの
投光レンズでコリメートしたとすると、そのコリメート
性の悪さによって回転板上のビーム径は、固定板のスリ
ット幅+約40μmに広がってしまう。したがって、6
00DPI(40μmピッチ)以上のスケールではスリ
ット幅以上にビームが広がることとなり、スケールを読
み取ることができず、高分解能化が不可能である。
In this rotary encoder, for example, a conventional surface-emitting type semiconductor light emitting device (emission diameter 400 μm) is used.
m) and collimating with a projection lens having a focal length f = 10 mm and a lens diameter of 4 mm, the beam diameter on the rotating plate spreads to the slit width of the fixed plate + about 40 μm due to the poor collimating property. . Therefore, 6
With a scale of 00 DPI (40 μm pitch) or more, the beam spreads beyond the slit width, the scale cannot be read, and high resolution cannot be achieved.

【0088】これに対し、本発明による半導体発光素子
145を用いたロータリーエンコーダDでは、半導体発
光素子145の発光径を10μm程度に微小発光径化で
きるので、焦点距離f=10mm、レンズ径4mmの同
様な投光レンズ144を用いてコリメートしたとして
も、回転板142上のビーム径は、固定板143のスリ
ット幅+約0.5μmにビームの広がりを抑えることが
できる。したがって、高分解能化が可能であり、600
DPI(40μmピッチ)以上のスケールを読み取るこ
とも可能になる。よって、本発明による半導体発光素子
145をロータリーエンコーダDに用いることにょり、
特別な光学系を用いることなく、ロータリーエンコーダ
Dの分解能を向上させることができる。
On the other hand, in the rotary encoder D using the semiconductor light emitting device 145 according to the present invention, the light emitting diameter of the semiconductor light emitting device 145 can be reduced to about 10 μm, so that the focal length f = 10 mm and the lens diameter 4 mm. Even if collimation is performed using the same light projecting lens 144, the beam diameter on the rotary plate 142 can be suppressed to the slit width of the fixed plate 143 + about 0.5 μm. Therefore, high resolution is possible, and 600
It is also possible to read a scale of DPI (40 μm pitch) or more. Therefore, by using the semiconductor light emitting device 145 according to the present invention for the rotary encoder D,
The resolution of the rotary encoder D can be improved without using a special optical system.

【0089】なお、上記実施例では、ロータリーエンコ
ーダを説明したが、リニアエンコーダにおいて本発明に
よる半導体発光素子を用いることによっても同様な効果
を得ることができる。
Although the rotary encoder has been described in the above embodiment, the same effect can be obtained by using the semiconductor light emitting device according to the present invention in the linear encoder.

【0090】図24は本発明による半導体発光素子15
1を用いた光学式距離センサEの構成を示す説明図であ
る。この距離センサEは、本発明による半導体発光素子
151及びコリメートレンズ152からなる投光部と、
受光レンズ153及び位置検出素子154からなる受光
部とから構成されている。
FIG. 24 shows a semiconductor light emitting device 15 according to the present invention.
3 is an explanatory diagram showing a configuration of an optical distance sensor E using 1. The distance sensor E includes a light projecting portion including a semiconductor light emitting device 151 and a collimator lens 152 according to the present invention,
It is composed of a light-receiving lens 153 and a light-receiving section including a position detection element 154.

【0091】また、図24は当該距離センサEによって
対象物155が有する凹凸の段差dを計測する場合を表
わしている。半導体発光素子151から出射された光は
コリメートレンズ152で平行光化された後、対象物1
55上に照射されてビームスポットSP1,SP2を生成
し、それぞれビームスポットSP1,SP2の反射像を位
置検出素子154上に結像させる。これらの結像位置
は、位置検出素子154の信号線156,157で得た
信号比をもって検出でき、その位置ずれ量より三角測量
の原理を用いて段差dが算出される。
Further, FIG. 24 shows a case where the step d of the unevenness of the object 155 is measured by the distance sensor E. The light emitted from the semiconductor light emitting device 151 is collimated by the collimator lens 152, and then the object 1
The beam spots SP 1 and SP 2 are generated by being irradiated onto 55, and the reflected images of the beam spots SP 1 and SP 2 are formed on the position detecting element 154. These image forming positions can be detected by the signal ratios obtained by the signal lines 156 and 157 of the position detecting element 154, and the step d is calculated from the amount of positional deviation using the principle of triangulation.

【0092】本発明による半導体発光素子151は、高
出力で、かつ発光領域が制限されていて微小発光窓を有
するものであるので、このような距離センサEに本発明
による半導体発光素子151を用いれば、長距離検出が
可能で、しかもビームスポット径が小さく、分解能を向
上させることができる。
Since the semiconductor light emitting device 151 according to the present invention has a high output and a limited light emitting region and has a minute light emitting window, the semiconductor light emitting device 151 according to the present invention is used for such a distance sensor E. Thus, long-distance detection is possible, the beam spot diameter is small, and the resolution can be improved.

【0093】図25は上記距離センサEによる段差dの
測定結果を示している。これは距離センサEから10c
mだけ離れた位置に高さが2mmと5mmの凸部及び2
mmと5mmの凹部を有する対象物を位置させた場合の
測定結果であり、段差dに応じた特性曲線158が得ら
れている。なお、特性曲線158において、イは2mm
の凸部、ロは5mmの凸部、ハは5mmの凹部、ニは2
mmの凹部に対応する箇所である。
FIG. 25 shows the measurement result of the step d by the distance sensor E. This is 10c from the distance sensor E
2 mm and 5 mm in height and 2 at a position separated by m
It is a measurement result when an object having concave portions of mm and 5 mm is positioned, and a characteristic curve 158 corresponding to the step d is obtained. In the characteristic curve 158, a is 2 mm.
2 mm, 5 mm convex, 5 mm concave, 2 mm concave
It is a portion corresponding to a recess of mm.

【0094】図26は本発明による半導体レーザ素子1
61を用いたレーザビームプリンタFを示す斜視図であ
る。これは、半導体レーザ素子161、投光側コリメー
トレンズ162、回転多面鏡(ポリゴンミラー)16
3、回転多面鏡163を一定方向に一定速度で回転させ
るスキャナモータ164、スキャナコントローラ16
5、集光レンズ166、感光体ドラム167、水平同期
用受光センサ168などから構成されている。
FIG. 26 shows a semiconductor laser device 1 according to the present invention.
It is a perspective view which shows the laser beam printer F using 61. This is a semiconductor laser device 161, a light projecting side collimator lens 162, and a rotary polygon mirror (polygon mirror) 16.
3, a scanner motor 164 for rotating the rotary polygon mirror 163 at a constant speed in a constant direction, and a scanner controller 16
5, a condenser lens 166, a photosensitive drum 167, a horizontal synchronization light receiving sensor 168, and the like.

【0095】しかして、半導体レーザ素子161から出
射された光は投光側コリメートレンズ162を通ってコ
リメート光となり、回転多面鏡163で反射されると共
に水平方向にスキャンされ、集光レンズ166で感光体
ドラム167上に集光され、感光体ドラム167上に潜
像を生じさせる。
Thus, the light emitted from the semiconductor laser device 161 passes through the light projecting side collimator lens 162 to become collimated light, which is reflected by the rotary polygon mirror 163 and scanned in the horizontal direction, and is then exposed by the condenser lens 166. The light is focused on the body drum 167 to form a latent image on the photoconductor drum 167.

【0096】このようなレーザビームプリンタにおい
て、例えば面発光型の従来のLED(発光径400μ
m)を用い、焦点距離f=15mmの集光レンズで15
0mm先の感光体ドラム上に集光したとすると、その集
光性の悪さのため、感光体ドラム上でのビーム径は4.
8mmと大きくなり、400DPIの印字密度仕様を満
足できなかった。
In such a laser beam printer, for example, a conventional surface emission type LED (emission diameter 400 μm) is used.
m) with a condensing lens with a focal length f = 15 mm
If the light is focused on the photosensitive drum 0 mm ahead, the beam diameter on the photosensitive drum is 4.
It was as large as 8 mm, and could not satisfy the print density specification of 400 DPI.

【0097】これに対し、本発明による半導体レーザ素
子161を用いたレーザビームプリンタFにあっては、
その発光径を5μm程度に微小化できるので、同一条件
で集光させた場合でもビーム径を60μm以下に絞るこ
とができ、400DPIの仕様を十分に満足することが
できる。
On the other hand, in the laser beam printer F using the semiconductor laser device 161 according to the present invention,
Since the emission diameter can be reduced to about 5 μm, the beam diameter can be narrowed to 60 μm or less even when the light is condensed under the same conditions, and the specifications of 400 DPI can be sufficiently satisfied.

【0098】図27(a)は本発明による半導体発光素
子171を用いたバーコードリーダGを示す斜視図であ
る。このバーコードリーダGは、半導体発光素子17
1、投光側集光レンズ172、回転多面鏡173、回転
多面鏡173を一定方向に一定速度で回転させるスキャ
ナモータ174、等速走査レンズ175、受光側集光レ
ンズ176、受光素子177から構成されている。
FIG. 27A is a perspective view showing a bar code reader G using the semiconductor light emitting device 171 according to the present invention. This bar code reader G includes a semiconductor light emitting device 17
1, a light projecting side condenser lens 172, a rotary polygon mirror 173, a scanner motor 174 for rotating the rotary polygon mirror 173 in a constant direction at a constant speed, a constant velocity scanning lens 175, a light receiving side condenser lens 176, and a light receiving element 177. Has been done.

【0099】しかして、半導体発光素子171から出射
された光は投光側集光レンズ172を通り、回転多面鏡
173で反射されると共に水平方向にスキャンされ、等
速走査レンズ175で等速化された後、バーコード17
8上で集光され、バーコード178上を走査される。さ
らに、バーコード178からの反射光は、受光側集光レ
ンズ176により受光素子177上に集光されて検知さ
れ、バーコード信号BSが得られる。このバーコードリ
ーダGにおいては、等速走査レンズ175により光ビー
ムの走査速度が等速化されているので、横軸に時間をと
り、縦軸に検知信号(バーコード信号BS)をとると、
図27(b)に示すようにバーコード178に応じた信
号BSが得られる。
Thus, the light emitted from the semiconductor light emitting element 171 passes through the light projecting side condenser lens 172, is reflected by the rotary polygon mirror 173, is scanned in the horizontal direction, and is made uniform in speed by the constant speed scanning lens 175. After being bar code 17
8 is focused and scanned on the barcode 178. Further, the reflected light from the bar code 178 is condensed and detected on the light receiving element 177 by the light receiving side condensing lens 176, and the bar code signal BS is obtained. In this bar code reader G, since the scanning speed of the light beam is made uniform by the constant speed scanning lens 175, when the horizontal axis represents time and the vertical axis represents the detection signal (bar code signal BS),
As shown in FIG. 27B, the signal BS corresponding to the barcode 178 is obtained.

【0100】このようなバーコードリーダにおいて、例
えば面発光型の従来のLED(発光径400μm)を用
い、焦点距離f=15mmの集光レンズで250mm先
のバーコード上に集光したとすると、その集光性の悪さ
のため、バーコード上でのビーム径は約6.7mmと大
きくなり、ハーコード(一般的に、最小線幅は0.2m
m)は到底読み取ることができない。
In such a bar code reader, for example, if a conventional surface-emitting type LED (light emission diameter 400 μm) is used and light is condensed on a bar code 250 mm ahead by a condensing lens with a focal length f = 15 mm, The beam diameter on the bar code is as large as about 6.7 mm due to its poor light condensing property, and the Har code (generally, the minimum line width is 0.2 m
m) cannot be read at all.

【0101】これに対し、本発明による半導体発光素子
171を用いたバーコードリーダGにあっては、その発
光径を10μm程度に微小発光径化できるので、同一条
件で集光させた場合でもバーコード178上のビーム径
をバーコード178の最小線幅以下(0.2mm弱)ま
で絞ることができ、バーコード178を読み取ることが
できる。
On the other hand, in the bar code reader G using the semiconductor light emitting device 171 according to the present invention, the light emitting diameter can be made as small as about 10 μm. The beam diameter on the code 178 can be narrowed down to the minimum line width of the barcode 178 or less (a little less than 0.2 mm), and the barcode 178 can be read.

【0102】図28(a)〜(g)は、それぞれ、本発
明による半導体発光素子181と光ファイバ182とか
らなる光ファイバモジュールH1〜H7を示す概略図で
ある。図28(a)は、半導体発光素子181の発光領
域に光ファイバ182の端面を対向させ、半導体発光素
子181から出射された光が光ファイバ182の端面か
らコア内に入射し、光ファイバ182内を伝送されるよ
うになった直接結合方式の光ファイバモジュールH1で
ある。また、図28(b)は、半導体発光素子181と
光ファイバ182の端面とを近接させ、半導体発光素子
181と光ファイバ182の端面との間に光学樹脂18
3を充填した直接結合方式の光ファイバモジュールH2
である。また、図28(c)(d)(e)は、半導体発
光素子181と光ファイバ182の端面との間に集束用
光学系を置き、半導体発光素子181から出た光が集束
用光学系で集束させられて光ファイバ182内に効率的
に入射するようにした個別レンズ結合方式の光ファイバ
モジュールH3〜H5であって、集束用光学系として図
28(c)の光ファイバモジュールH3では集束用ロッ
ドレンズ184を用い、図28(d)の光ファイバモジ
ュールH4では樹脂185で固定された球レンズ186
を用い、図28(e)の光ファイバモジュールH5では
集束用ロッドレンズ184及び球レンズ186を用いて
いる。また、図28(f)(g)の光ファイバモジュー
ルH6,H7は、先端にレンズ機能をもつ球状部187
を設けた光ファイバ(先球ファイバ)182を半導体発
光素子181に対向させたファイバレンズ結合方式のも
のである。
FIGS. 28A to 28G are schematic views showing optical fiber modules H1 to H7 each comprising a semiconductor light emitting device 181 and an optical fiber 182 according to the present invention. In FIG. 28A, the end surface of the optical fiber 182 faces the light emitting region of the semiconductor light emitting element 181, and the light emitted from the semiconductor light emitting element 181 enters the core from the end surface of the optical fiber 182, Is a direct-coupling type optical fiber module H1. 28B, the semiconductor light emitting element 181 and the end surface of the optical fiber 182 are brought close to each other, and the optical resin 18 is provided between the semiconductor light emitting element 181 and the end surface of the optical fiber 182.
Direct coupling type optical fiber module H2 filled with 3
Is. 28C, 28D, and 28E, a focusing optical system is placed between the semiconductor light emitting element 181 and the end face of the optical fiber 182, and the light emitted from the semiconductor light emitting element 181 is a focusing optical system. The individual lens coupling type optical fiber modules H3 to H5 that are focused and efficiently enter the optical fiber 182, and the optical fiber module H3 of FIG. 28C is used as a focusing optical system for focusing. The rod lens 184 is used, and in the optical fiber module H4 of FIG. 28D, the spherical lens 186 fixed with the resin 185.
28E, the focusing rod lens 184 and the spherical lens 186 are used in the optical fiber module H5 of FIG. The optical fiber modules H6 and H7 shown in FIGS. 28F and 28G have a spherical portion 187 having a lens function at the tip.
The optical fiber (front spherical fiber) 182 provided with is opposed to the semiconductor light emitting element 181 in the fiber lens coupling system.

【0103】このような光ファイバモジュールにおいて
は、半導体発光素子と光ファイバとの結合効率は、半導
体発光素子の発光径に強く依存している。図29は直接
結合方式及びレンズ結合方式の数種の光ファイバモジュ
ールにおける結合効率の理論限界値αcを示す図である
(光学図書「光通信素子工学」米津宏雄 著)。この図
に表わされているように、半導体発光素子の発光径Dが
小さければ小さいほど、結合効率が高くなることが一般
に知られている。したがって、光ファイバモジュールの
結合効率を高くするためには、半導体発光素子の発光径
を小さくすることが非常に有効である。
In such an optical fiber module, the coupling efficiency between the semiconductor light emitting element and the optical fiber strongly depends on the emission diameter of the semiconductor light emitting element. FIG. 29 is a diagram showing the theoretical limit value αc of the coupling efficiency in several types of optical fiber modules of the direct coupling type and the lens coupling type (optical book “Optical Communication Element Engineering” by Hiroo Yonezu). As shown in this figure, it is generally known that the smaller the emission diameter D of the semiconductor light emitting element, the higher the coupling efficiency. Therefore, in order to increase the coupling efficiency of the optical fiber module, it is very effective to reduce the emission diameter of the semiconductor light emitting device.

【0104】しかし、従来のLED等の半導体発光素子
では、発光径を小さくすると素子抵抗が上昇し、発熱が
激しくなって大きな光出力が得られなかった。
However, in a conventional semiconductor light emitting device such as an LED, when the light emitting diameter is made small, the device resistance rises, heat is generated intensely, and a large light output cannot be obtained.

【0105】これに対し、本発明による微小発光径の半
導体発光素子(特に、LED)181では、発光径を小
さくしていっても素子抵抗の上昇を低く抑えることがで
きるので、光出力の低下を小さくすることができる。し
たがって、光出力の低下を招くことなく高い結合効率を
得ることが可能になる。特に、本発明の半導体発光素子
181は、活性層にAlGaInP系の材料を用いてい
るため、プラスチックファイバの伝送損失が最小となる
660nmあたりでも高い発光効率を得ることができ、
プラスチックファイバを用いた光ファイバ通信システム
において低損失でSN比の高いシステムを構成すること
ができる。
On the other hand, in the semiconductor light emitting device (especially LED) 181 having a small light emission diameter according to the present invention, the increase in the element resistance can be suppressed to a low level even if the light emission diameter is made small, so that the light output is lowered. Can be made smaller. Therefore, it is possible to obtain high coupling efficiency without lowering the optical output. In particular, since the semiconductor light emitting device 181 of the present invention uses the AlGaInP-based material for the active layer, it is possible to obtain a high light emitting efficiency even at around 660 nm where the transmission loss of the plastic fiber is minimized.
In an optical fiber communication system using a plastic fiber, a system with low loss and a high SN ratio can be constructed.

【0106】図30(a)は本発明による半導体発光素
子191を用いた光ファイバ型センサJを示す概略図で
ある。この光ファイバ型センサJは、半導体発光素子1
91、投光用光ファイバ192、受光用光ファイバ19
3、受光素子194及び処理回路195より構成されて
いる。
FIG. 30 (a) is a schematic view showing an optical fiber type sensor J using the semiconductor light emitting device 191 according to the present invention. This optical fiber type sensor J includes a semiconductor light emitting device 1
91, light projecting optical fiber 192, light receiving optical fiber 19
3, a light receiving element 194 and a processing circuit 195.

【0107】しかして、半導体発光素子191から出射
された光は投光用光ファイバ192内を低損失で送ら
れ、光ファイバ192の端面から対象物196に向けて
出射される。対象物196で反射された光は受光用光フ
ァイバ193内に入射し、受光素子194で検知され
る。こうして受光素子194で検知される受光信号の出
力は、投受光用光ファイバ192,193の端面と対象
物196との距離Sによって図30(b)のように変化
するので、受光出力から対象物196までの距離Sを知
ることができる。このようなセンサにおいては、受光信
号が検出可能なレベルまで低下したときの距離が検知可
能距離となる。したがって、本発明による半導体発光素
子191を用いると、微小発光径の光を出射することが
できるので、投光用光ファイバ192との結合効率が高
くなり、投光用光ファイバ192内に入射する光を増加
させ、検知物195までの距離Sを長くとっても十分な
検知信号を得ることができ、検知可能距離を長くするこ
とができる。
Thus, the light emitted from the semiconductor light emitting device 191 is sent through the light projecting optical fiber 192 with a low loss and is emitted from the end face of the optical fiber 192 toward the object 196. The light reflected by the object 196 enters the light receiving optical fiber 193 and is detected by the light receiving element 194. In this way, the output of the light receiving signal detected by the light receiving element 194 changes as shown in FIG. 30B depending on the distance S between the end faces of the optical fibers 192 and 193 for projecting and receiving light and the object 196. The distance S to 196 can be known. In such a sensor, the distance when the received light signal falls to a detectable level is the detectable distance. Therefore, when the semiconductor light emitting device 191 according to the present invention is used, light with a small emission diameter can be emitted, so that the coupling efficiency with the light projecting optical fiber 192 is increased and the light is incident into the light projecting optical fiber 192. Even if the light is increased and the distance S to the detection object 195 is increased, a sufficient detection signal can be obtained, and the detectable distance can be increased.

【0108】[0108]

【発明の効果】本発明の半導体発光素子によれば、電流
通路領域により活性層の微小領域で発光させることがで
き、高い発光効率で微小発光(もしくは、大きな発光
径)を得ることができ、また、半導体多層反射膜層で反
射させた光も外部へ取り出すことができ、外部発光効率
を高めることができる。しかも、半導体多層反射膜層の
一部を無秩序化することにより、素子抵抗を小さくでき
るので、半導体発光素子の駆動電圧を小さくでき、例え
ばバッテリー駆動なども可能になる。また、素子抵抗が
小さくなるので、光出力の熱飽和も軽減され、光出力を
より大きくできる。
According to the semiconductor light emitting device of the present invention, it is possible to emit light in a minute region of the active layer by means of the current passage region, and it is possible to obtain minute light emission (or a large light emission diameter) with high luminous efficiency. Further, the light reflected by the semiconductor multilayer reflective film layer can also be extracted to the outside, and the external light emission efficiency can be improved. Moreover, since the element resistance can be reduced by making a part of the semiconductor multilayer reflective film layer disordered, the driving voltage of the semiconductor light emitting element can be reduced, and for example, battery driving can be performed. Moreover, since the element resistance is reduced, the thermal saturation of the light output is also reduced, and the light output can be increased.

【0109】従って、本発明によれば、微小発光径もし
くは大きな発光径を持ち、発光効率も非常に高く、しか
も駆動電圧の低い半導体発光素子を製作することが可能
になる。
Therefore, according to the present invention, it is possible to manufacture a semiconductor light emitting device having a small light emission diameter or a large light emission diameter, a very high light emission efficiency, and a low driving voltage.

【0110】また、本発明による半導体発光素子の製造
方法にあっては、このような特徴を有する半導体発光素
子の製造プロセスにおいて、電流通路領域(電流通路制
限領域)と半導体多層反射膜層の無秩序化領域との位置
合せをアライメントフリーで容易に行なえ、製造プロセ
スを簡単にすることができる。
Further, in the method for manufacturing a semiconductor light emitting device according to the present invention, in the manufacturing process of the semiconductor light emitting device having such characteristics, the disorder of the current passage region (current passage limiting region) and the semiconductor multilayer reflective film layer is achieved. The alignment with the patterned region can be easily performed without alignment, and the manufacturing process can be simplified.

【0111】また、本発明の半導体発光素子は、微小発
光径を有し、光出力も大きくすることができるので、光
学検知装置や光学的情報処理装置、投光器、光ファイバ
モジュールに用いることにより、性能の良好な各種光学
装置を製作することができる。
Further, since the semiconductor light emitting element of the present invention has a small light emission diameter and can increase the light output, it can be used in an optical detection device, an optical information processing device, a projector, an optical fiber module, Various optical devices with good performance can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)(b)は本発明の一実施例による半導体
発光素子を示す平面図及び断面図である。
1A and 1B are a plan view and a sectional view showing a semiconductor light emitting device according to an embodiment of the present invention.

【図2】(a)(b)(c)(d)は上記半導体発光素
子の製造方法を示す断面図である。
2 (a), (b), (c) and (d) are cross-sectional views showing a method for manufacturing the semiconductor light emitting device.

【図3】(a)(b)は本発明の別な実施例による半導
体発光素子を示す平面図及び断面図である。
3A and 3B are a plan view and a sectional view showing a semiconductor light emitting device according to another embodiment of the present invention.

【図4】(a)(b)は本発明のさらに別な実施例によ
る半導体発光素子を示す平面図及び断面図である。
4A and 4B are a plan view and a cross-sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図5】(a)(b)(c)(d)は上記半導体発光素
子の製造方法を示す断面図である。
5 (a), (b), (c) and (d) are cross-sectional views showing a method for manufacturing the semiconductor light emitting device.

【図6】(a)(b)は本発明のさらに別な実施例によ
る半導体発光素子を示す平面図及び断面図である。
6A and 6B are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図7】(a)(b)は本発明のさらに別な実施例によ
る半導体発光素子を示す平面図及び断面図である。
7A and 7B are a plan view and a cross-sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図8】(a)(b)は本発明のさらに別な実施例によ
る半導体発光素子を示す平面図及び断面図である。
8A and 8B are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図9】(a)(b)(c)(d)は上記半導体発光素
子の製造方法を示す断面図である。
9 (a), (b), (c) and (d) are cross-sectional views showing a method for manufacturing the semiconductor light emitting device.

【図10】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
10A and 10B are a plan view and a cross-sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図11】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
11A and 11B are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図12】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
12A and 12B are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図13】(a)(b)(c)は上記半導体発光素子の
製造方法を示す断面図である。
13 (a), (b) and (c) are cross-sectional views showing a method for manufacturing the semiconductor light emitting device.

【図14】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
14A and 14B are a plan view and a cross-sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図15】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
15A and 15B are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図16】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
16A and 16B are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図17】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
17A and 17B are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図18】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
18 (a) and 18 (b) are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図19】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
19A and 19B are a plan view and a cross-sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図20】(a)(b)は本発明のさらに別な実施例に
よる半導体発光素子を示す平面図及び断面図である。
20A and 20B are a plan view and a sectional view showing a semiconductor light emitting device according to still another embodiment of the present invention.

【図21】(a)(b)(c)は本発明による半導体発
光素子を用いた投光器を示す斜視図、水平断面図及び側
断面図である。
21 (a), (b) and (c) are a perspective view, a horizontal sectional view and a side sectional view showing a projector using the semiconductor light emitting device according to the present invention.

【図22】本発明による半導体発光素子を用いたポイン
タを示す断面図である。
FIG. 22 is a cross-sectional view showing a pointer using a semiconductor light emitting device according to the present invention.

【図23】(a)は本発明による半導体発光素子を用い
たロータリーエンコーダを示す斜視図、(b)は当該エ
ンコーダのA相信号とB相信号を示す波形図である。
23A is a perspective view showing a rotary encoder using a semiconductor light emitting device according to the present invention, and FIG. 23B is a waveform diagram showing an A-phase signal and a B-phase signal of the encoder.

【図24】本発明による半導体発光素子を用いた距離セ
ンサの構成を示す概略図である。
FIG. 24 is a schematic view showing a configuration of a distance sensor using a semiconductor light emitting device according to the present invention.

【図25】同上の距離センサによる測定結果の一例を示
す図である。
FIG. 25 is a diagram showing an example of a measurement result obtained by the distance sensor of the above.

【図26】本発明による半導体発光素子を用いたレーザ
ビームプリンタを示す斜視図である。
FIG. 26 is a perspective view showing a laser beam printer using a semiconductor light emitting device according to the present invention.

【図27】(a)は本発明による半導体発光素子を用い
たバーコードリーダを示す斜視図、(b)はバーコード
リーダによる検知信号を示す図である。
27A is a perspective view showing a bar code reader using a semiconductor light emitting device according to the present invention, and FIG. 27B is a view showing a detection signal by the bar code reader.

【図28】(a)(b)(c)(d)(e)(f)
(g)は、それぞれ、本発明による各種光ファイバモジ
ュールを示す概略図である。
FIG. 28 (a) (b) (c) (d) (e) (f)
(G) is a schematic diagram showing various optical fiber modules by the present invention, respectively.

【図29】直接結合方式及びレンズ結合方式の光ファイ
バモジュールにおける結合効率の理論限界値を示す図で
ある。
FIG. 29 is a diagram showing the theoretical limit value of the coupling efficiency in the optical fiber module of the direct coupling type and the lens coupling type.

【図30】(a)は光ファイバ型センサの構成を示す概
略図、(b)は対象物の距離による受光出力の変化を示
す図である。
FIG. 30 (a) is a schematic diagram showing the configuration of an optical fiber type sensor, and FIG. 30 (b) is a diagram showing a change in received light output depending on the distance to an object.

【図31】従来の半導体発光素子の構造を示す一部破断
した斜視図である。
FIG. 31 is a partially cutaway perspective view showing a structure of a conventional semiconductor light emitting device.

【図32】従来の投光器を示す一部破断した斜視図であ
る。
FIG. 32 is a partially cutaway perspective view showing a conventional light projector.

【符号の説明】[Explanation of symbols]

A1〜A16 半導体発光素子 1,21,41 GaAs基板 2,25,45 多層反射膜層 4,23,43 活性層 8,28 イオン打込み領域(無秩序化された領域) 9,29 イオン打込み領域 10,30 電流通路領域 12,32 n側電極 36 不純物拡散領域 47 電流阻止層 50 Zn拡散領域 51 電流通路領域 52 イオン打込み領域 B 投光器 C ポインタ D ロータリーエンコーダ E 距離センサ F レーザビームプリンタ G バーコードリーダ H1〜H7 光ファイバモジュール J 光ファイバ型センサ A1 to A16 semiconductor light emitting element 1,21,41 GaAs substrate 2,25,45 multilayer reflective film layer 4,23,43 active layer 8,28 ion-implanted region (disordered region) 9,29 ion-implanted region 10, 30 current passage region 12, 32 n-side electrode 36 impurity diffusion region 47 current blocking layer 50 Zn diffusion region 51 current passage region 52 ion implantation region B light projector C pointer D rotary encoder E distance sensor F laser beam printer G barcode reader H1 H7 Optical fiber module J Optical fiber type sensor

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 活性層と半導体多層反射膜層を有する半
導体発光素子において、 前記半導体多層反射膜層の一部が無秩序化され、前記活
性層へ注入される電流の通路となる電流通路領域を制限
するための電流通路制限手段が設けられていることを特
徴とする半導体発光素子。
1. A semiconductor light emitting device having an active layer and a semiconductor multilayer reflective film layer, wherein a part of the semiconductor multilayer reflective film layer is disordered, and a current path region serving as a path for a current injected into the active layer is formed. A semiconductor light emitting device, characterized in that a current path limiting means for limiting is provided.
【請求項2】 前記半導体多層反射膜層の導電型がp型
であることを特徴とする請求項1に記載の半導体発光素
子。
2. The semiconductor light emitting device according to claim 1, wherein the semiconductor multilayer reflective film layer has a conductivity type of p type.
【請求項3】 前記電流通路領域の大部分を除いて、素
子上部の全面に電極が形成されていることを特徴とする
請求項1又は2に記載の半導体発光素子。
3. The semiconductor light emitting device according to claim 1, wherein an electrode is formed on the entire upper surface of the device except for most of the current passage region.
【請求項4】 前記電流通路領域の真上もしくは真下の
大部分を除き、前記半導体多層反射膜層が無秩序化され
ていることを特徴とする請求項1,2又は3に記載の半
導体発光素子。
4. The semiconductor light emitting device according to claim 1, wherein the semiconductor multilayer reflective film layer is disordered except for most of the region just above or below the current passage region. .
【請求項5】 前記半導体多層反射膜層の無秩序化され
ていない領域の面積と、電流通路領域の面積とが、ほぼ
等しいことを特徴とする請求項4に記載の半導体発光素
子。
5. The semiconductor light emitting device according to claim 4, wherein the area of the non-disordered region of the semiconductor multilayer reflective film layer and the area of the current passage region are substantially equal to each other.
【請求項6】 前記電流通路領域の真上もしくは真下の
大部分において、前記半導体多層反射膜層が無秩序化さ
れていることを特徴とする請求項1,2又は3に記載の
半導体発光素子。
6. The semiconductor light emitting device according to claim 1, wherein the semiconductor multilayer reflective film layer is disordered in most of the portion just above or below the current passage region.
【請求項7】 前記半導体多層反射膜層の無秩序化され
ている領域の面積と、前記電流通路領域の面積とが、ほ
ぼ等しいことを特徴とする請求項6に記載の半導体発光
素子。
7. The semiconductor light emitting device according to claim 6, wherein the area of the disordered region of the semiconductor multilayer reflective film layer and the area of the current passage region are substantially equal to each other.
【請求項8】 前記半導体多層反射膜層が電流通路制限
層となっていることを特徴とする請求項1,2又は3に
記載の半導体発光素子。
8. The semiconductor light emitting device according to claim 1, wherein the semiconductor multilayer reflective film layer is a current path limiting layer.
【請求項9】 半導体多層反射膜層を有するダブルヘテ
ロ構造のウエハを形成する工程と、 マスクを用いて前記ウエハの所定位置に不純物を導入
し、電流通路領域を形成もしくは制限する工程と、 同一のマスクを用いて少なくとも半導体多層反射膜層に
届く深さまで不純物を導入することにより当該半導体多
層反射膜層の一部を無秩序化する工程とを含む半導体発
光素子の製造方法。
9. A step of forming a wafer having a double hetero structure having a semiconductor multilayer reflective film layer, and a step of introducing an impurity into a predetermined position of the wafer using a mask to form or limit a current passage region, A method of manufacturing a semiconductor light emitting device, comprising the step of disordering a part of the semiconductor multilayer reflective film layer by introducing impurities to a depth reaching at least the semiconductor multilayer reflective film layer using the mask of.
【請求項10】 前記半導体多層反射膜層に届く深さま
で不純物を導入する方法が、拡散法であることを特徴と
する請求項9に記載の半導体発光素子の製造方法。
10. The method for manufacturing a semiconductor light emitting device according to claim 9, wherein the method of introducing impurities to a depth reaching the semiconductor multilayer reflective film layer is a diffusion method.
【請求項11】 前記半導体多層反射膜層に届く深さま
で不純物を導入する方法が、イオン注入法であることを
特徴とする請求項9に記載の半導体発光素子の製造方
法。
11. The method for manufacturing a semiconductor light emitting device according to claim 9, wherein the method of introducing the impurities to a depth reaching the semiconductor multilayer reflective film layer is an ion implantation method.
【請求項12】 前記半導体多層反射膜層へ導入される
前記不純物が亜鉛もしくはベリリウムであることを特徴
とする請求項9,10又は11に記載の半導体発光素子
の製造方法。
12. The method of manufacturing a semiconductor light emitting device according to claim 9, wherein the impurities introduced into the semiconductor multilayer reflective film layer are zinc or beryllium.
【請求項13】 活性層より上方に半導体多層反射膜層
及び少なくとも1つのpn接合半導体層を有するウエハ
を形成する工程と、 該ウエハ上に固相拡散源を形成する工程と、 この拡散源を用いて活性層より上方に形成されたpn接
合半導体層と半導体多層反射膜層を貫くまで拡散を行な
う工程とを有することを特徴とする半導体発光素子の製
造方法。
13. A step of forming a wafer having a semiconductor multilayer reflective film layer and at least one pn junction semiconductor layer above an active layer, a step of forming a solid phase diffusion source on the wafer, and a step of forming the diffusion source. A method of manufacturing a semiconductor light emitting device, comprising: a pn junction semiconductor layer formed above an active layer and a step of diffusing until penetrating a semiconductor multilayer reflective film layer.
【請求項14】 半導体多層反射膜層及び活性層より上
方に少なくとも1つのpn接合半導体層を有するウエハ
を形成する工程と、 該ウエハ上に固相拡散源を形成する工程と、 この拡散源を用いて活性層より上方に形成されたpn接
合半導体層を貫くまで拡散を行なう工程と、 この固相拡散源をマスクとして少なくとも半導体多層反
射膜層に届く深さまでイオン注入を行なうことを特徴と
する半導体発光素子の製造方法。
14. A step of forming a wafer having at least one pn junction semiconductor layer above a semiconductor multilayer reflective film layer and an active layer, a step of forming a solid phase diffusion source on the wafer, and a step of forming the diffusion source. And a step of performing diffusion until it penetrates a pn junction semiconductor layer formed above the active layer, and performing ion implantation at least to a depth reaching the semiconductor multilayer reflective film layer using this solid-phase diffusion source as a mask. Method for manufacturing semiconductor light emitting device.
【請求項15】 光源として請求項1,2,3,4,
5,6,7又は8に記載の半導体発光素子を用いたこと
を特徴とする光学検知装置。
15. The light source according to claim 1, 2, 3, 4,
An optical detection device characterized by using the semiconductor light emitting device described in 5, 6, 7 or 8.
【請求項16】 光源として請求項1,2,3,4,
5,6,7又は8に記載の半導体発光素子を用いたこと
を特徴とする光学的情報処理装置。
16. The light source according to claim 1, 2, 3, 4,
An optical information processing device comprising the semiconductor light emitting device described in 5, 6, 7 or 8.
【請求項17】 光源として請求項1,2,3,4,
5,6,7又は8に記載の半導体発光素子を用いたこと
を特徴とする投光器。
17. The light source according to claim 1, 2, 3, 4,
A light projector using the semiconductor light emitting device described in 5, 6, 7 or 8.
【請求項18】 光源として請求項1,2,3,4,
5,6,7又は8に記載の半導体発光素子を用いたこと
を特徴とする光ファイバモジュール。
18. The light source according to claim 1, 2, 3, 4,
An optical fiber module using the semiconductor light emitting device described in 5, 6, 7 or 8.
JP9726293A 1993-03-30 1993-03-30 Semiconductor light emitting device and its manufacturing method, optical detecting device, optical information processing device, and optical fiber module Pending JPH06291365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9726293A JPH06291365A (en) 1993-03-30 1993-03-30 Semiconductor light emitting device and its manufacturing method, optical detecting device, optical information processing device, and optical fiber module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9726293A JPH06291365A (en) 1993-03-30 1993-03-30 Semiconductor light emitting device and its manufacturing method, optical detecting device, optical information processing device, and optical fiber module

Publications (1)

Publication Number Publication Date
JPH06291365A true JPH06291365A (en) 1994-10-18

Family

ID=14187634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9726293A Pending JPH06291365A (en) 1993-03-30 1993-03-30 Semiconductor light emitting device and its manufacturing method, optical detecting device, optical information processing device, and optical fiber module

Country Status (1)

Country Link
JP (1) JPH06291365A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974219A (en) * 1995-09-04 1997-03-18 Nec Corp Surface light-emission type diode and its manufacture
JP2001518236A (en) * 1997-03-06 2001-10-09 ハネウエル・インコーポレーテッド Lasers with selectively varied current confinement layers
JP2001520359A (en) * 1997-10-09 2001-10-30 ジーエス デベロプメント アーベー Aiming device for weapons
US6844565B2 (en) 2000-02-24 2005-01-18 Osram Opto Semiconductors Gmbh Semiconductor component for the emission of electromagnetic radiation and method for production thereof
JP2007059831A (en) * 2005-08-26 2007-03-08 Furukawa Electric Co Ltd:The Plane emission laser element, optical transmission module, optical connector, and optical communication system
JP2007324411A (en) * 2006-06-01 2007-12-13 Toshiba Corp Semiconductor light-emitting device and manufacturing method therefor and illumination apparatus using the same
JP2008010538A (en) * 2006-06-28 2008-01-17 Furukawa Electric Co Ltd:The Surface light emitting laser element, and its manufacturing method
JP2013042109A (en) * 2011-07-21 2013-02-28 Fuji Xerox Co Ltd Light emitting element, light emitting element array, optical writing head, and image formation device
JP2015170717A (en) * 2014-03-06 2015-09-28 大同特殊鋼株式会社 Point light source light-emitting diode
WO2024014140A1 (en) * 2022-07-14 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 Surface emitting laser and method for manufacturing surface emitting laser

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974219A (en) * 1995-09-04 1997-03-18 Nec Corp Surface light-emission type diode and its manufacture
JP2001518236A (en) * 1997-03-06 2001-10-09 ハネウエル・インコーポレーテッド Lasers with selectively varied current confinement layers
JP2001520359A (en) * 1997-10-09 2001-10-30 ジーエス デベロプメント アーベー Aiming device for weapons
US6844565B2 (en) 2000-02-24 2005-01-18 Osram Opto Semiconductors Gmbh Semiconductor component for the emission of electromagnetic radiation and method for production thereof
JP2007059831A (en) * 2005-08-26 2007-03-08 Furukawa Electric Co Ltd:The Plane emission laser element, optical transmission module, optical connector, and optical communication system
JP4495052B2 (en) * 2005-08-26 2010-06-30 古河電気工業株式会社 Surface emitting laser element, optical transmission module, optical connector, and optical communication system
JP2007324411A (en) * 2006-06-01 2007-12-13 Toshiba Corp Semiconductor light-emitting device and manufacturing method therefor and illumination apparatus using the same
JP2008010538A (en) * 2006-06-28 2008-01-17 Furukawa Electric Co Ltd:The Surface light emitting laser element, and its manufacturing method
JP2013042109A (en) * 2011-07-21 2013-02-28 Fuji Xerox Co Ltd Light emitting element, light emitting element array, optical writing head, and image formation device
JP2015170717A (en) * 2014-03-06 2015-09-28 大同特殊鋼株式会社 Point light source light-emitting diode
WO2024014140A1 (en) * 2022-07-14 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 Surface emitting laser and method for manufacturing surface emitting laser

Similar Documents

Publication Publication Date Title
JPH07176787A (en) Semiconductor light-emitting element, light-emitting device, optical coupling device, optical detector, optical information processor, floodlight and optical fiber module
CA2051223C (en) High-density, independently addressable surface emitting semiconductor laser/light emitting diode array
US5062115A (en) High density, independently addressable, surface emitting semiconductor laser/light emitting diode arrays
JP2783210B2 (en) Surface-emitting diode
US8023543B2 (en) Surface emitting semiconductor laser, surface emitting semiconductor laser device, optical transmission device, and optical information processing device
JPH07115244A (en) Semiconductor laser and its fabrication
JPH01264285A (en) Surface light-emitting type semiconductor laser
JPH06291365A (en) Semiconductor light emitting device and its manufacturing method, optical detecting device, optical information processing device, and optical fiber module
JPH077184A (en) Semiconductor light emitting element, projector, optical detector and information processor employing it
US6687282B2 (en) Micro-lens built-in vertical cavity surface emitting laser
JP2023052615A (en) Surface emission laser module, optical device, and distance-measuring device
JPH0645648A (en) Upper surface emission type semiconductor light emitting element and optical detector, optical information processing device, and light emitting device using it
JPS59205774A (en) Semiconductor light-emitting element
JPH07226535A (en) Semiconductor light-emitting element, optical detecting device, optical information detecting device, projector and optical fiber module
CN105914581B (en) Surface-emitting type semiconductor laser and surface-emitting type semiconductor laser array
JPH0645650A (en) Semiconductor light emittng element and optical detector, optical information processing device, and light emitting device using it
JPH04144183A (en) Surface light emitting type semiconductor laser
JPH1174559A (en) Semiconductor light emitting element and aligner
JPH0832111A (en) Semiconductor light emitting element as well as light emitting device, photodetector, optical information processor, and photocoupler utilizing the element
JPH06326358A (en) Semiconductor light emitting element
JPH0645649A (en) Semiconductor light emitting element and optical detector, optical information processing device, and light emitting device using it
JPH05315709A (en) Semiconductor light emitting device and optical apparatus using same
JPH1140899A (en) Semiconductor laser package with power-monitoring system
JPH05190901A (en) Semiconductor light-emitting and fabrication thereof
JPH0669540A (en) Semiconductor light-emitting element, semiconductor light-emitting element array, optical detection device, optical information processing device and light-emitting device