JPH0628384B2 - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH0628384B2
JPH0628384B2 JP60068929A JP6892985A JPH0628384B2 JP H0628384 B2 JPH0628384 B2 JP H0628384B2 JP 60068929 A JP60068929 A JP 60068929A JP 6892985 A JP6892985 A JP 6892985A JP H0628384 B2 JPH0628384 B2 JP H0628384B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
current
transistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60068929A
Other languages
Japanese (ja)
Other versions
JPS61228779A (en
Inventor
龍志 下川
誠一 上田
安治 鎌田
賢吉 山下
和男 加藤
秀夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60068929A priority Critical patent/JPH0628384B2/en
Priority to KR1019860001129A priority patent/KR950003135B1/en
Priority to US06/847,721 priority patent/US4755768A/en
Publication of JPS61228779A publication Critical patent/JPS61228779A/en
Priority to US07/190,050 priority patent/US4888561A/en
Priority to KR1019910002449A priority patent/KR950003137B1/en
Publication of JPH0628384B2 publication Critical patent/JPH0628384B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、広周波数帯域かつ高出力が得られる増幅回路
に関し、特に各種ディスプレイ装置の如き映像機器、計
測機器等に用いて好適なものである。
Description: TECHNICAL FIELD The present invention relates to an amplifier circuit that can obtain a wide frequency band and high output, and is particularly suitable for use in video equipment such as various display devices, measuring equipment, and the like.

〔背景技術〕[Background technology]

映像機器としては、一般にテレビジョン受信機が知られ
ているが、近年に至り、電子計算機から供給される映像
信号や色信号にもとづき所望の画像を受像管に表示する
ディスプレイ装置が多々見られるようになっきた。上記
映像機器では、高周波数の映像信号、色信号を増幅する
ために高周波数帯域かつ高増幅度の増幅回路、いわゆる
ビデォアンプが必要である。そして、テレビジョン受信
機においは、入門カラーテレビ(昭和57,7、2
第6版第1刷発行、発行所東京電機大学出版局、PP1
87〜140)に示す如き増幅回路が使用されている。
As a video device, a television receiver is generally known, but in recent years, many display devices that display a desired image on a picture tube based on a video signal and a color signal supplied from an electronic computer have become popular. It's coming. In the above video equipment, an amplifier circuit having a high frequency band and a high amplification degree, that is, a so-called video amplifier is required to amplify a high frequency video signal and a color signal. In addition, the television receiver has an introductory color television (Showa 57, 7, 2
6th edition 1st printing issue, publisher Tokyo Denki University Press, PP1
87-140) is used.

ところで、テレビジョン受信機に使用されているビデォ
アンプの周波数帯域は、当業者間に知られているように
4、5MHz程度である。
By the way, the frequency band of the video amplifier used in the television receiver is about 4,5 MHz as known to those skilled in the art.

しかし、電子計算機のデータ処理用端末機器として使用
されるディスプレイ装置は、高分解能で精細度の高い画
像が要求される。このため走査線が1000本以上に及
ぶものもあり、また受像管(陰極線管)のシャドウマス
クも微細化されている。
However, a display device used as a data processing terminal device of an electronic computer is required to have an image with high resolution and high definition. For this reason, there are cases where there are 1000 or more scanning lines, and the shadow mask of the picture tube (cathode ray tube) is also miniaturized.

そして、高分解能かつ精細度の高い画像を表示するに
は、受像管の電子ビームを微小に調整する必要があり、
このためには高出力のビデォアンプが要求されること
が、本発明者等の検討により明らかになった。
Then, in order to display an image with high resolution and high definition, it is necessary to finely adjust the electron beam of the picture tube,
It was revealed by the study of the present inventors that a high output video amplifier is required for this purpose.

また、高速度でデータ処理を行うためには周波数応答を
早めなければならず、このためには周波数帯域が広帯域
(例えば200MHz)のビデォアンプが要求されること
も、本発明者等の検討により明らかになった。
It is also clear from the study by the present inventors that the frequency response must be accelerated in order to process data at a high speed, and a video amplifier having a wide frequency band (for example, 200 MHz) is required for this purpose. Became.

一方、ディスプレイ装置に限らず電子機器は一般に小型
かつ軽量化される傾向にあり、電子機器を構成する各回
路は半導体集積回路にて形成されるようになってきた。
そして、上記ビデォアンプを半導体集積回路化する場
合、ベース蓄積電荷が多く遮断周波数の低いPNPトラ
ンジスタは上記ビデォアンプには不向きなこと、高出力
を得るには大電流を流すので、放熱には格別の配慮が必
要なこと、等が判明した。
On the other hand, electronic devices, not limited to display devices, generally tend to be made smaller and lighter, and circuits constituting the electronic devices have been formed of semiconductor integrated circuits.
When the video amplifier is formed into a semiconductor integrated circuit, a PNP transistor having a large base accumulated charge and a low cutoff frequency is not suitable for the video amplifier. Since a large current is passed to obtain a high output, special consideration is given to heat dissipation. Is necessary, etc.

また、ビデォアンプには入力信号として少なくとも赤
(R)信号、緑(G)信号、青(B)信号のいわゆる三
原色信号が供給されることが多いが、上記各信号間の干
渉を低減するためクロストーク特性を良好にする必要の
あることも判明した。更に上記三原色信号R、G、B
は、直流阻止がなされた状態でビデォアンプに供給され
るので、いわゆるペディスタルレベルの変動を入力レベ
ルに対応して設定すれば、安定した映像を映し得ること
も判明した。
In addition, the so-called three primary color signals of at least a red (R) signal, a green (G) signal, and a blue (B) signal are often supplied to the video amplifier as input signals, but in order to reduce interference between the above signals, a cross signal is generated. It was also found that it is necessary to improve the talk characteristics. Further, the above three primary color signals R, G, B
Since the DC is supplied to the video amplifier with DC blocking, it was also found that a stable image can be displayed if the so-called pedestal level fluctuation is set according to the input level.

そして、本発明者等は上記技術的な問題点と技術的動向
とを検討することにより、半導体集積回路の形成にあた
っては、超微細プロセスデバイスと呼ばれている半導体
集積回路技術が好適であり、三原色信号のそれぞれにつ
いて個別に半導体集積回路化されたビデォアンプを設
け、発熱量を低減するとともにクロストーク特性を良好
にし得ることに気付いた。
Then, the present inventors have studied the above technical problems and technical trends, and in forming a semiconductor integrated circuit, a semiconductor integrated circuit technology called an ultrafine process device is suitable, We have found that a video amplifier, which is integrated into a semiconductor integrated circuit, is provided for each of the three primary color signals to reduce heat generation and improve crosstalk characteristics.

また、上記超微細プロセスデバイスによりNPNトラン
ジスタを形成し、ビデォアンプを構成することにより、
広帯域の周波数帯域が得られることに気付いた。更に、
いわゆる電力増幅回路を半導体集積回路内に設ける事な
く、高出力を得る回路技術をも開発した。更に上記ペデ
ィスタルレベルの設定については、ペディスタルレベル
が表れる期間において出力信号のレベル検出を行い、そ
のレベルによってビデォアンプのペディスタルレベルを
安定化し得る回路技術を開発した。
Further, by forming an NPN transistor by using the above ultrafine process device and forming a video amplifier,
I noticed that a wide frequency band could be obtained. Furthermore,
We have also developed a circuit technology for obtaining high output without providing a so-called power amplifier circuit in the semiconductor integrated circuit. Further, with regard to the setting of the pedestal level, the level of the output signal is detected during the period when the pedestal level appears, and a circuit technology capable of stabilizing the pedestal level of the video amplifier by the level is developed.

〔発明の目的〕[Object of the Invention]

本発明の目的は、広周波数帯域を有し、かつ高出力が得
られる上にクロストーク特性の良好な増幅回路を提供す
ることにある。
An object of the present invention is to provide an amplifier circuit having a wide frequency band, capable of obtaining a high output, and having a good crosstalk characteristic.

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Outline of Invention]

本願において開示される発明の概要を簡単に述べれば、
下記の通りである。
To briefly describe the outline of the invention disclosed in the present application,
It is as follows.

すなわち、入力信号である各色信号を個別の半導体集積
回路に構成された増幅回路に供給するとともに、各増幅
回路を広周波数帯域の増幅手段と、複数の電圧−電流変
換手段と、各電圧−電流変換手段の出力電流を合成する
電流合成手段とによって構成することにより、広周波数
帯域かつ高出力である上にクロストーク特性の良好な増
幅回路を得る、という本発明の目的を達成するものであ
る。
That is, each color signal that is an input signal is supplied to an amplifier circuit configured in an individual semiconductor integrated circuit, and each amplifier circuit is provided with a wide frequency band amplification means, a plurality of voltage-current conversion means, and each voltage-current. The present invention achieves the object of the present invention to obtain an amplifier circuit having a wide frequency band, high output, and good crosstalk characteristics, by configuring the output current of the conversion means by a current combining means. .

〔実施例〕〔Example〕

以下、第1図〜第4図を参照して本発明を適用した増幅
回路の一実施例を説明する。なお、第1図は上記増幅回
路を適用したディスプレイ装置のプロックダイアグラ
ム、第2図は上記増幅回路の回路構成を示すプロックダ
イアグラム、第3図は上記増幅回路の回路図、第4図は
回路動作を説明するための波形図である。
An embodiment of an amplifier circuit to which the present invention is applied will be described below with reference to FIGS. 1 is a block diagram of a display device to which the amplifier circuit is applied, FIG. 2 is a block diagram showing the circuit configuration of the amplifier circuit, FIG. 3 is a circuit diagram of the amplifier circuit, and FIG. 4 is a circuit operation. 5 is a waveform diagram for explaining FIG.

本実施例の特徴は、R、G、Bの三原色信号が供給され
る増幅回路(ビディォアンプとして応用)を超微細プロ
セスデバイスにより個別の半導体集積回路にて形成し、
広周波数帯域かつ高出力である上にクロストークの良好
な増幅動作を行うことにある。
The feature of this embodiment is that an amplifier circuit (applied as a video amplifier) to which R, G, and B three primary color signals are supplied is formed by a semiconductor integrated circuit by an ultrafine process device,
A wide frequency band, high output, and good crosstalk amplification are performed.

先ず、第1図についてディスプレイ装置の全体構造を説
明する。
First, the overall structure of the display device will be described with reference to FIG.

1は電子計算機であり、R,G,Bの三原色を表わす色
信号をディジタル信号によってD/A変換器2に供給す
る。D/A変換器2からは、アナログ化されたR,G,
Bの三原色信号が得られ、それぞれライン11,12,1
3を介して増幅回路11,12,13に供給される。
An electronic calculator 1 supplies color signals representing the three primary colors of R, G, B to the D / A converter 2 by digital signals. From the D / A converter 2, analogized R, G,
B primary color signals are obtained, and the lines 1 1 , 1 2 and 1 are respectively obtained.
It is supplied to the amplifier circuits 11, 12, and 13 via 3 .

増幅回路11〜13は、それぞれ個別の半導体集積回路
(以下においてICという)にて形成されている。これ
は各増幅回路11〜13を同一半導体基板上に形成した
場合、三原色信号R,G,Bが互いに隣接する増幅回路
にリークしてクロストークが悪化することを低減するた
めである。
Each of the amplifier circuits 11 to 13 is formed by an individual semiconductor integrated circuit (hereinafter referred to as IC). This is because when the amplifier circuits 11 to 13 are formed on the same semiconductor substrate, the three primary color signals R, G, and B are prevented from leaking to the amplifier circuits adjacent to each other and the crosstalk is deteriorated.

また、各増幅回路11〜13を個別のICに形成するこ
とにより、1個のICから発生する熱が低減されるの
で、放熱が容易になる、という利点もある。
Further, by forming each of the amplifier circuits 11 to 13 in an individual IC, the heat generated from one IC is reduced, so that there is an advantage that heat dissipation becomes easy.

各増幅回路11〜13によって増幅された三原色信号
R,G,Bは、受像管3の各カソードK1,K2,K3
供給され、三原色信号R,G,Bのレベルに対応した色
彩の画像が映し出される。
The three primary color signals R, G, and B amplified by the amplifier circuits 11 to 13 are supplied to the cathodes K 1 , K 2 , and K 3 of the picture tube 3 and have colors corresponding to the levels of the three primary color signals R, G, and B. The image of is displayed.

ところで、上記各増幅回路11〜13は、それぞれ個別
のICで形成されているが、実際には同一の回路構成で
ある。そこで、各増幅回路11〜13の回路構成の説明
は、説明の便宜のためR信号を増幅するために設けられ
た増幅回路11について述べる。
By the way, each of the amplifier circuits 11 to 13 is formed of an individual IC, but actually has the same circuit configuration. Therefore, in the description of the circuit configuration of each of the amplifier circuits 11 to 13, the amplifier circuit 11 provided for amplifying the R signal will be described for convenience of description.

第2図について増幅回路11の回路構成を述べる。な
お、ICにおいて数字を囲んだ丸は外部接続端子を示す
ものである。
The circuit configuration of the amplifier circuit 11 will be described with reference to FIG. The circles surrounding the numbers in the IC indicate external connection terminals.

21は緩衝増幅器であり、2の増幅器A,Bが設けられ
ているが、この回路構成は2の映像を重複した状態で表
示する等、いわばディスプレイ装置の付加価値を高める
ためのものであり、基本的には1個の増幅器であってよ
い。そして、増幅器Aには直流阻止用コンデンサC1
介して上記R信号が供給される。
Reference numeral 21 denotes a buffer amplifier, which is provided with two amplifiers A and B. This circuit configuration is, for example, for increasing the added value of the display device, such as displaying the two images in an overlapping state. Basically, it may be one amplifier. The R signal is supplied to the amplifier A via the DC blocking capacitor C 1 .

22はスイッチ回路であり、上記増幅器A,Bの出力信
号を選択的に後段に伝達するために設けられている。そ
して、スイッチ回路22は、2個のスイッチS1,S2
よって構成されているが、2個のスイッチS1,S2の切
り換えは、制御信号Va,Vbによって行われる。な
お、スイッチS1,S2は両者をともにオン状態になすこ
とができ、何れか一方のみをオン状態になすことも可能
である。
A switch circuit 22 is provided to selectively transmit the output signals of the amplifiers A and B to the subsequent stage. The switch circuit 22 is composed of two switches S 1 and S 2 , but the switching of the two switches S 1 and S 2 is performed by the control signals Va and Vb. Both of the switches S 1 and S 2 can be turned on, and only one of them can be turned on.

IC外に設けられた抵抗R1は、増幅回路11の利得を
所望の値に設定するものであるが、これは基本値を設定
するものであり、利得の微調整は次段の利得制御回路2
4によって行われる。
The resistor R 1 provided outside the IC sets the gain of the amplifier circuit 11 to a desired value, but this sets the basic value, and the fine adjustment of the gain is performed by the gain control circuit of the next stage. Two
It is performed by 4.

利得制御回路24は、電圧利得を制御する利得回路24
aと上記利得回路24aを駆動する駆動回路24bとに
よって構成されている。なお、駆動回路24bは、基準
電圧Vref1と制御信号Vcとの比較により利得回路24
aの電圧利得を制御する。
The gain control circuit 24 is a gain circuit 24 that controls the voltage gain.
a and a drive circuit 24b for driving the gain circuit 24a. The drive circuit 24b compares the reference voltage Vref 1 with the control signal Vc to obtain the gain circuit 24b.
Control the voltage gain of a.

25は電圧−電流変換回路であり、複数のカレントミラ
ー回路、すなわち本実施例においては8個の並列接続さ
れたカレントミラー回路から構成されている。この回路
構成によれば、1個のカレントミラー回路の出力電流が
小電流であっても、本発明でいう電流合成手段に相当す
るライン1aを流れる電流は、カレントミラー回路の個
数に比例して大電流になる。
Reference numeral 25 denotes a voltage-current conversion circuit, which is composed of a plurality of current mirror circuits, that is, eight current mirror circuits connected in parallel in this embodiment. According to this circuit configuration, even if the output current of one current mirror circuit is a small current, the current flowing through the line 1a corresponding to the current combining means in the present invention is proportional to the number of current mirror circuits. It becomes a large current.

なお、ライン1aを流れる電流は、次段の出力回路26
から電流を吸い込むものである。
The current flowing through the line 1a is the output circuit 26 of the next stage.
It is the one that draws the electric current from.

出力回路26は、電流−電圧変換を行うとともに負荷抵
抗R1の電圧降下として得られる出力電圧V0をカソー
ドK1に供給するものであり、出力電圧V0の一部は帰還
信号Vfを得るため可変抵抗VRにも供給される。
The output circuit 26 performs current-voltage conversion and supplies an output voltage V 0 obtained as a voltage drop of the load resistor R1 to the cathode K 1 , and a part of the output voltage V 0 obtains the feedback signal Vf. It is also supplied to the variable resistor VR.

すなわち、出力電圧V0は、R信号や同期信号を含むも
のであり、その間にはペディスタル期間もある。そし
て、増幅器A,Bの入力端をみるとR信号が交流成分と
して供給されているので、直流バイアスを設定しなけれ
ばならないが、その電圧レベルはペディスタルレベルに
設定する必要がある。上記帰還信号Vfはこの目的で得
るものであるが、実際に帰還する必要があるのはペディ
スタルレベルのみでよい。以下に述べるが検出回路27
は上記目的を達成するために設けられている。
That is, the output voltage V 0 includes the R signal and the synchronizing signal, and there is a pedestal period between them. Looking at the input terminals of the amplifiers A and B, since the R signal is supplied as an AC component, a DC bias must be set, but the voltage level thereof needs to be set to a pedestal level. The feedback signal Vf is obtained for this purpose, but it is only necessary to actually feed back the pedestal level. The detection circuit 27 will be described below.
Is provided to achieve the above object.

検出回路27は、基準電圧Vref2と帰還信号Vfとの比
較によりペディスタルレベルを得る比較器27a、ペデ
ィスタルレベルが得られる期間においてオン状態に切り
換えられるスイッチS3、ペディスタルレベル期間外に
おいてペデスタルレベルを保持するコンデンサC2、増
幅器27b、そして制御信号Vに基づいてペディスタ
ル期間においてスイッチS3をオン状態に切り換える制
御回路27cによって構成されている。なお、14番端
子に入力される制御信号Vはペディスタル期間におい
てハイレベルに変化する信号であって、R信号のペディ
スタル期間に同期して供給されるものである。
The detection circuit 27 includes a comparator 27a that obtains a pedestal level by comparing the reference voltage Vref 2 and the feedback signal Vf, a switch S 3 that is switched to an ON state while the pedestal level is obtained, and a pedestal level that is not held during the pedestal level period. It is composed of a capacitor C 2 for switching, an amplifier 27b, and a control circuit 27c that switches the switch S 3 to the ON state in the pedestal period based on the control signal V D. The control signal V D input to the 14th terminal is a signal that changes to a high level during the pedestal period and is supplied in synchronization with the pedestal period of the R signal.

増幅器27bの出力電圧Vpは、ペディスタルレベルに
対応した電圧であって、抵抗Ra,Rbを介して増幅器
A,Bのバイアス電圧を所定の電圧レベルに設定する。
The output voltage Vp of the amplifier 27b is a voltage corresponding to the pedestal level, and sets the bias voltage of the amplifiers A and B to a predetermined voltage level via the resistors Ra and Rb.

なお、増幅回路12,13も上記増幅回路11と同一の
回路構成になされているが、図示の便宜のため5番端子
から10番端子、及び上記各端子に接続される外付け部
品の図示を省略する。
Although the amplifier circuits 12 and 13 have the same circuit configuration as that of the amplifier circuit 11, for convenience of illustration, terminals 5 to 10 and external parts connected to the terminals are not shown. Omit it.

次に第3図及び第4図を参照して、上記増幅回路11の
回路動作を更に詳細に説明する。なお、増幅器A,Bは
同一の回路構成であるので、それぞれの回路部品に共通
の符号を付し、増幅器Bについては′を付すものとす
る。更に制御回路23a,23b,27cも同一の回路
構成であるので、それぞれ回路部品に共通の符号を付
し、制御信号23b,27cに′及び″を付すものとす
る。
Next, with reference to FIGS. 3 and 4, the circuit operation of the amplifier circuit 11 will be described in more detail. Since the amplifiers A and B have the same circuit configuration, common reference numerals are given to the respective circuit components, and ‘′’ is given to the amplifier B. Further, since the control circuits 23a, 23b and 27c also have the same circuit configuration, common reference numerals are respectively attached to the circuit components, and the control signals 23b and 27c are denoted by ′ and ″.

21番端子に供給される電源電圧Vcc2は、出力回路26
に供給されている電源電圧Vcc1より低電圧である。そし
て、22番端子と23番端子との2の接地ラインが設け
られているが、これは電圧−電流回路25を流れる電流
が大電流であり、この電流によってGNDレベルが変動
するのを低減することを目的としたものである。すなわ
ち、ICにおける接地ラインはインダクタンス分を有し
ているので、高周波分を含む電流が流れると、電圧降下
が発生してGNDレベルが変動し、ひいては映像が変動
する一因となる。しかし、本実施例の如きIC構造にな
すことによって、上記現象を低減することが可能にな
る。
The power supply voltage Vcc 2 supplied to the 21st terminal is output circuit 26
It is lower than the power supply voltage Vcc 1 supplied to the. Two ground lines, that is, a terminal 22 and a terminal 23, are provided. This is because the current flowing through the voltage-current circuit 25 is a large current, and the GND level is prevented from fluctuating. This is the purpose. That is, since the ground line in the IC has an inductance component, when a current including a high frequency component flows, a voltage drop occurs and the GND level fluctuates, which eventually contributes to the fluctuation of the image. However, by adopting the IC structure as in this embodiment, the above phenomenon can be reduced.

増幅器Aにおいて、トランジスタQ1は入力トランジス
タであって、R信号の電圧レベルに対応して抵抗R11
12,トランジスタQ2を流れる電流を制御する。
In the amplifier A, transistor Q 1 is an input transistor, a resistor in response to the voltage level of the R signal R 11,
It controls the current flowing through R 12 and the transistor Q 2 .

トランジスタQ2,Q3はカレントミラー回路を構成して
いるので、トランジスタQ3〜Q5、抵抗R13,R14を流
れる電流も上記トランジスタQ1によって制御されるこ
とになる。
Since the transistors Q 2, Q 3 form a current mirror circuit, so that also the current flowing through the transistor Q 3 to Q 5, resistors R 13, R 14 are controlled by the transistor Q 1.

一方、抵抗R15,R16,R17とトランジスタQ6,Q7
カレントミラー回路を構成しているが、これはトランジ
スタQ8,Q9を流れる電流を規定するものである。
On the other hand, the resistance R 15, R 16, R 17 and transistor Q 6, Q 7 also constitute a current mirror circuit, which is to define the current flowing through the transistor Q 8, Q 9.

いま仮りに、R信号がハイレベルになってトランジスタ
1,Q2を流れる電流が増大したとすると、トランジス
タQ3を流れる電流も増大し、その分トランジスタQ8
ベース電流が低減する。そして、トランジスタQ8から
トランジスタQ7に流れていた電流が減少するので、そ
の減少分をダイオード接続されたトランジスタQ9から
吸い込むようになる。従って、抵抗R18の電圧降下分が
大になり、これが出力電圧としてスイッチS1を介して
次段に供給される。
If the R signal goes high and the current flowing through the transistors Q 1 and Q 2 increases, the current flowing through the transistor Q 3 also increases, and the base current of the transistor Q 8 decreases correspondingly. Then, the current flowing from the transistor Q 8 to the transistor Q 7 decreases, and the reduced amount is absorbed from the diode-connected transistor Q 9 . Therefore, the voltage drop across the resistor R 18 becomes large, and this is supplied as the output voltage to the next stage via the switch S 1 .

この場合、制御回路23aによって上記出力電圧の伝達
が以下のように制御される。
In this case, the control circuit 23a controls the transmission of the output voltage as follows.

制御信号Vaがハイレベルのとき、トランジスタQ11
エミッタ電圧が高レベルになるので、このトランジスタ
11はオフになり、電源Vcc2が抵抗R21を介してトラン
ジスタQ12に印加される。そして、トランジスタQ14
オン状態に動作して、トランジスタQ15にベース電流が
供給され、オン状態に動作する。なお、トランジスタQ
13はトランジスタQ15のベース電圧がコレクタ電圧以上
に上昇するのを防止するためであり、抵抗R22はトラン
ジスタQ15にバイアス電圧を供給するものである。
When the control signal Va is at high level, the emitter voltage of the transistor Q 11 becomes high level, so that the transistor Q 11 is turned off and the power source Vcc 2 is applied to the transistor Q 12 via the resistor R 21 . Then, the transistor Q 14 operates in the ON state, the base current is supplied to the transistor Q 15 , and the transistor Q 15 operates in the ON state. The transistor Q
13 is for preventing the base voltage of the transistor Q 15 from rising above the collector voltage, and the resistor R 22 is for supplying a bias voltage to the transistor Q 15 .

このように、トランジスタQ15がオン状態になると、上
記抵抗R18を流れる電流が増大し、その電圧降下分も大
になる。この場合、スイッチS1として動作するトラン
ジスタQ21のベース電圧が低下するので、これがオフに
なり、増幅器Aの出力電圧の伝達が阻止される。
In this way, when the transistor Q 15 is turned on, the current flowing through the resistor R 18 increases and the voltage drop amount also increases. In this case, the base voltage of the transistor Q 21 , which operates as the switch S 1 , is lowered, so that it is turned off and transmission of the output voltage of the amplifier A is blocked.

一方、制御信号Vaがローレベルに切り換えられたとき
は、トランジスタQ11がオン状態になり、電源Vcc2,抵
抗R21,トランジスタQ11に電流が流れ、トランジスタ
12のコレクタ電圧が低下して、トランジスタQ13〜Q
15が全てオフになる。従って、抵抗R18には、トランジ
スタQ7による吸い込み電流とトランジスタQ21のベー
ス電流とが流れ、トランジスタQ21がオンとなる。換言
すれば、スイッチS1が閉状態になり、増幅器Aの出力
電圧の伝達が行われる。
On the other hand, when the control signal Va is switched to the low level, the transistor Q 11 is turned on, current flows through the power supply Vcc 2 , the resistor R 21 , and the transistor Q 11, and the collector voltage of the transistor Q 12 drops. , Transistors Q 13 to Q
All 15 are off. Therefore, the resistor R 18, the base current of the current and the transistor Q 21 suction by the transistor Q 7 flows, the transistor Q 21 is turned on. In other words, the switch S 1 is closed and the output voltage of the amplifier A is transmitted.

上記回路動作は、増幅器B,制御回路23bについても
同様に行われる。したがって、ライン111には、制御信
号Va,Vbのレベルを変化せしめることにより、増幅
器A,Bの何れか一方の出力電圧、又は両方の出力電圧
の合成電圧が選択的に表れることになる。なお、増幅器
Bは上記増幅器Aと同様に動作し、制御回路23bは上
記制御回路23aと同様に動作する。
The above circuit operation is similarly performed for the amplifier B and the control circuit 23b. Thus, the line 1 11, the control signals Va, by for varying the level of Vb, the amplifier A, one of the output voltages of B, or the combined voltage of both output voltage is selectively appears that. The amplifier B operates similarly to the amplifier A, and the control circuit 23b operates similar to the control circuit 23a.

また、増幅器A,Bの接地ラインと後述する定電圧回路
100のラインとは、他の接地ラインとは別に23番端
子を介してGNDされている。これは、上記GNDライ
ンのレベル変動が特に初段において発生すると、後段に
おいてそのまま増幅され、映像の変動が大になるので、
この減少を低減するためになされたものである。
Further, the ground lines of the amplifiers A and B and the line of the constant voltage circuit 100 described later are grounded via the 23rd terminal separately from the other ground lines. This is because when the level fluctuation of the GND line occurs especially in the first stage, it is amplified in the latter stage as it is, and the fluctuation of the image becomes large.
This is done to reduce this decrease.

そして、ライン111に表れた出力電圧は、2個の抵抗
R,R1を介して利得回路24aに供給される。
Then, the output voltage appearing on the line 11 1 is supplied to the gain circuit 24a via the two resistors R and R 1 .

ところで、31は定電流回路であり、抵抗R31,R32
トランジスタQ31にバイアス電圧を供給し、トランジス
タQ31を介してトランジスタQ32〜トランジスタQ38
供給されるベース電流を安定化する。そして、抵抗
33,R34はトランジスタQ32を流れる電流を規定し、
抵抗R35はバイアス電圧を供給する。トランジスタ
33,Q37,Q38はN個のトランジスタからなり、その
個数によって、換言すればエミッタ面積に比例して、所
望の電流量が得られるようになされている。
Incidentally, 31 is a constant current circuit, the resistor R 31, R 32 supplies a bias voltage to the transistor Q 31, to stabilize the base current supplied to the transistor Q 32 ~ transistor Q 38 via the transistor Q 31 . The resistors R 33 and R 34 define the current flowing through the transistor Q 32 ,
Resistor R 35 supplies the bias voltage. The transistors Q 33 , Q 37 , and Q 38 are composed of N transistors, and a desired amount of current can be obtained in proportion to the number of transistors, that is, in proportion to the emitter area.

ここで、利得回路24aについて述べると、トランジス
タQ42,Q43のエミッタ電圧Vxは、上記増幅器A,B
の出力電圧によって決定され、トランジスタQ41,Q44
のエミッタ電圧VyはトランジスタQ35及び抵抗Rによ
って決定される。抵抗R36,R37は、負荷抵抗である
が、抵抗R37の電圧降下分として出力電圧が得られる。
Here, the gain circuit 24a will be described. The emitter voltage Vx of the transistors Q 42 and Q 43 is equal to that of the amplifiers A and B.
Determined by the output voltage of the transistors Q 41 and Q 44
The emitter voltage Vy of V is determined by the transistor Q 35 and the resistor R. Although the resistors R 36 and R 37 are load resistors, the output voltage is obtained as the voltage drop of the resistor R 37 .

上記利得回路24aの出力電圧は、上記電圧Vxとトラ
ンジスタQ41〜Q44のバイアス電圧Vs,Vtとの差電
圧によって制御され、上記バイアス電圧Vs,Vtの設
定は駆動回路24bによって行われる。
Output voltage of the gain circuit 24a, the bias voltage Vs of the voltage Vx of the transistor Q 41 to Q 44, is controlled by the difference voltage between Vt, the bias voltage Vs, Vt setting is performed by the drive circuit 24b.

抵抗R41,R42トランジスタQ51,Q52,Q53トランジ
スタQ52,Q53の各ベース抵抗Rは、カレントミラー回
路を構成し、トランジスタQ54,Q55等を流れる電流を
決定する。また、抵抗R43,R44はトランジスタQ54
バイアス電圧を供給するが、これと同時に電圧Vref11
供給される。
Resistors R 41 , R 42 Transistors Q 51 , Q 52 , Q 53 The base resistors R of the transistors Q 52 , Q 53 form a current mirror circuit, and determine the current flowing through the transistors Q 54 , Q 55 and the like. Further, the resistors R 43 and R 44 supply a bias voltage to the transistor Q 54 , and at the same time, the voltage Vref 11 is also supplied.

一方、抵抗R61,R62,トランジスタQ71,Q72
73,トランジスタQ72,トランジスタQ73の各エミッ
タ抵抗Rは、カレントミラー回路を構成し、トランジス
タQ61〜Q64を流れる電流をエミッタ側において規定す
る。また、上記トランジスタQ61〜Q64のコレクタ側は
トランジスタQ65,Q66よって所定の電流に規定され
る。なお、上記トランジスタQ65,Q66のベース電圧
は、抵抗R71,R72、トランジスタQ81,Q82,Q83
よって構成された定電圧回路100によって所定電圧レ
ベルに保持される。
On the other hand, resistors R 61 and R 62 , transistors Q 71 and Q 72 ,
The emitter resistors R of Q 73 , the transistor Q 72 , and the transistor Q 73 form a current mirror circuit, and regulate the current flowing through the transistors Q 61 to Q 64 on the emitter side. The collector side of the transistors Q 61 to Q 64 is regulated to a predetermined current by the transistors Q 65 and Q 66 . The base voltage of the transistors Q 65 and Q 66 is maintained at a predetermined voltage level by the constant voltage circuit 100 composed of the resistors R 71 and R 72 and the transistors Q 81 , Q 82 and Q 83 .

そして、トランジスタQ61,Q62を流れる電流によって
決定される電圧Vsと、トランジスタQ63,Q64を流れ
る電流によって決定される電圧Vtとは、以下に述べる
ように電圧Vref11とVref12とによって決定される。
The voltage Vs determined by the current flowing through the transistors Q 61 and Q 62 and the voltage Vt determined by the current flowing through the transistors Q 63 and Q 64 are determined by the voltages Vref 11 and Vref 12 as described below. It is determined.

すなわち、電圧Vref12は、抵抗R45を介してトランジス
タQ61,Q62の各ベースに供給される一方、抵抗R46
48を介してトランジスタQ63,Q64の各ベースに供給
されている。したがって、この状態では、抵抗R46〜Q
48の電圧降下分だけトランジスタQ61,Q62の高レベル
になる。
That is, the voltage Vref 12 is supplied to the bases of the transistors Q 61 and Q 62 via the resistor R 45 , while the resistor R 46 to
It is supplied to each base of the transistors Q 63 and Q 64 via R 48 . Therefore, in this state, the resistors R 46 to Q
The voltage drop of 48 causes the transistors Q 61 and Q 62 to have a high level.

ところが、トランジスタQ54はオン状態であるから、ト
ランジスタQ55,Q56で構成されたカレントミラー回路
が動作し、トランジスタQ57,Q56,抵抗R49を介して
出力電流が得られる。トランジスタQ53を流れる電流は
所定の電流量に規定されているので、上記出力電流は抵
抗R48を介してトランジスタQ63,Q64のベースに流れ
る。そこで、トランジスタQ64,Q65を流れる電流も増
大し、これに対応して電圧Vtが上昇する。故に、抵抗
45〜R47は、いわゆるアッテネータとして機能し、ア
ッテネータの切り換え動作が電圧Vref11によって行わ
れ、電圧Vs,Vtがアッテネータ出力に相当する。
However, the transistor Q 54 is because it is the on state, the transistor Q 55, current mirror circuit constituted by Q 56 is operated, the transistors Q 57, Q 56, via a resistor R 49 output current. Since the current flowing through the transistor Q 53 is regulated to a predetermined amount, the output current flows through the resistor R 48 to the bases of the transistors Q 63 and Q 64 . Therefore, the current flowing through the transistors Q 64 and Q 65 also increases, and the voltage Vt correspondingly increases. Therefore, the resistors R 45 to R 47 function as a so-called attenuator, the switching operation of the attenuator is performed by the voltage Vref 11 , and the voltages Vs and Vt correspond to the attenuator output.

利得回路24aにおいて、Vs−Vyの電圧差によって
トランジスタQ41がオンになり、抵抗R37を流れる電流
が決定され、これと同時にVt−Vxの電圧差によって
トランジスタQ43もオンになる。抵抗R37には、トラン
ジスタQ41,Q43の和の電流が流れ、抵抗R37による電
圧降下分が拡大される。すなわち、電圧Vs,Vtによ
って倍掛けの増幅が行われることになる。抵抗R36,R
37はトランジスタQ41からQ44の飽和を防止する(アー
リー効果を防ぐ)ために、抵抗値はそれぞれ異なる値に
設定されている。また、上記回路動作から明らかなよう
に、利得回路24aは電流−電圧変換動作も行うもので
ある。
In the gain circuit 24a, transistors Q 41 by a voltage difference Vs-Vy is turned on, current flowing through the resistor R 37 is determined, which the transistor Q 43 is also turned on simultaneously by the voltage difference Vt-Vx. The resistor R 37, the current of the sum of the transistor Q 41, Q 43 flows, a voltage drop is enlarged by the resistor R 37. That is, the voltage Vs, Vt is multiplied by the amplification. Resistor R 36 , R
In order to prevent the transistors Q 41 to Q 44 from being saturated (preventing the Early effect), 37 has different resistance values. Further, as is apparent from the above circuit operation, the gain circuit 24a also performs a current-voltage conversion operation.

利得回路24aの出力電圧は、次段の電圧−電流変換回
路25に供給されるが、この回路にはオフセット電圧調
整回路31も関連している。
The output voltage of the gain circuit 24a is supplied to the voltage-current conversion circuit 25 in the next stage, and the offset voltage adjustment circuit 31 is also associated with this circuit.

上記調整回路31において、抵抗R81,R82はトランジ
スタQ91,Q92にバイアス電圧を供給し、抵抗R83,R
84はトランジスタQ93にバイアス電圧を供給する。そし
て、抵抗VR2を制御すると、トランジスタQ93のバイ
アス電圧が変化するので、トランジスタQ91,Q92,抵
抗R86を流れる電流が制御され、抵抗R86の電圧降下分
が調整される。この電圧降下分が、電圧−電流変換回路
25のオフセット調整に利用される。
In the adjusting circuit 31, the resistors R 81 and R 82 supply a bias voltage to the transistors Q 91 and Q 92 , and the resistors R 83 and R 82 .
84 supplies a bias voltage to the transistor Q 93 . When the resistor VR 2 is controlled, the bias voltage of the transistor Q 93 changes, so that the currents flowing through the transistors Q 91 , Q 92 and the resistor R 86 are controlled, and the voltage drop amount of the resistor R 86 is adjusted. This voltage drop is used for offset adjustment of the voltage-current conversion circuit 25.

次に、電圧−電流変換回路25の回路動作を説明する。
しかし、本回路は7組の電圧−電流変換回路25a〜2
5hによって構成され、しかも回路構成が同一であるこ
とから、回路25aに付いて説明する。
Next, the circuit operation of the voltage-current conversion circuit 25 will be described.
However, this circuit includes seven sets of voltage-current conversion circuits 25a-2
The circuit 25a will be described because it is composed of 5h and has the same circuit configuration.

トランジスタQ111,Q113には電源Vcc3が供給され、抵
抗R91,R92トランジスタQ112,Q113を流れる電流は
利得回路24aの電圧によって制御される。トランジス
タQ112とQ114及びQ115とはカレントミラー回路を構
成しているので、トランジスタQ113によってトランジ
スタQ112〜Q115のベース電流を制御することにより、
トランジスタQ116のベース電流も制御される。この
際、上記調整電圧によって、トランジスタQ117,Q118
を流れる電流が制御され、トランジスタQ116のベース
電流の微調整がなされる。
The power supply Vcc 3 is supplied to the transistors Q 111 and Q 113 , and the current flowing through the resistors R 91 and R 92 transistors Q 112 and Q 113 is controlled by the voltage of the gain circuit 24a. Since the transistors Q 112 , Q 114, and Q 115 form a current mirror circuit, by controlling the base currents of the transistors Q 112 to Q 115 by the transistor Q 113 ,
The base current of transistor Q 116 is also controlled. At this time, the transistors Q 117 and Q 118 are controlled by the adjustment voltage.
Is controlled, and the base current of the transistor Q 116 is finely adjusted.

トランジスタQ116は、カレントミラー回路を構成する
トランジスタQ121,Q122にベース電流を供給するが、
その電流量は利得回路24aの出力電圧に対応して変化
するものである。従って、出力回路26,ライン1aか
らトランジスタQ122,抵抗R97を介して流れる電流
は、利得回路24aの出力電圧、更に遡ればR信号の電
圧レベルに対応して変化することになる。
The transistor Q 116 supplies a base current to the transistors Q 121 and Q 122 which form the current mirror circuit.
The amount of current changes according to the output voltage of the gain circuit 24a. Therefore, the current flowing from the output circuit 26, the line 1a through the transistor Q 122 , and the resistor R 97 changes in accordance with the output voltage of the gain circuit 24a, and further the voltage level of the R signal.

説明の便宜のため、1個の電圧−電流変換回路25aの
吸い込み電流をIaとすると、これと同一量の電流が各
電圧−電流変換回路25b〜25hによって吸い込まれ
る。この結果、ラインIaを介して出力回路26から吸
い込まれる電流は、8Iaの電流量になる。
For convenience of description, assuming that the sink current of one voltage-current converter circuit 25a is Ia, the same amount of current is sucked by each of the voltage-current converter circuits 25b to 25h. As a result, the current drawn from the output circuit 26 through the line Ia has a current amount of 8Ia.

そして、電源Vcc1から抵抗R1、出力コンデンサの影響
を排除するNチャネルのMOSトランジスタQa、ベー
スが交流的に接地されているトランジスタQbを介し
て、上記8Iaの電流が電圧−電流変換回路25によっ
て吸い込まれる。そして、上記の如く出力電圧V0が得
られ、これが受像管のカソードK1に供給される。抵抗
100VRはペディスタルレベルをクランプするための
帰還回路を構成し、第4図に示すような波形の帰還信号
Vfが検出回路27に供給される。なお、ペデスタルレ
ベルは、同図のPに相当する。
Then, the current of 8 Ia is converted into the voltage-current conversion circuit 25 from the power supply Vcc 1 through the resistor R 1 , the N-channel MOS transistor Qa for eliminating the influence of the output capacitor, and the transistor Qb whose base is AC-grounded. Sucked by Then, the output voltage V 0 is obtained as described above, and this is supplied to the cathode K 1 of the picture tube. The resistor R 100 VR constitutes a feedback circuit for clamping the pedestal level, and the feedback signal Vf having a waveform as shown in FIG. 4 is supplied to the detection circuit 27. The pedestal level corresponds to P in the figure.

次に、検出回路27の回路動作を説明する。Next, the circuit operation of the detection circuit 27 will be described.

抵抗R111,トランジスタQ131〜Q138、そして各トラ
ンジスタQ131〜Q136のベースに接続された抵抗Rは、
定電流回路を構成するものである。
The resistor R 111 , the transistors Q 131 to Q 138 , and the resistor R connected to the bases of the respective transistors Q 131 to Q 136 are
It constitutes a constant current circuit.

トランジスタQ141,Q142は比較回路27aを構成し、
抵抗R121,R122は基準電圧Vref2を得るものである。
トランジスタQ143,Q144はクランパーであり、そのバ
イアス電圧は抵抗R123,R124,トランジスタQ145
よって供給される。
The transistors Q 141 and Q 142 form a comparison circuit 27a,
The resistors R 121 and R 122 are for obtaining the reference voltage Vref 2 .
Transistor Q 143, Q 144 is clamper, the bias voltage resistors R 123, R 124, is supplied by the transistor Q 145.

比較回路27aによってペディスタルレベルPが検出さ
れると、トランジスタQ146が駆動され、スイッチS3
電流が供給される。
When pedestal level P is detected by the comparator circuit 27a, the transistor Q 146 is driven, current is supplied to the switch S 3.

一方、スイッチS3を構成するトランジスタQ147,Q
148には、トランジスタQ149,Q151,Q152抵抗R126
で構成された定電流回路からベース電流が供給される
が、スイッチS3は制御回路27cによって開閉制御が
なされる。
On the other hand, the transistors Q 147 and Q constituting the switch S 3 are
148 includes transistors Q 149 , Q 151 , Q 152 and a resistor R 126.
Although the base current is supplied from the constant current circuit configured by, the opening / closing control of the switch S 3 is performed by the control circuit 27c.

制御信号Vは、上記ペディスタルレベルPの期間に対
応してローレベルになり、その他の期間ではハイレベル
を保持するようになされている。制御回路Vがハイレ
ベルのとき、上記制御回路23aで述べたような回路動
作が制御回路27cにおいても行われ、トランジスタQ
15″がオン状態に動作する。
The control signal V D is at a low level corresponding to the period of the pedestal level P, and is kept at a high level in other periods. When the control circuit V D is at the high level, the circuit operation as described in the control circuit 23a is also performed in the control circuit 27c, and the transistor Q
15 ″ works in the on state.

一方、制御信号Vがローレベルの期間においては、上
記トランジスタQ15″はオフ状態になる。そして、トラ
ンジスタQ15″がオフのときは、レベルシフターとして
設けられたトランジスタQ153,Q154を介しての電流吸
い込みがなく、トランジスタQ147がオン状態になり、
トランジスタQ148がオフになる。
On the other hand, when the control signal V D is at the low level, the transistor Q 15 ″ is turned off. When the transistor Q 15 ″ is off, the transistors Q 153 and Q 154 provided as level shifters are turned on. There is no current sink through and the transistor Q 147 turns on,
Transistor Q 148 turns off.

従って、比較回路27aの出力信号のペディスタルレベ
ルは、抵抗R127を介して記憶素子として設けられたコ
ンデンサC2に充電され、そのレベルが記憶される。
Therefore, the pedestal level of the output signal of the comparison circuit 27a is charged in the capacitor C 2 provided as a storage element via the resistor R 127 , and the level is stored.

上記動作に対し、トランジスタQ15″がオン状態のとき
は、トランジスタQ148がオン状態になり、抵抗R127
トランジスタQ148,Q137,抵抗Rを介してコンデンサ
2の放電を行う。この動作は繰り返して行われ、抵抗
128を介して比較回路を構成するトランジスタQ161
帰還信号Vfのレベルに対応した直流電圧が供給される
ことになる。トランジスタQ162のバイアス電圧は、抵
抗R132トランジスタQ163等で構成された定電圧回路に
よって所定の電圧レベルに保持される。従って、トラン
ジスタQ164,Q162を流れる電流は、コンデンサC2
充電電圧によって変化し、その変化レベルは帰還信号V
fのレベル変化に対応する。
In contrast to the above operation, when the transistor Q 15 ″ is in the on state, the transistor Q 148 is in the on state and the resistor R 127 ,
The capacitor C 2 is discharged through the transistors Q 148 , Q 137 and the resistor R. This operation is repeated, and the DC voltage corresponding to the level of the feedback signal Vf is supplied to the transistor Q 161 which constitutes the comparison circuit via the resistor R 128 . The bias voltage of the transistor Q 162 is held at a predetermined voltage level by a constant voltage circuit composed of a resistor R 132 transistor Q 163 and the like. Therefore, the current flowing through the transistors Q 164 and Q 162 changes depending on the charging voltage of the capacitor C 2 , and the change level is the feedback signal V.
Corresponds to the level change of f.

トランジスタQ164,Q165,Q166,抵抗R135はカレン
トミラー回路を構成しているので、上記電流変化はトラ
ンジスタQ166から抵抗Ra,Rbを介してトランジス
タQ1,Q1′に供給されるベース電流の変化となる。す
なわち、増幅器A,Bの直流バイアスは、R信号のペデ
ィスタルレベルによって所定のレベル値に保持される。
したがって、上記のようにR信号を交流成分で供給して
も、受像管に映しだされる映像の変動を低減し得る。
Since the transistors Q 164 , Q 165 , Q 166 and the resistor R 135 form a current mirror circuit, the current change is supplied from the transistor Q 166 to the transistors Q 1 and Q 1 ′ via the resistors Ra and Rb. The base current changes. That is, the DC bias of the amplifiers A and B is maintained at a predetermined level value by the pedestal level of the R signal.
Therefore, even if the R signal is supplied by the AC component as described above, the fluctuation of the image displayed on the picture tube can be reduced.

〔効 果〕[Effect]

本発明は、入力信号を増幅する電圧増幅回路と、該電圧
増幅回路の出力信号の電圧レベル変化を電流変化に変換
する複数の電圧−電流変換回路と、これら複数の電圧−
電流変換回路の出力電流を合成し、高出力電流を得る電
流合成手段と、該電流合成手段により合成された出力電
流にもとづき高出力を得る出力回路とにより増幅回路を
構成し、上記電圧増幅回路と電圧−電流変換回路と電流
合成手段とは一つの半導体基板において集積回路として
形成し、上記出力回路は上記半導体集積回路とは別個に
構成し接続するようにしたので、半導体集積回路内に高
耐圧の素子を設けることなく高出力の増幅回路を得るこ
とができるとともに、半導体集積回路化した場合におけ
る放熱量を低減し、特性の劣化、寿命の低下を防止する
ことができるという効果がある。
The present invention relates to a voltage amplification circuit for amplifying an input signal, a plurality of voltage-current conversion circuits for converting a voltage level change of an output signal of the voltage amplification circuit into a current change, and a plurality of these voltage-current conversion circuits.
An amplifier circuit is constituted by a current synthesizing means for synthesizing the output currents of the current converting circuit to obtain a high output current, and an output circuit for obtaining a high output based on the output currents synthesized by the current synthesizing means. Since the voltage-current conversion circuit and the current synthesizing means are formed as an integrated circuit on one semiconductor substrate, and the output circuit is configured and connected separately from the semiconductor integrated circuit, it is possible to realize a high voltage inside the semiconductor integrated circuit. There is an effect that a high-output amplifier circuit can be obtained without providing a withstand voltage element, the amount of heat radiation in the case of a semiconductor integrated circuit can be reduced, and deterioration of characteristics and shortening of life can be prevented.

以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. Yes.

例えば、緩衝増幅器は更に多数を設けてもよい。また、
制御回路23についても同様である。
For example, more buffer amplifiers may be provided. Also,
The same applies to the control circuit 23.

更に、電圧−電流変換回路の数についても、使用目的に
合わせて任意に変更し得る。
Further, the number of voltage-current conversion circuits can be arbitrarily changed according to the purpose of use.

〔利用分野〕[Field of application]

以上の説明では、主として本発明者等によってなされた
発明をその背景となった利用分野であるビデォアンプに
適用した場合について説明したが、それに限定されるこ
となく、例えばオシロスコープの如く広帯域の増幅回路
を必要とする計測機器に利用することができる。
In the above description, the case where the invention made mainly by the present inventors is applied to a video amplifier which is a field of application which is the background of the invention has been described, but the invention is not limited thereto, and a wide band amplifier circuit such as an oscilloscope is used. It can be used for measuring instruments that need it.

更に、ディジタル信号による通信機等にも利用すること
ができる。
Further, it can also be used in a communication device using digital signals.

また、オーディオ機器に利用してもよい。It may also be used for audio equipment.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示すディスプレイ装置のブ
ロックダイアグラムを示し、 第2図は上記ディスプレイ装置に応用される増幅回路の
ブロックダイアグラムを示し、 第3図は上記増幅回路の回路図を示し、 第4図は回路動作を説明する波形図を示す。 1……電子計算機、2……D/A変換器、3……受像
管、11……増幅回路、21……緩衝増幅器、22……
スイッチ回路、23……制御回路、24……利得制御回
路、25……電圧−電流変換回路、26……出力回路、
27……検出回路、1a……信号合成手段、Vf……帰
還信号、Vd,Va,Vb……制御信号、R……入力信
号、V0……出力電圧、Q1〜Q166……トランジスタ、
1〜R137……抵抗、Ic……半導体集積回路。
1 is a block diagram of a display device showing an embodiment of the present invention, FIG. 2 is a block diagram of an amplifier circuit applied to the display device, and FIG. 3 is a circuit diagram of the amplifier circuit. 4 shows a waveform diagram for explaining the circuit operation. 1 ... Computer, 2 ... D / A converter, 3 ... Picture tube, 11 ... Amplification circuit, 21 ... Buffer amplifier, 22 ...
Switch circuit, 23 ... Control circuit, 24 ... Gain control circuit, 25 ... Voltage-current conversion circuit, 26 ... Output circuit,
27 ...... detection circuit, 1a ...... signal combining means, Vf ...... feedback signal, Vd, Va, Vb ...... control signal, R ...... input signal, V 0 ...... output voltage, Q 1 to Q 166 ...... transistor ,
R 1 to R 137 ... Resistor, Ic ... Semiconductor integrated circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 賢吉 茨城県日立市大みか町5丁目2番1号 株 式会社日立製作所大みか工場内 (72)発明者 加藤 和男 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 佐藤 秀夫 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭61−274410(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Kenkichi Yamashita Inventor Kenkichi 52-1 Omika-cho, Hitachi City, Ibaraki Prefecture Hitachi Ltd. Omika Plant (72) Inventor Kazuo Kato 4026, Kuji-cho, Hitachi City, Ibaraki Stock Company Hitachi Research Laboratory, Hitachi (72) Hideo Sato 4026 Kuji Town, Hitachi City, Hitachi, Ibaraki Prefecture Hitachi Research Laboratory, Hitachi, Ltd. (56) References JP-A-61-274410 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】(1) 入力信号を増幅する電圧増幅回路、 (2) 上記電圧増幅回路の出力信号の電圧レベル変化を
電流変化に変換する複数の電圧−電流変換回路、 (3) 上記複数の電圧−電流変換回路の出力電流を合成
し、高出力電流を得る電流合成手段、 (4) 上記電流合成手段により合成された出力電流にも
とづき高出力を得る出力回路、 とを具備した増幅回路であって、 上記電圧増幅回路と電圧−電流変換回路と電流合成手段
とは一つの半導体基板上において集積回路として形成さ
れ、上記出力回路は上記半導体集積回路とは別個に構成
され接続されていることを特徴とする増幅回路。
1. A voltage amplification circuit for amplifying an input signal, a plurality of voltage-current conversion circuits for converting a voltage level change of an output signal of the voltage amplification circuit into a current change, and a plurality of the plurality of voltage-current conversion circuits. Of the voltage-current conversion circuit, to obtain a high output current, and (4) an output circuit that obtains a high output based on the output current synthesized by the current synthesizing means. The voltage amplifying circuit, the voltage-current converting circuit, and the current synthesizing means are formed as an integrated circuit on one semiconductor substrate, and the output circuit is configured and connected separately from the semiconductor integrated circuit. An amplifier circuit characterized in that.
JP60068929A 1985-04-03 1985-04-03 Amplifier circuit Expired - Lifetime JPH0628384B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60068929A JPH0628384B2 (en) 1985-04-03 1985-04-03 Amplifier circuit
KR1019860001129A KR950003135B1 (en) 1985-04-03 1986-02-19 Amplifier and display device
US06/847,721 US4755768A (en) 1985-04-03 1986-04-03 Amplifier and display using the former
US07/190,050 US4888561A (en) 1985-04-03 1988-05-04 Amplifier and display using the former
KR1019910002449A KR950003137B1 (en) 1985-04-03 1991-02-13 Amplifier and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60068929A JPH0628384B2 (en) 1985-04-03 1985-04-03 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPS61228779A JPS61228779A (en) 1986-10-11
JPH0628384B2 true JPH0628384B2 (en) 1994-04-13

Family

ID=13387836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60068929A Expired - Lifetime JPH0628384B2 (en) 1985-04-03 1985-04-03 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0628384B2 (en)

Also Published As

Publication number Publication date
JPS61228779A (en) 1986-10-11

Similar Documents

Publication Publication Date Title
KR100300491B1 (en) Circuit compensates for blue phosphor roll-off at the live level of a projection television system
JPS60117880A (en) Dc recoverying circuit
KR0133558B1 (en) Wideband class ab crt cathode driver
US6650371B1 (en) Multiplexed video signal interface signal, system and method
US4442458A (en) CRT Video drive circuit with beam current stabilization
US6535255B2 (en) Illumination intensity correcting circuit
US6369527B1 (en) Vertical blanking circuit and bias clamp boost supply
JPH0628384B2 (en) Amplifier circuit
JPH06105961B2 (en) Amplifier circuit
US4641194A (en) Kinescope driver in a digital video signal processing system
JPH0614693B2 (en) Amplifier circuit
JPH06105962B2 (en) Amplifier circuit
US7184099B1 (en) Controllable signal baseline and frequency emphasis circuit
US6281943B1 (en) Cut-off control circuit for adjusting white balance
JPH0573083B2 (en)
JP2973910B2 (en) Circuit for adjusting signal coring threshold
JP2864853B2 (en) Brightness adjustment circuit
GB2234132A (en) Sensed eht level controls brightness, contrast and therefore beam current
JP3461115B2 (en) Ramp wave control circuit
US7277135B1 (en) Video display signal brightness control circuit
US6538398B1 (en) Cathode ray tube driver circuit with cathode current detection
JPH0595238A (en) Automatic gain control circuit
KR800000858B1 (en) Amplifier suitable for use as a color kinescope driver
JPS61228777A (en) Amplifier circuit
JP2874429B2 (en) Recording current amplifier circuit