JPH06275715A - Semiconductor wafer and manufacture of semiconductor device - Google Patents

Semiconductor wafer and manufacture of semiconductor device

Info

Publication number
JPH06275715A
JPH06275715A JP5977893A JP5977893A JPH06275715A JP H06275715 A JPH06275715 A JP H06275715A JP 5977893 A JP5977893 A JP 5977893A JP 5977893 A JP5977893 A JP 5977893A JP H06275715 A JPH06275715 A JP H06275715A
Authority
JP
Japan
Prior art keywords
tape
semiconductor
wafer
back surface
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5977893A
Other languages
Japanese (ja)
Inventor
Hiroaki Takai
宏明 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP5977893A priority Critical patent/JPH06275715A/en
Publication of JPH06275715A publication Critical patent/JPH06275715A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To control a thickness of a package constant with high mass production when a semiconductor device to be resin-sealed except a rear surface side of a semiconductor chip is manufactured. CONSTITUTION:The method for, manufacturing a semiconductor wafer and a semiconductor device comprises the steps of forming semiconductor integrated circuits on a plurality of chip areas 10a of a semiconductor wafer body 10, forming a tape adhered with two layers of a first tape 11 for preventing exposure of a rear surface of the wafer and a second tape 12 for dicing the wafer, and adhering the first tape surface of the two layer tapes to an entire rear surface of the wafer body. Further, the method comprises the steps of dicing the body adhered with the two-layer tape together with the first tape, and packaging to seal the chip with the first tape with resin 13 except its rear surface side.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体ウェハおよび半
導体装置の製造方法に係り、特にウェハプロセスが終了
した後でダイシングが行われる前の半導体ウェハおよび
この半導体ウェハから半導体チップを分離してパッケー
ジングする方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor wafer and a semiconductor device, and more particularly to a semiconductor wafer before dicing after the wafer process is completed and a semiconductor chip separated from the semiconductor wafer and packaged. How to do it.

【0002】[0002]

【従来の技術】近年のLSI(大規模集積回路)は、薄
型化や、狭ピッチの多数の信号端子を必要とするロジッ
クLSIへの対応などの理由により、TAB(テープオ
ートメイテッドボンディング)と称される技術が広く採
用されている。
2. Description of the Related Art Recent LSIs (Large Scale Integrated Circuits) are called TAB (Tape Automated Bonding) because of their thinness and compatibility with logic LSIs that require a large number of narrow-pitch signal terminals. The technology used is widely adopted.

【0003】図2および図3は、それぞれTAB技術を
用いて形成された従来のテープキャリアパッケージ(Ta
pe Carrier Package ;TCP)型の半導体装置の相異
なる例を示す断面図である。
2 and 3 respectively show a conventional tape carrier package (Ta) formed by using TAB technology.
It is sectional drawing which shows a different example of a semiconductor device of a pe carrier package (TCP) type.

【0004】図2に示す半導体装置において、LSIチ
ップ21には、チップ表面の信号取り出し部分に高く突
出した導体電極(バンプ電極)22が形成されている。
配線部材であるキャリアフィルム23は、ポリイミドな
どの絶縁性の耐熱性を有する薄膜フィルム上に胴などで
リードパターンが形成されている。このリードパターン
のインナーリード先端部と前記LSIチップのバンプ電
極22とは熱圧着により直接に接合している。
In the semiconductor device shown in FIG. 2, an LSI chip 21 is provided with a conductor electrode (bump electrode) 22 which is highly protruded at a signal extraction portion on the chip surface.
The carrier film 23, which is a wiring member, has a lead pattern formed on the thin film having insulating heat resistance, such as polyimide, by a body or the like. The inner leads of the lead pattern and the bump electrodes 22 of the LSI chip are directly joined by thermocompression bonding.

【0005】そして、上記LSIチップ21の表面およ
び側面がキャリアフィルム23の一部と共に樹脂24に
より封止され、チップ21の裏面が露出した形態でパッ
ケージングされている。さらに、チップ21の裏面の全
面およびキャリアフィルム23の裏面の一部を覆うよう
に、裏面露出防止用のテープ25が貼り付けられてい
る。しかし、上記した従来の半導体装置の製造高工程
は、パッケージング後にLSIチップ毎にテープ25を
貼り付ける工程を必要とするので、量産性が悪い。
The front surface and the side surface of the LSI chip 21 are sealed with a resin 24 together with a part of the carrier film 23, and the back surface of the chip 21 is exposed. Further, a back surface exposure preventing tape 25 is attached so as to cover the entire back surface of the chip 21 and a part of the back surface of the carrier film 23. However, the above-described conventional manufacturing process of the semiconductor device requires a process of attaching the tape 25 for each LSI chip after packaging, and thus the mass productivity is poor.

【0006】しかも、LSIチップ毎にテープ25を貼
り付ける工程のばらつきにより、LSIチップ毎にテー
プ25を含めた厚さにばらつきが生じ易く、パッケージ
の厚さにばらつきが生じ易い。
Moreover, variations in the process of attaching the tape 25 to each LSI chip tend to cause variations in the thickness of the LSI 25 including the tape 25 and variations in the package thickness.

【0007】一方、図3に示す半導体装置は、図2に示
した半導体装置と比べて、キャリアフィルム23のリー
ドパターンのインナーリード先端部とLSIチップ21
のバンプ電極22とが熱圧着により接合された状態で、
チップ21の全体がキャリアフィルム23の一部と共に
樹脂25により封止されており、チップ21の裏面が露
出していない点が異なる。
On the other hand, the semiconductor device shown in FIG. 3 is different from the semiconductor device shown in FIG. 2 in the inner lead tip portion of the lead pattern of the carrier film 23 and the LSI chip 21.
In the state where the bump electrodes 22 are joined by thermocompression bonding,
The difference is that the entire chip 21 is sealed together with a part of the carrier film 23 with a resin 25, and the back surface of the chip 21 is not exposed.

【0008】このような半導体装置を製造する際、チッ
プ表面側からの樹脂封止とチップ裏面側からの樹脂封止
との2回に分けて樹脂封止を行う方法と、チップ表面側
からの樹脂封止によりチップ全体を一度に樹脂封止する
方法とがある。
When manufacturing such a semiconductor device, a method of performing resin encapsulation in two times, that is, resin encapsulation from the front surface side of the chip and resin encapsulation from the back surface side of the chip, and a method from the front surface side of the chip There is a method of resin-encapsulating the entire chip at once by resin-encapsulation.

【0009】しかし、前者の方法は、樹脂封止の所要時
間が長くなり、後者の方法は、チップ表面側からチップ
裏面側に流れ込む樹脂量や樹脂の厚さの制御が困難であ
り、パッケージの厚さにばらつきが生じ易い。
However, in the former method, the time required for resin sealing becomes long, and in the latter method, it is difficult to control the amount of resin flowing from the front surface side of the chip to the back surface side of the chip and the thickness of the resin. The thickness tends to vary.

【0010】[0010]

【発明が解決しようとする課題】上記したようにLSI
チップの裏面が露出した形態のパッケージングを行う従
来の半導体装置の製造方法は、パッケージング後にLS
Iチップ毎にテープを貼り付ける工程を必要とするの
で、量産性が悪く、LSIチップ毎にテープを含めた厚
さにばらつきが生じ易く、パッケージの厚さにばらつき
が生じ易いという問題があった。
As described above, the LSI
The conventional method for manufacturing a semiconductor device, in which the back surface of the chip is exposed, is the LS after packaging.
Since a step of attaching a tape is required for each I chip, mass productivity is poor, and there is a problem that the thickness including the tape is likely to vary from LSI chip to LSI package thickness. .

【0011】本発明は上記の問題点を解決すべくなされ
たもので、半導体チップの裏面側を除いて樹脂封止によ
るパッケージングを行う場合に適した半導体チップを分
離し得る半導体ウェハを提供することを目的とする。
The present invention has been made to solve the above problems, and provides a semiconductor wafer capable of separating a semiconductor chip suitable for packaging by resin sealing except the back surface side of the semiconductor chip. The purpose is to

【0012】また、本発明は、半導体チップの裏面側を
除いて樹脂により封止されたパッケージングを有する半
導体装置を高い量産性で製造でき、しかも、パッケージ
の厚さの制御が容易になる半導体装置の製造方法を提供
することを目的とする。
Further, according to the present invention, a semiconductor device having a packaging sealed with a resin except for the back surface side of a semiconductor chip can be manufactured with high mass productivity, and the thickness of the package can be easily controlled. An object is to provide a method for manufacturing a device.

【0013】[0013]

【課題を解決するための手段】本発明の半導体ウェハ
は、複数のチップ領域を有し、各チップ領域に半導体集
積回路が形成された半導体ウェハ本体と、この半導体ウ
ェハ本体の裏面全体に貼り付けられたウェハ裏面露出防
止用のテープと、このウェハ裏面露出防止用のテープの
裏面全体に貼り付けられたウェハダイシング用のテープ
とを具備することを特徴とする。
A semiconductor wafer according to the present invention has a plurality of chip areas, and a semiconductor wafer body having a semiconductor integrated circuit formed in each chip area, and a semiconductor wafer body attached to the entire back surface of the semiconductor wafer body. The wafer backside exposure prevention tape is provided, and the wafer dicing tape is attached to the entire backside of the wafer backside exposure prevention tape.

【0014】また、本発明の半導体装置の製造方法は、
半導体ウェハ本体における複数のチップ領域にそれぞれ
半導体集積回路を形成する工程と、ウェハ裏面露出防止
用の第1のテープおよびウェハダイシング用の第2のテ
ープが二層に接着されたテープを形成する工程と、上記
二層のテープの第1のテープ面を前記半導体ウェハ本体
の裏面全体に貼り付ける工程と、上記二層のテープが貼
り付けられた半導体ウェハ本体を第1のテープと共にダ
イシングし、裏面に第1のテープを有する個々の半導体
チップに分離する工程と、この第1のテープ付きの半導
体チップに対してその裏面側を除いて樹脂封止によるパ
ッケージングを行う工程とを具備することを特徴とす
る。
The method of manufacturing a semiconductor device according to the present invention is
A step of forming a semiconductor integrated circuit in each of a plurality of chip regions in a semiconductor wafer body, and a step of forming a tape in which a first tape for exposing the back surface of a wafer and a second tape for wafer dicing are adhered in two layers. And a step of attaching the first tape surface of the two-layer tape to the entire back surface of the semiconductor wafer body, and dicing the semiconductor wafer body to which the two-layer tape is attached together with the first tape, And a step of separating the semiconductor chip having the first tape into individual semiconductor chips, and a step of packaging the semiconductor chip with the first tape by resin sealing except for the back surface side thereof. Characterize.

【0015】[0015]

【作用】本発明の半導体ウェハは、半導体ウェハ本体の
裏面全体に貼り付けられた裏面露出防止用のテープと、
この裏面露出防止用のテープの裏面全体に貼り付けられ
たダイシング用のテープとを具備する。
The semiconductor wafer of the present invention comprises a backside exposure preventing tape attached to the entire backside of the semiconductor wafer body.
The tape for dicing is attached to the entire back surface of the tape for preventing back surface exposure.

【0016】従って、半導体ウェハ本体を裏面露出防止
用のテープと共にダイシングし、裏面に裏面露出防止用
テープを有する個々の半導体チップに分離することが可
能になり、半導体チップの裏面側を除いて樹脂封止によ
るパッケージングを行う場合に適した半導体チップを実
現することができる。
Therefore, the semiconductor wafer body can be diced together with the back surface exposure preventing tape to be separated into individual semiconductor chips each having a back surface exposure preventing tape on the back surface. A semiconductor chip suitable for packaging by sealing can be realized.

【0017】また、本発明の半導体装置の製造方法は、
裏面に二層のテープが貼り付けられた半導体ウェハ本体
から、裏面に裏面露出防止用テープを有する半導体チッ
プを分離し、このチップに対してその裏面側を除いて樹
脂封止によるパッケージングを行う。
The semiconductor device manufacturing method of the present invention is
A semiconductor chip having a backside surface exposure prevention tape on the backside is separated from the semiconductor wafer body with a double-sided tape attached to the backside, and the chip is packaged by resin sealing except for the backside. .

【0018】従って、パッケージング後に半導体チップ
毎にテープを貼り付ける工程を必要とせず、量産性が向
上し、チップ毎の裏面露出防止用テープを含めた厚さに
ばらつきが生じ難く、パッケージの厚さの制御が容易に
なる。
Therefore, the step of attaching the tape to each semiconductor chip after packaging is not required, the mass productivity is improved, the thickness including the back surface exposure prevention tape for each chip is less likely to vary, and the package thickness is improved. Control becomes easier.

【0019】[0019]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1(a)乃至(c)は、本発明の一実施
例に係る半導体装置の製造方法における主要な工程を示
す斜視図および断面図である。まず、図1(a)に示す
ように、半導体ウェハ本体10における行列状の配置を
有する複数のチップ領域10a…にそれぞれ半導体集積
回路を形成する。
Embodiments of the present invention will now be described in detail with reference to the drawings. 1A to 1C are a perspective view and a sectional view showing main steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention. First, as shown in FIG. 1A, a semiconductor integrated circuit is formed in each of a plurality of chip regions 10a ... Arranged in a matrix on a semiconductor wafer body 10.

【0020】次に、上記半導体ウェハ本体10の裏面全
体に、例えば赤外線遮断性を有するウェハ裏面露出防止
用のテープ11およびウェハダイシング用のテープ12
の順序で貼り付ける。この場合、予め、裏面露出防止用
のテープ11およびダイシング用のテープ12が接着剤
により接着された二層のテープを形成しておき、上記二
層のテープの裏面露出防止用テープ面を前記半導体ウェ
ハ本体10の裏面全体に接着剤により貼り付けることが
望ましい。
Next, on the entire back surface of the semiconductor wafer body 10, for example, a wafer backside exposure preventing tape 11 having an infrared ray blocking property and a wafer dicing tape 12 are provided.
Paste in the order of. In this case, a two-layer tape in which the back surface exposure preventing tape 11 and the dicing tape 12 are bonded by an adhesive is formed in advance, and the back surface exposure preventing tape surface of the two-layer tape is the semiconductor layer. It is desirable to attach the entire back surface of the wafer body 10 with an adhesive.

【0021】なお、赤外線遮断性を有する裏面露出防止
用のテープ11をウェハ裏面に貼り付ける理由は、チッ
プ領域裏面に赤外線が入射することによってチップ領域
で起電力が発生することを防止するためである。
The reason why the back surface exposure preventing tape 11 having an infrared ray blocking property is attached to the back surface of the wafer is to prevent generation of electromotive force in the chip area due to the infrared rays incident on the back surface of the chip area. is there.

【0022】次に、図1(b)に示すように、裏面に二
層のテープが貼り付けられた半導体ウェハ本体10を裏
面露出防止用のテープ11と共にダイシングすることに
より、裏面に裏面露出防止用テープ11を有する個々の
半導体チップ10aをダイシング用のテープ12から分
離する。
Next, as shown in FIG. 1 (b), the semiconductor wafer body 10 having the two layers of tape attached to the back surface is diced together with the back surface exposure preventing tape 11 to prevent the back surface from being exposed. The individual semiconductor chips 10a having the tape 11 for separation are separated from the tape 12 for dicing.

【0023】次に、図1(c)に示すように、上記裏面
露出防止用テープ付きの半導体チップ10aに対してそ
の裏面側を除いて樹脂13により封止し、例えばTCP
型の半導体装置としてパッケージングを行う。
Next, as shown in FIG. 1 (c), the semiconductor chip 10a with the back surface exposure preventing tape is sealed with resin 13 except for the back surface side thereof, for example, TCP.
Type semiconductor device is packaged.

【0024】この場合、上記半導体チップ10aは、チ
ップ表面の信号取り出し部分に高く突出したバンプ電極
14が形成されている。そして、ポリイミドなどの絶縁
性の耐熱性を有する薄膜フィルム上に胴などでリードパ
ターンが形成されたキャリアフィルム15のリードパタ
ーンのインナーリード先端部に対して、上記半導体チッ
プ10aのバンプ電極14を熱圧着により直接に接合す
る。この後、上記半導体チップ10aの表面側からの樹
脂13を注ぎ、チップの表面および側面をキャリアフィ
ルム15の一部と共に封止する。
In this case, the semiconductor chip 10a is provided with bump electrodes 14 which are highly protruded at the signal extraction portion on the chip surface. Then, the bump electrodes 14 of the semiconductor chip 10a are heated to the tip of the inner lead of the lead pattern of the carrier film 15 in which the lead pattern is formed on the thin film having insulating heat resistance such as polyimide with a body. Join directly by crimping. Then, the resin 13 from the front surface side of the semiconductor chip 10a is poured, and the front surface and the side surface of the chip are sealed together with a part of the carrier film 15.

【0025】上記したような製造工程によれば、裏面に
二層のテープが貼り付けられた半導体ウェハ本体から、
裏面に裏面露出防止用テープを有する半導体チップを分
離し、このチップに対してその裏面側を除いて樹脂封止
によるパッケージングを行う。従って、パッケージング
後に半導体チップ毎にテープを貼り付ける工程を必要と
せず、量産性が向上し、チップ毎の裏面露出防止用テー
プを含めた厚さにばらつきが生じ難く、パッケージの厚
さの制御が容易になる。
According to the manufacturing process as described above, from the semiconductor wafer body having the double-layered tape attached to the back surface,
A semiconductor chip having a back surface exposure prevention tape on the back surface is separated, and packaging is performed on this chip by resin sealing except for the back surface side. Therefore, a step of attaching a tape to each semiconductor chip after packaging is not required, mass productivity is improved, variation in thickness including backside exposure prevention tape between chips is less likely to occur, and package thickness control is performed. Will be easier.

【0026】また、予め、裏面露出防止用のテープおよ
びダイシング用のテープが二層に接着されたテープを形
成しておき、二層のテープの裏面露出防止用テープ面を
半導体ウェハ本体の裏面全体に貼り付けるので、既存の
半導体製造装置を用いて半導体装置を製造することがで
きる。
Further, a tape in which a back surface exposure preventing tape and a dicing tape are adhered in two layers is formed in advance, and the back surface exposure preventing tape surface of the two-layer tape is formed on the entire back surface of the semiconductor wafer body. Since it is attached to a semiconductor device, a semiconductor device can be manufactured using an existing semiconductor manufacturing device.

【0027】即ち、上記実施例の半導体装置の製造方法
によれば、半導体チップの裏面側を除いて樹脂により封
止されたパッケージングを有する半導体装置を高い量産
性で製造でき、しかも、パッケージの厚さの制御が容易
になる。
That is, according to the method of manufacturing a semiconductor device of the above-described embodiment, a semiconductor device having a packaging sealed with a resin except for the back surface side of the semiconductor chip can be manufactured with high mass productivity, and the package Control of thickness becomes easy.

【0028】また、上記実施例に示したような半導体ウ
ェハによれば、複数のチップ領域にそれぞれ半導体集積
回路が形成された半導体ウェハ本体と、この半導体ウェ
ハ本体の裏面全体に貼り付けられた裏面露出防止用のテ
ープと、この裏面露出防止用のテープの裏面全体に貼り
付けられたダイシング用のテープとを具備する。
Further, according to the semiconductor wafer as shown in the above-mentioned embodiment, the semiconductor wafer main body in which the semiconductor integrated circuits are formed in the plurality of chip regions, and the back surface attached to the entire back surface of the semiconductor wafer main body. An exposure prevention tape and a dicing tape attached to the entire back surface of the back surface exposure prevention tape are provided.

【0029】従って、半導体ウェハ本体を裏面露出防止
用のテープと共にダイシングし、裏面に裏面露出防止用
テープを有する個々の半導体チップに分離することが可
能になり、半導体チップの裏面側を除いて樹脂封止によ
るパッケージングを行う場合に適した半導体チップを実
現することができる。
Therefore, it becomes possible to dice the main body of the semiconductor wafer together with the tape for preventing the backside exposure, and separate it into individual semiconductor chips having the backside exposure preventing tape on the backside. A semiconductor chip suitable for packaging by sealing can be realized.

【0030】[0030]

【発明の効果】上述したように本発明によれば、半導体
チップの裏面側を除いて樹脂封止によるパッケージング
を行う場合に適した半導体チップを分離し得る半導体ウ
ェハを実現することができる。
As described above, according to the present invention, it is possible to realize a semiconductor wafer capable of separating semiconductor chips suitable for packaging by resin sealing except the back surface side of the semiconductor chip.

【0031】また、本発明によれば、半導体チップの裏
面側を除いて樹脂により封止されたパッケージングを有
する半導体装置を高い量産性で製造でき、しかも、パッ
ケージの厚さの制御が容易になる半導体装置の製造方法
を実現することができる。
Further, according to the present invention, a semiconductor device having a packaging sealed with a resin except for the back surface side of the semiconductor chip can be manufactured with high mass productivity, and the control of the thickness of the package is easy. It is possible to realize a method for manufacturing a semiconductor device that includes

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る半導体装置の製造方法
における主要な工程を示す斜視図および断面図。
FIG. 1 is a perspective view and a cross-sectional view showing main steps in a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】従来のTCP型の半導体装置の一例を示す断面
図。
FIG. 2 is a sectional view showing an example of a conventional TCP type semiconductor device.

【図3】従来のTCP型の半導体装置の他の例を示す断
面図。
FIG. 3 is a sectional view showing another example of a conventional TCP type semiconductor device.

【符号の説明】[Explanation of symbols]

10…半導体ウェハ本体、10a…チップ領域、11…
裏面露出防止用のテープ、12…ダイシング用のテー
プ、13…樹脂、14…バンプ電極、15…キャリアフ
ィルム。
10 ... Semiconductor wafer main body, 10a ... Chip area, 11 ...
Backside exposure prevention tape, 12 ... Dicing tape, 13 ... Resin, 14 ... Bump electrode, 15 ... Carrier film.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数のチップ領域を有し、各チップ領域
に半導体集積回路が形成された半導体ウェハ本体と、 この半導体ウェハ本体の裏面全体に貼り付けられたウェ
ハ裏面露出防止用のテープと、 このウェハ裏面露出防止用のテープの裏面全体に貼り付
けられたウェハダイシング用のテープとを具備すること
を特徴とする半導体ウェハ。
1. A semiconductor wafer body having a plurality of chip areas, each of which has a semiconductor integrated circuit formed thereon, and a wafer backside exposure preventing tape attached to the entire back surface of the semiconductor wafer body. A wafer for dicing, which is attached to the entire back surface of the tape for preventing exposure of the back surface of the wafer, and a semiconductor wafer.
【請求項2】 請求項1記載の半導体ウェハにおいて、 前記ウェハ裏面露出防止用のテープは、赤外線遮断性を
有することを特徴とする半導体ウェハ。
2. The semiconductor wafer according to claim 1, wherein the wafer backside exposure preventing tape has an infrared ray blocking property.
【請求項3】 半導体ウェハ本体における複数のチップ
領域にそれぞれ半導体集積回路を形成する工程と、 ウェハ裏面露出防止用の第1のテープおよびウェハダイ
シング用の第2のテープが二層に接着されたテープを形
成する工程と、 上記二層のテープの第1のテープ面を前記半導体ウェハ
本体の裏面全体に貼り付ける工程と、 上記二層のテープが貼り付けられた半導体ウェハ本体を
第1のテープと共にダイシングし、裏面に第1のテープ
を有する個々の半導体チップに分離する工程と、 この第1のテープ付きの半導体チップに対してその裏面
側を除いて樹脂封止によるパッケージングを行う工程と
を具備することを特徴とする半導体装置の製造方法。
3. A step of forming a semiconductor integrated circuit in each of a plurality of chip regions of a semiconductor wafer main body, and a first tape for wafer backside exposure prevention and a second tape for wafer dicing are bonded in two layers. A step of forming a tape, a step of attaching the first tape surface of the two-layer tape to the entire back surface of the semiconductor wafer body, and a step of attaching the semiconductor wafer body to which the two-layer tape is attached to the first tape And a step of dicing the semiconductor chip into individual semiconductor chips having a first tape on the back surface, and a step of packaging the semiconductor chip with the first tape by resin sealing except for the back surface side. A method of manufacturing a semiconductor device, comprising:
【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、 前記第1のテープは、赤外線遮断性を有することを特徴
とする半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 3, wherein the first tape has an infrared ray blocking property.
JP5977893A 1993-03-19 1993-03-19 Semiconductor wafer and manufacture of semiconductor device Withdrawn JPH06275715A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5977893A JPH06275715A (en) 1993-03-19 1993-03-19 Semiconductor wafer and manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5977893A JPH06275715A (en) 1993-03-19 1993-03-19 Semiconductor wafer and manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06275715A true JPH06275715A (en) 1994-09-30

Family

ID=13123097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5977893A Withdrawn JPH06275715A (en) 1993-03-19 1993-03-19 Semiconductor wafer and manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06275715A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000048247A1 (en) * 1999-02-15 2000-08-17 Hitachi, Ltd. Semiconductor device, method of manufacture thereof, electronic device
KR100384333B1 (en) * 1999-06-07 2003-05-16 앰코 테크놀로지 코리아 주식회사 fabrication method of semiconductor chip for semiconductor package from wafer
KR20040004768A (en) * 2002-07-05 2004-01-16 삼성전기주식회사 Dicing method micro electro-mechanical system chip
KR100420433B1 (en) * 1999-12-30 2004-03-03 앰코 테크놀로지 코리아 주식회사 Film adhesive for semiconductor package
KR100475313B1 (en) * 2002-07-04 2005-03-10 에스티에스반도체통신 주식회사 Method for manufacturing a stacked double chip semiconductor package using a adhesive tape
KR100518243B1 (en) * 1999-09-10 2005-10-04 주식회사 하이닉스반도체 Method of forming chip scale package
KR100705521B1 (en) * 1998-12-02 2007-04-10 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705521B1 (en) * 1998-12-02 2007-04-10 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device
WO2000048247A1 (en) * 1999-02-15 2000-08-17 Hitachi, Ltd. Semiconductor device, method of manufacture thereof, electronic device
KR100384333B1 (en) * 1999-06-07 2003-05-16 앰코 테크놀로지 코리아 주식회사 fabrication method of semiconductor chip for semiconductor package from wafer
KR100518243B1 (en) * 1999-09-10 2005-10-04 주식회사 하이닉스반도체 Method of forming chip scale package
KR100420433B1 (en) * 1999-12-30 2004-03-03 앰코 테크놀로지 코리아 주식회사 Film adhesive for semiconductor package
KR100475313B1 (en) * 2002-07-04 2005-03-10 에스티에스반도체통신 주식회사 Method for manufacturing a stacked double chip semiconductor package using a adhesive tape
KR20040004768A (en) * 2002-07-05 2004-01-16 삼성전기주식회사 Dicing method micro electro-mechanical system chip

Similar Documents

Publication Publication Date Title
TWI255538B (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
JPH05206203A (en) Semiconductor package and its manufacture
JPH07201918A (en) Semiconductor-device packaging method, lead-tape used therefor, and packaged semiconductor device
JPH041503B2 (en)
JP2003332508A (en) Semiconductor device and its manufacturing method
JPH06244360A (en) Semiconductor device
JP2001298147A (en) Semiconductor device and its manufacturing method
JP3378338B2 (en) Semiconductor integrated circuit device
JPH06275715A (en) Semiconductor wafer and manufacture of semiconductor device
JP2000183210A (en) Semiconductor device and manufacture of ball grid array
JP2003229533A (en) Semiconductor device and method for manufacturing same
JP2003031768A (en) Semiconductor device and its manufacturing method
JPH0461495B2 (en)
US20040159924A1 (en) Semiconductor device
JPS5848950A (en) Semiconductor device and its manufacture
JPH09330992A (en) Semiconductor device mounting body and its manufacture
JP2001267358A (en) Method for assembling semiconductor device
JP4485210B2 (en) Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device
JPS6158248A (en) Thin type semiconductor device
JP2000021906A (en) Manufacture of semiconductor chip
JP3362007B2 (en) Semiconductor device, method of manufacturing the same, and tape carrier
TWI612587B (en) A method of semiconductor package without substrate
JP3220524B2 (en) Bare chip
JP3145892B2 (en) Resin-sealed semiconductor device
JPS60262434A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530