JPH06266479A - Small-sized personal computer - Google Patents

Small-sized personal computer

Info

Publication number
JPH06266479A
JPH06266479A JP5373793A JP5373793A JPH06266479A JP H06266479 A JPH06266479 A JP H06266479A JP 5373793 A JP5373793 A JP 5373793A JP 5373793 A JP5373793 A JP 5373793A JP H06266479 A JPH06266479 A JP H06266479A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
means
memory
power
computer
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5373793A
Other languages
Japanese (ja)
Inventor
Nobuo Arinaga
Yoshihiro Hayashi
Masashi Isozaki
Yosuke Konaka
Mari Kurita
Takahiro Maeda
Yoshiaki Nomura
Hiroyoshi Tanaka
貴博 前田
陽介 小中
信夫 有永
良裕 林
真里 栗田
浩由 田中
政志 磯崎
賀昭 野村
Original Assignee
Hitachi Keiyo Eng Co Ltd
Hitachi Ltd
日立京葉エンジニアリング株式会社
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To provide the computer which automatically executes the saving action without system down at the time of the stop of AC power supply and requires a small space and incorporates a power failure protective device.
CONSTITUTION: A power source consists of a means 37, which generates a DC input according to AC power, and a battery power source 22, and a means which detects a break of AC power supply and a means which switches the power source to the battery power source in accordance with the output of this detecting means are added, and data in a volatile memory in the computer is automatically saved in a non-volatile memory by the interrupt handling corresponding to the output of the detecting means.
COPYRIGHT: (C)1994,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、AC電源供給が停止した場合に、システムをダウンさせることなく、ユーザーが速やかに退避行動を行うことを可能にする停電保護装置を有するコンピュータに関する。 BACKGROUND OF THE INVENTION The present invention, when the AC power supply is stopped, without down the system, a computer having a power failure protection system allows users to perform quickly retracting action.

【0002】 [0002]

【従来の技術】従来、停電時などにコンピュータのシステムがダウンするのを防止するために、コンピュータを無停電電源に接続しておくという方法がとられている。 Conventionally, in order for the system of the computer, such as during a power outage to prevent the down method is adopted that should connect the computer to the uninterruptible power.
また、AC電源駆動とバッテリー駆動の両方が可能なコンピュータでは、AC電源が切れるとバッテリー駆動に切り替わるようになっているのが一般的である。 Further, in both a computer capable of AC powered and battery-powered, the AC power is cut off so that the switching to battery operation is common.

【0003】 [0003]

【発明が解決しようとする課題】上記従来の技術において、無停電電源を使用する場合、コンピュータの電源ケーブルを無停電電源に接続するという方法をとっているため、コンピュータの電源ケーブルが抜けてAC電源供給が停止した場合には、システムがダウンするのを防止することができない。 In THE INVENTION It is an object of the above prior art, when using an uninterruptible power, since taking a method of connecting the computer power cable to the uninterruptible power, AC missing the computer power cable when the power supply is stopped, the system can not prevent the down. また、無停電電源はコンピュータ外の据置型としてスペースをとる。 In addition, uninterruptible power supply takes the space as a stationary outside the computer. さらに、無停電電源は、接続したコンピュータとは無関係に動作するため、 Furthermore, the uninterruptible power supply to operate independently of the connected computer,
コンピュータ上から無停電電源の機能のオン/オフを選択したり、電源供給の状態、無停電電源の接続の有無、 To select ON / OFF of the uninterruptible power supply function from a computer, the power supply state, presence or absence of the connection of the UPS,
バッテリー残容量などをコンピュータ側で認識することができない。 It can not be recognized, such as the remaining battery capacity on the computer side. そのため、AC電源供給が停止したときには、単に電源供給をバッテリー側に切り替えるのみでは、バッテリー切れにより揮発性メモリ上のデータ等が消失する恐れがあった。 Therefore, when the AC power supply is stopped, by merely switching the power supply to the battery side, data of the volatile memory there is a risk of loss by dead battery.

【0004】さらに、AC電源駆動とバッテリー駆動の両方が可能なコンピュータにおいては、AC電源駆動とバッテリー駆動を切り替えるという機能は、AC電源断後も数時間の間バッテリーによってコンピュータを駆動させるためのものであり、そのためにバッテリーは比較的大容量(すなわち大型)のものを必要とし、コンピュータ内で大きなスペースを占めることになる。 [0004] Further, in the AC power supply drive and battery drive both a computer capable of, function of switching the AC power driving and battery drive, intended for driving the computer by between battery for several hours after AC power outage , and the battery requires a relatively large volume (i.e., large) in order that will occupy a large space in the computer. また、その充電や放電の制御回路は複雑なものとなる。 The control circuit of the charging or discharging becomes complicated. なお、本技術に関連する特許出願としては、例えば、特開平4− As the patent applications related to the present technology, for example, JP-4-
51303号公報、同4−152410号公報、同4− 51303, JP same 4-152410, JP-the 4-
151704号等があげられる。 151704 Nos and the like.

【0005】本発明の目的は、AC電源供給が停止した場合に、システムをダウンさせることなく自動的に退避行動を行うことを可能にし、かつ小スペースで停電保護装置を内蔵する小型パーソナルコンピュータを提供することにある。 An object of the present invention, when the AC power supply is stopped, a small personal computer makes it possible to perform automatic retracting action without down the system, and a built-in power failure protection apparatus in a small space It is to provide. 本発明の他の目的は、クライアントに最適な省スペースを実現し、LANシステムやホスト接続に好適なパーソナルコンピュータを提供することにある。 Another object of the present invention is to achieve optimal space to clients is to provide a suitable personal computer LAN systems and host connection.

【0006】 [0006]

【課題を解決するための手段】上記の目的を達成するために、本発明による停電保護装置を内蔵するコンピュータは、AC電源に基づきDC入力電圧を生成する手段と、バッテリー電源と、AC電源断を検出する検出手段と、この検出手段の検出出力に応じて電源をバッテリー電源に切り替える切り替え手段と、検出手段の検出出力に応じた割り込み処理によりコンピュータ内の揮発性記憶手段のデータを自動的に不揮発性記憶手段に退避する処理手段とを備えた構成をもつ。 To achieve the above object, according to the Invention The computer having a built-in power failure protection device according to the invention, means for generating a DC input voltage based on AC power, and battery power, AC power failure a detecting means for detecting a switching means for switching the power supply to battery power in response to the detection output of the detecting means, the interrupt processing corresponding to the detection output of the detecting means data in the volatile memory means in the computer automatically It has a configuration in which a processing means for saving in the nonvolatile memory means.

【0007】 [0007]

【作用】本発明では、AC電源断を検出手段で検出したとき、電源をバッテリー電源に切り替えるとともに、退避の必要な揮発性メモリのデータを自動的にディスク装置のような不揮発性記憶手段に退避する。 According to the present invention is retracted, when detected by the detecting means AC power failure, switches the power supply to battery power, the data of the necessary volatile memory of the saving in the nonvolatile storage means such as automatic disk device to. すなわち、本発明におけるバッテリー電源は、AC電源断後も数時間の間、コンピュータ動作を継続させるためのものではなく、不意の電源断によるデータ消失を回避することを主目的とするものである。 That is, battery power in the present invention, for several hours after AC power failure, and not for continuing the computer operation, it is an primary object is to avoid data loss due to sudden power outage. このため、コンピュータに内蔵のバッテリー電源は必要最小限の容量のものでよく、コンピュータの小型軽量化に寄与することができる。 Therefore, battery power of the built in the computer can be of minimum volume, it can contribute to size and weight of the computer.

【0008】又、本発明の停電保護装置はコンピュータ内に内蔵されるため、従来のように外部の停電保護装置への電源ケーブル接続が外れるというようなことはなくなる。 [0008] The power failure protection apparatus of the present invention is to be built into the computer, no longer can say, as in the prior art power cable connected to an external power failure protection apparatus is out. 更に、検出手段の検出出力に応じてユーザーに対する警告を発することにより、ユーザーはAC電源断を直ちに認識することができる。 Furthermore, by issuing a warning to the user in response to the detection output of the detecting means, the user can immediately recognize the AC power failure. また更に、処理手段からの指示に応じて切り替え手段をディセーブルする停電保護抑止手段を備えることにより、電源を別にする拡張ユニット等を接続している場合に対処することが可能になる。 Furthermore, by providing the power failure protection inhibition means for disabling the switching means in response to an instruction from the processing means, it is possible to cope with a case with a docking station or the like for separately power.

【0009】本発明では更にバッテリー電源切れを示すバッテリー電圧を検出する第2の検出手段を備え、この第2の検出手段の検出出力に応じて切り替え手段を制御することにより、バッテリー電源による電力供給を遮断する。 [0009] comprising a second detecting means for detecting a battery voltage indicative of the further battery power loss in the present invention, by controlling the switching means in response to the detection output of the second detecting means, power supply by the battery power source to cut off the. これにより、バッテリーの過放電を防止することができる。 Thus, it is possible to prevent over-discharge of the battery. 又、バッテリー電源の電圧低下を示すバッテリー電圧を検出する第3の検出手段と、該第3の検出出力に応じてユーザーに対する警告を発する第2の警告発生手段を備えることにより、バッテリー電源の残量少であることをユーザーが認識することができる。 Also, a third detection means for detecting a battery voltage indicative of the voltage drop of the battery power source, by providing the second warning generating means for issuing a warning to the user in response to the detection output of the third, remaining battery power that the amount is small so that the user can recognize. 又更に、 Still further,
前記停電保護抑止の有無の状態をユーザーに通知する通知手段を備えることにより、AC電源断が生じた場合に停電保護がなされるか否かをユーザーが認識することができる。 By providing a notification means for notifying the state of presence or absence of the power failure protection deterrence to the user whether power failure protection when AC power failure has occurred is made so that the user can recognize.

【0010】 [0010]

【実施例】本発明の実施例の小型情報処理装置(以下システム装置)の概要を図1、図2に示す。 Figure 1, Figure 2 shows the outline of the small-sized information processor embodiment of the embodiment of the present invention (hereinafter the system unit). 図示の都合上、全体システムは図1、図2に分けられている。 For convenience of illustration, the entire system of FIG. 1, is divided in FIG. 本システム装置701は、キャッシュメモリ内臓高速マイクロプロセッサ(CPU)702、プログラム及びデータ処理用大容量メインメモリ703、マイクロプロセッサ702と各種周辺コントローラとを接続する汎用バス7 The system unit 701, a general purpose bus 7 for connecting the cache memory built high speed microprocessor (CPU) 702, program and data processing for large main memory 703, a microprocessor 702 and various peripheral controllers
04、汎用バス704及びメインメモリ703の制御用コントローラ705、起動処理及び基本制御プログラムを格納したROM(Read Only Memory)706、フロッピーディスク3、固定ディスク装置(HDD)21、プリンタインターフェース、シリアルインターフェース等の周辺コントローラ707、高速表示コントローラ70 04, the control controller 705 of the general purpose bus 704 and main memory 703, the startup process and ROM for storing a basic control program (Read Only Memory) 706, a floppy disk 3, a fixed disk device (HDD) 21, a printer interface, a serial interface and the like of peripheral controller 707, high-speed display controller 70
8、表示用メモリ709、文字表示用フォントパターンを格納したCGROM710(Character Generater Rea 8, display memory 709, storing font patterns for characters displayed CGROM710 (Character Generater Rea
d Only Memory)、ゲートアレイで構成され、主たる機能がパワーマネイジメントであるIC711等を有し、またファイル装置として、上述した3.5インチフロッピーデスク装置3を1台、大容量2.5インチ固定ディスク装置21を1台内臓し、入力装置としてコンパクトキーボード装置18を備えている。 d Only Memory), is constituted by a gate array, a main function has a IC711 like a power manager Lee impingement, also as a file system, one 3.5-inch floppy disk apparatus 3 described above, large-capacity 2.5 inches fixed the disk device 21 and one internal organs, and a compact keyboard apparatus 18 as an input device. 表示装置としては、液晶表示装置17を内臓し、液晶タイプとしては、白黒液晶モデル(16階調)とカラー液晶モデル(16/51 The display device, a liquid crystal display device 17 is built, as the liquid crystal type, monochrome liquid crystal model (16 gradations) and color liquid crystal model (16/51
2色)が選択可能となっている。 2 colors) has become can be selected. 外部入出力及び機能拡張インターフェースとしては、テンキーボードインターフェース5、マウスインターフェース6、プリンタインターフェース16、シリアルインターフェース8、外部表示装置接続用ディスプレイインターフェース14、内臓汎用バス機能拡張用バスインターフェース15をそなえている。 The external input and function expansion interface, numeric keyboard interface 5, a mouse interface 6, a printer interface 16, a serial interface 8, the external display device connection display interface 14, and includes visceral universal bus extension bus interface 15.

【0011】また、電源装置として、外部のAC/DC [0011] In addition, as a power supply, external AC / DC
変換アダプター721からDC変換されたDC電源72 DC power supply 72 which is DC converted from the conversion adapter 721
2の供給をうけ、内臓DC/DCコンバータ37により、内部ロジック用電源、液晶駆動電源を供給している。 It receives the supply of 2, the viscera DC / DC converter 37, and supplies the internal logic power, a liquid crystal driving power source. また、装置本体内部に、メインメモリを増設するためのメモリスロット724を備え、メモリ容量の必要なソフトプログラムにも対応可能となっている。 Further, in the apparatus main body includes a memory slot 724 for extension of the main memory, it becomes possible also corresponds to the required soft program memory capacity. 更に、汎用バス704機能を備えた2個の機能拡張用内臓スロット1、2(それぞれ102、104)を備え、装置内部に、LAN(Local Area Network)、モデム等の通信制御機能や、各種入出力周辺インターフェース機能が2個同時拡張可能となっている。 Furthermore, with two extensions for visceral slot with a general-purpose bus 704 functions 1 and 2 (respectively 102, 104), into the apparatus, LAN (Local Area Network), and communication control functions such as modems, various input output peripheral interface function has become a two simultaneous expansion possible.

【0012】さらに、電源供給の一手段として、内部に停電保護バッテリー22を搭載し、停電等により、外部電源が、切断された場合には、DC電源722をバッテリー制御コントローラ23が監視し、異常を検知した場合には、バッテリー動作に切り替わり、処理中の作業の退避動作が可能な時間電源を供給可能となっている。 Furthermore, as a means of power supply, equipped with a power failure protection battery 22 therein, due to a power failure or the like, an external power source, when cleaved monitors the DC power supply 722 battery control controller 23 is abnormal when detecting the switches to battery operation, and can supply the time power capable of retracting action of the work in progress.

【0013】そして、以上述べた全ての機能をコンパクトなA4ブックサイズのケースに納め、ビジネスからパーソナルまでの本格的情報処理装置として利用できる他、内臓スロット1、2に搭載した通信機能により、コンパクトなネットワーク端末や、各種通信端末としても利用可能である。 [0013] Then, pay all of the functionality described above in a compact A4 book size of the case, other available as authentic information processing apparatus from business to personal, by the communication function mounted visceral slots 1 and 2, a compact and a network terminal such, can also be used as various communication terminals.

【0014】図14、図15にシステム構成図を示す。 [0014] Figure 14 shows a system configuration diagram in FIG. 15.
システム装置701には、図中にある各種装置を接続、 The system unit 701, connects various devices in the figure,
組み込む事により、用途に応じたシステムを構築できる。 By incorporating, you can build a system depending on the application.

【0015】内臓用装置として、メインメモリ増設用メモリボード724、内臓スロット装着用各種通信ボード731がある。 [0015] as a visceral equipment, main memory expansion for the memory board 724, there is a visceral slot mounting various communication board 731. 出力装置としては、低速から高速までの各種プリンタ装置732、入力装置として、マウス73 The output device, various kinds of printer 732 from low speed to high speed, as an input device, a mouse 73
3、テンキーボード734が接続可能である。 3, numeric keypad 734 can be connected. また、システム機能をさらに拡張させるため、システム装置70 Further, in order to further expand the system functions, the system unit 70
1にドッキングさせて装着する拡張ユニット735がある。 1 docked there is expansion unit 735 to be mounted to. 拡張ユニット735には、内臓拡張スロットだけでは、まかなえない通信機能を拡張するボード、記憶装置の増設ボード736が用意されている。 The expansion unit 735, only visceral expansion slot board to extend the communication function does not cover, extension board 736 of the storage device are prepared. ファイル装置7 The file device 7
37としても、固定ディスク、フロッピーディスク装置がある。 Even 37, fixed disk, a floppy disk drive. 以上の各種装置により、小型情報処理装置を基本とした仕様から、複数の通信手順に対応出来、大容量ファイル装置を備えた据置型の情報処理装置に匹敵するシステム仕様までカバーできる事になる。 By the above various devices, the specifications for a base of small-sized information processor, can support multiple communication procedure, it will be able to cover until the system specifications comparable to stationary information processing apparatus having a large file system. 以下、本発明の小型パーソナルコンピュータの一実施例の構成を、 Hereinafter, the structure of an embodiment of a compact personal computer of the present invention,
1. 1. 実装、2. Implementation, 2. 停電保護装置、3. Power failure protection device, 3. 電源保護装置、4. Power protection devices, 4.
メモリ回路、5. Memory circuit, 5. システム構成に分けて詳述する。 It will be described in detail divided into system configuration.

【0016】1. [0016] 1. 実装 (1)概要 次にシステム装置の実装の概要を述べる。 Mounting (1) Overview then describes the implementation outline of the system unit. 図3は、本発明の一実施例の左側面構成図である。 Figure 3 is a left side diagram of an embodiment of the present invention. 下段に内蔵スロット1、上段に内蔵スロット2を設けている。 Built in the lower slot 1, and a built-in slot 2 provided in the upper part. 図4は、当該実施例の右側面構成図である。 Figure 4 is a right side diagram of the embodiment. 操作性を考慮し上部にフロッピーディスクドライブ(FDD)3を配置し、また下段には、リセットスイッチ4、テンキーボードコネクター5、マウスコネクター6、タブレットコネクター7等の補助入力装置のインターフェースコネクター、シリアルコネクター8、及び電源スイッチ9を配置した。 Considering operability placing the floppy disk drive (FDD) 3 at the top, also on the lower part, a reset switch 4, numeric keypad connector 5, a mouse connector 6, the interface connector of the auxiliary input device, such as a tablet connector 7, the serial connector 8, and the power switch 9 is disposed.
コネクター部には、開閉式カバー10、11を設け、誤動作、異物混入防止をはかっている。 The connector portion, the openable cover 10, 11 is provided, is aimed malfunctioning, the tamper-resistant. 前面には、パームレスト兼用のハンドル12を設けている。 The front is provided with a handle 12 of the palm rest combined. また、表示部27は開閉式となっており、未使用時は図2のように閉じられているが使用時には図3のように開き、画面17 Further, the display unit 27 has a retractable when not used in use but is closed as shown in FIG. 2 opened as shown in FIG. 3, the screen 17
を見ながらキーボード18を操作することができる。 It is possible to operate the keyboard 18 while looking at the. 図5は、その実施例の後面構成図である。 Figure 5 is a plane structural view after the Examples. 後面は、電源コネクター13、CRTコネクター14、拡張バスコネクター15、プリンタコネクター16等の各種外部インターフェースコネクターを配置してある。 Posterior surface, power connector 13, CRT connector 14, the expansion bus connector 15, are arranged various external interfaces connectors such as a printer connector 16. それぞれのコネクターに図8に示す取り外し式のコネクターカバーが装着できるようになっている。 Connector cover removable shown in FIG. 8 can be attached to each connector. 図6は、当該実施例の前面構成図、図7は、当該実施例の平面構成図を示す。 Figure 6 is a front schematic diagram of the embodiment, FIG. 7 shows a plan view of the embodiment.

【0017】図8は、上述した実施例の全体分解構成図を示す。 [0017] Figure 8 shows an overall exploded configuration diagram of the embodiments described above. 本体後部右側は、上段にフロッピーディスク(FDD)3、下段にハードディスク(HDD)21を配置し、本体後部左側は、上段・下段はそれぞれ内蔵スロット部1、2となっており、図13のような内蔵ボードを本体外部より装着することができる。 Body rear right, floppy disk in the upper (FDD) 3, placing the hard (HDD) 21 in the lower part, the body rear left, upper and lower are respectively a built-slot portion 1, as shown in FIG. 13 the Do not built-in boards can be mounted from the outside of the main body. 本体前部には、停電保護用バッテリー22及びバッテリー制御ボード23を内蔵できるようにしてあり、上部のキーボード18を取り外すことにより容易に外部より脱着できる。 The front body member, Yes to allow built-in power failure protection battery 22 and the battery control board 23 can be easily detached from the outside by removing the top of the keyboard 18.
本体下部には、CPU制御、表示制御を含む制御基板3 The lower body, the control board 3 including the CPU control, display control
6、および前方左に電源であるDC/DCコンバータ3 6, and the DC / DC converter 3 is a power supply to the front left
7を配置してあり、FDD3、HDD21を含め全体として各部の発熱が均一となるように配置してある。 Yes disposed to 7 are arranged so as to heat generation of each part is uniform as a whole, including the FDD3, HDD21. また、インターフェースコネクター5、6、7、13、1 In addition, the interface connector 5,6,7,13,1
4、15、電源スイッチ9、下部内蔵スロットコネクター102は、制御基板36上に実装してあり実装を簡略化してある。 4, 15, a power switch 9, the lower internal slot connector 102 are simplified to Yes mounted mounted on the control board 36. さらにFDDユニット24、HDDユニット25、上部内蔵スロットユニット26、表示ユニット27、本体ユニット28等、各種デバイスそれぞれをユニット化してあり、組立性の向上をはかっている。 Further FDD unit 24, HDD unit 25, the upper internal slot unit 26, display unit 27, etc. main unit 28, Yes unitized respectively various devices so as to improve the assemblability. またLEDボード29は、本体カバー30を通してFDDユニット24に取り付けられたFPC31のコネクターに直結できるようになっている。 The LED board 29 is adapted to be directly connected to the connector FPC31 attached to FDD unit 24 through the body cover 30.

【0018】図9は、本体ユニット28の構成を示す。 [0018] Figure 9 shows the configuration of the main unit 28.
制御基板36及びDC/DCコンバータ37の下には、 Below the control board 36 and the DC / DC converter 37,
絶縁シート38をはさんで、放熱板兼用のシールドプレート39を入れ回路アースの強化や放熱効果を高めている。 Across the insulating sheet 38, to enhance the reinforcing and heat radiation effects of the circuit ground put shield plate 39 of the heat radiating plate serves. 制御基板36とシールドプレート39は、共締めで本体ケース40に固定される。 Control board 36 and the shield plate 39 is fixed to the main body case 40 by fastening together.

【0019】(2)内蔵スロット部1、2の詳細 図10にFDD、HDD、内蔵スロット部の取り付け構造を示す。 [0019] (2) a detailed view 10 of the internal slot 1 and 2 are shown FDD, HDD, the mounting structure of the internal slot. 内蔵スロットは、上段2・下段1共に外部より図13に示す内蔵ボードを本体左側面外部よりスライドさせて挿抜できる構造となっている。 Internal slot, a built-in board shown in the upper part 2 and lower 1 13 from the outside together and has a structure capable of insertion by sliding from the main body left side outside. 図12は、内蔵スロット部構造断面を示す。 Figure 12 shows an internal slot structure section. 下段は、下ケース40にガイドレールを設けてあり、制御基板36のコネクター1 Lower part, is provided with a guide rail to the lower case 40, the connector 1 of the control board 36
01に内蔵ボード103のコネクター102を直結する構造である。 01 is a structure that directly connects the connector 102 of the built-in board 103. 上段は、図11のように別部品のスロットガイド26を用意し、それに中継基板56を取り付けて一体化したスロットユニットで構成される。 Upper is composed of a slot unit for providing a slot guide 26 of the separate parts, integrated it is attached to the relay board 56 as shown in FIG. 11. このスロットユニットへの信号供給は、図12のように制御基板3 Signal is supplied to the slot unit, the control board 3 as shown in FIG. 12
6よりコネクターで直結された中継基板56を通じて行われる構造となっている。 It has a structure made through relay board 56 which is directly connected with the connector than 6. 上部内蔵ボード106を、スロットガイド26のレールに沿って内部に挿入した場合、中継基板56のコネクター104に内蔵ボード10 The upper internal board 106, when inserted therein along the rails of the slot guides 26, built into the connector 104 of the relay board 56 the board 10
6のコネクター105が接続され信号が供給される。 6 connectors 105 of the signal is connected is provided.

【0020】図13に内蔵ボード103、106の外観図を示す。 [0020] shows an external view of the built-in board 103 and 106 in Figure 13. この内蔵ボードは金属プレート59によりスロットガイド26に固定されるが、固定後の実使用状態において外部から印加される静電気等による障害を防止するため、スロットガイド29は板金、または金属メッキしたモールドを用いる。 This built-in board is fixed in the slot guide 26 by the metal plate 59, to prevent failure due to static electricity or the like applied from the outside in actual use state after fixing, the slot guides 29 sheet metal or metal-plated molding, used.

【0021】(3)瞬断保護バッテリー 図16に、瞬断保護バッテリーの外観図を示す。 [0021] (3) the instantaneous protection battery 16 show an external view of a short break protection battery. 瞬断保護バッテリーは、バッテリー本体22と制御ボード23 Interruption protection battery, the battery body 22 and the control board 23
からなり、バッテリー本体22は2列の組電池で一方の列には奇数のセルを使用し、他方の列には偶数のセルを使用して構成される。 Made, the battery body 22 by using an odd number of cells in one row in the assembled battery of two rows, constructed using an even number of cells in the other row. このため、セル1個分開いたスペースに保護素子210を配置する事ができ、スペースの有効活用ができる。 Therefore, it is possible to arrange the protective elements 210 in cell 1 pieces of open space, it is effective use of space. また、2本のセル同志の固定は、テープ211を使用しており、このため格列毎にチューブ212を巻くことができるようになり、絶縁、漏液保護に有効であるほか、組電池の製造も容易となるという効果がある。 Further, fixation of the two cell comrades are using tape 211 and thus will be able to wind the tube 212 for each rating column, insulation, addition is effective for leakage protection, the assembled battery there is an effect that manufacturing is facilitated. なお、201はクッションである。 In addition, 201 is a cushion.

【0022】図17は、瞬断保護バッテリー22を本体に実装した場合の図である。 [0022] FIG. 17, the instantaneous interruption protection battery 22 is a diagram of a case that is mounted on the body. 制御ボード23は、本体ケース40にネジにて固定される。 Control board 23 is fixed by screws to the main body case 40. バッテリー本体22 Battery body 22
は、本体ケース40のリブ202、203、204、2 The rib of the main body case 40 202,203,204,2
05で位置決めされ、キーボード32を取り付けることによりバッテリー本体22に貼り付けられたクッション201を圧縮し、本体内部に固定される。 Are positioned at 05, it compresses the cushion 201 affixed to the battery body 22 by attaching the keyboard 32, is fixed inside the body.

【0023】(4)HDD・FDD部 図18は、FDD・HDDの実装状態を示す。 [0023] (4) HDD · FDD unit Figure 18 shows the mounting state of the FDD · HDD. FDD3 FDD3
は、FDDプレート50にネジ止めされていて、その制御信号はFPC31を通じて制御基板36に接続されている。 Is being screwed in FDD plate 50, the control signal is connected to the control board 36 through FPC 31. HDD21は、FDD3の下に配置されている。 HDD21 is disposed below the FDD3.
HDD21は、HDDプレート51にネジ止めされ、さらにSLOT. HDD21 is screwed to the HDD plate 51, further SLOT. HDDプレート53にネジ止めされていて、その制御信号はFPC52を通じて制御基板36に接続されている。 Have been screwed to the HDD plate 53, the control signal is connected to the control board 36 through FPC 52. SLOT. SLOT. HDDプレート53は、上部内蔵スロットユニット26の固定ベースもかねている。 HDD plate 53 also serves as the fixed base of the upper internal slot unit 26.

【0024】図20は、HDD・FDDの取付構造を示す。 [0024] Figure 20 shows the mounting structure of HDD · FDD. HDD21を直接HDDプレート53に取り付けるのではなくHDDプレート51に取り付け、そのHDD Mounting the HDD plate 51 rather than directly by attaching the HDD plate 53 HDD 21, the HDD
プレート51をHDDプレート53に取り付ける構造とした。 It has a structure for attaching the plate 51 to the HDD plate 53. このことにより、HDD21交換時にHDDユニット25全体を取り外す必要がなくなり、FPC52のHDD21側のコネクターを取り外すことのみで、HD Thus, there is no need to remove the entire HDD unit 25 at the time of HDD21 exchange, only to remove the HDD21 side connector of the FPC52, HD
D21を容易に取り外すことができる。 D21 can be easily removed.

【0025】(5)シールドプレート、電源部実装 図21に、DC/DCコンバータ37の外観を示す。 [0025] (5) shield plate, the power supply unit Implementation Figure 21 shows the appearance of a DC / DC converter 37. D
C/DCコンバータ37は、その基板として金属基板を使用し、放熱効果を高めている。 C / DC converter 37, using a metal substrate as a substrate, to enhance the heat dissipation effect. また、基板自体は回路アース電位としてある。 Further, the substrate itself is a circuit ground potential.

【0026】図22に、シールドプレート39の外観図を示す。 [0026] FIG. 22 shows an external view of the shield plate 39. シールドプレート39は、金属のバネ材を使用し、502、503、504等一部にバネ構造をもたせている。 Shield plate 39, using a spring material of the metal, and remembering spring structural part like 502, 503, 504. また、DC/DCコンバータ37や制御基板3 Further, DC / DC converter 37 and the control board 3
6と同時に本体ケース40のボス部に共締めできるよう、ネジ穴のあいた切り起こし部505を有している。 6 at the same time to be able to co-fastened to the boss portion of the body case 40 has a cut-and-raised portions 505 perforated threaded holes.
図23は、シールドプレート39、DC/DCコンバータ37、制御基板36及びバネの接続関係を示す。 23, the shield plate 39, DC / DC converter 37, showing the connection relationship between the control board 36 and a spring. DC DC
/DCコンバータ37と制御基板36は、シールドプレート39の切り起こし部505を通して本体ケース40 / DC converter 37 and the control board 36, the main body casing 40 through the cut-and-raised portion 505 of the shield plate 39
(図9等参照)に共締めされる。 It is fastened (see FIG. 9, etc.). これによりネジ締め状態では、同一のシールドプレート上に制御基板36、D Thus the screw fastening state, the same shield plate on a control board 36, D
C/DCコンバータ37が電気的、機械的に接続されることになり、基板上で発生した熱がネジ締め部を通してシールドプレート39上に放熱、拡散するという効果が発生する外、制御基板36のネジ穴部分を回路アースとしておけばシールドプレート39が共通アースとなってアースが強化され、放射電磁界の抑止、回路動作の安定化に対して著しい効果がある。 Electrical C / DC converter 37, will be mechanically connected, outer heat generated on the substrate is heat dissipation on the shield plate 39 through the screw fastening portion, has the effect of spreading occurs, the control board 36 grounding is strengthened so shield plate 39 and the common ground if the screw hole portion as a circuit ground, suppression of radiated electromagnetic field, there is a significant effect on the stability of the circuit operation.

【0027】さらに、シールドプレート39後部のバネ部502が、図7のC−C'断面を示す図24のように制御基板36に取り付けられた裏面板501と接触するようになっており、また、HDDユニット25は、後部を裏面板501にネジ止めし前部をシールドプレート3 Furthermore, the shielding plate 39 rear spring portion 502 is adapted to contact with the back surface plate 501 which is attached to the control board 36 as shown in FIG. 24 showing the C-C 'cross section in FIG. 7, also , HDD unit 25, the shield plate 3 front Shi screw the rear on the back plate 501
9及び制御基板36と共締めするため、制御基板36の後ろ側は、全体を金属でシールドされる。 For co-fastening with 9 and the control board 36, the rear side of the control board 36 is shielded as a whole by metal. またそれぞれ図7のD−D'E−E'断面を示す図25、図26のようにHDDユニット25に取り付けられたバネ54、5 The Figure 25 shows a D-D'E-E 'cross section of FIG. 7, respectively, a spring mounted on the HDD unit 25 as shown in FIG. 26 54,5
5とシールドプレート39の前部にあるバネ部504がキーボード18の裏側の金属板510に接触することにより、制御基板36の前側も金属でシールドされる。 By the spring portion 504 at the front of the 5 and the shield plate 39 comes into contact with the back side of the metal plate 510 of the keyboard 18, the front side of the control board 36 is also shielded with a metal. これにより、制御基板36及びDC/DCコンバータ37 Thus, the control board 36 and the DC / DC converter 37
は、全体を金属でシールドされることになり放射電磁界の抑止に対して効果が発生する。 The entire effect occurs for suppression of radiation fields would be shielded by metal.

【0028】(6)表示ユニット部 表示部の一実施例の構成を図27、図28に示す。 [0028] (6) structure of an embodiment of the display unit section display unit 27, shown in FIG. 28.

【0029】本実施例は、本発明をラップトップ型パーソナルコンピュータに適用した実施例となっている。 [0029] This embodiment has a the applied embodiment of the present invention to a laptop type personal computer. 表示ユニット27は、主として液晶表示パネル17、LC Display unit 27 is mainly a liquid crystal display panel 17, LC
D中継FPC(フレキシブルプリント基板)48、バックライト駆動用インバータ45、LCD信号ケーブル4 D relay FPC (flexible printed board) 48, a backlight driving inverter 45, LCD signal cable 4
6の4点が組み込まれており、液晶表示パネル横にインバータ45、上部にLCD中継FPC48を配置している。 4 points 6 is incorporated in the inverter 45 to the liquid crystal display panel horizontal, it is arranged LCD relay FPC48 at the top. 表示ユニット27は、液晶表示パネル17がそのスペースの大半を占めておりインバータ45の配置、LC Display unit 27, the arrangement of the inverter 45 liquid crystal display panel 17 has the majority of its space, LC
D信号ケーブル46を引き回すためのスペースは限られている。 Space for routing the D signal cable 46 is limited. 又、表示ユニット27全体が薄型化されており、インバータ45などの部品についても薄型化する必要がある。 The display unit 27 overall are thinned, it is necessary to thin also components such as an inverter 45. そのため、インバータ45は片面部品実装としている。 Therefore, the inverter 45 is a single-sided component mounting. 片面部品実装を行うための基板面積を確保するため、基板形状を図29のようにL字型にして面積を確保し、片面部品実装を可能としている。 To ensure the board area for performing single-sided component mounting, the board shape to secure an area in the L-shaped as shown in FIG. 29, thereby enabling the single-sided component mounting. 又、インバータ45をL字型とすることによりケーブル配線ルートの簡略化ができ、ケーブル長を最小限に抑え、さらにケーブルからのノイズの発生を防ぐという効果が発生するなど、限られたスペースを有効に使うことができるので、 Further, the inverter 45 can be simplified cabling route by the L-shaped to minimize the cable length, and the effect is produced that further prevent the generation of noise from the cable, the limited space it is possible to effectively use,
製品の小型化に有利である。 It is advantageous to the miniaturization of products.

【0030】(7)放射電磁界対策 装置全体の実装を図8、図23、図24、図25、図2 [0030] (7) Figure 8 a mounting entire radiation field countermeasure device, 23, 24, 25, 2
6を使用し、表示部を図27を使用し、制御基板36などの基板実装に関しては図30、図31を使用して以下に記述する。 Using 6, the display unit using Figure 27, with respect to the board mounting, such as the control board 36 described below using FIG. 30, FIG. 31. 制御基板36の層構成に関しては、信号パターンのターンのループや迂回等の引き回しを防ぐため、信号層を図30のbの様に4層以上とした。 Regarding the layer configuration of the control board 36, to prevent routing loops and bypassing such turn signal pattern was a four or more layers as in b of FIG. 30 a signal layer. 配線の特性インピーダンスを下げることで、輻射ノイズを下げることができる。 By lowering the characteristic impedance of the wiring, it is possible to reduce the radiation noise. そこで基板にアース層と電源層を設けるが、基板厚tを通常の1.6mmより薄くすることでその効果が増大させてある。 So providing the ground layer and power layer to the substrate, but its effect by thinner than usual 1.6mm substrate thickness t is are increased. さらに、層構成を図30のbの様に部品面より、信号層〜アース層〜信号層〜信号層〜電源層〜信号層とするなど、信号層を電源、アース層で挟み込み、配線の特性インピーダンスの低減と、部品〜アース間の距離を短くしてある。 Furthermore, from the component surface as in b of FIG. 30 the layer structure, such as a signal layer-ground layer - signal layers ~ signal layer ~ power supply layer - signal layer, sandwiched signal layer power in ground layer, the characteristics of wire reduction of impedance, are shortening the distance between the components - ground.

【0031】スルーホールを短い間隔で並べるとアース層または電源層に図30のcの様にスリット状の穴があき、その上を通過する信号線とアース間にインピーダンスのアンマッチが発生し、輻射ノイズが増加するという弊害が発生する。 [0031] The through hole arranged at short intervals if the slit-like holes as in c of FIG. 30 bored in the ground layer or power layer, the impedance of the unmatched is generated between the signal line and the ground passing thereover, radiation adverse effects may occur that noise increases. これを解決するためスルーホールを連続して並べられる数と、スルーホールどうしの間隔とスルーホール部のアース、電源層のクリアランスを管理することとした。 The number to be arranged in succession through hole to solve this, it was decided to manage interval between the through hole and the grounding through hole portions, the clearance of the power supply layer. すなわち、連続して発生する電源、アース層のスリットの長さlは8mm以下とし、その基板上で最も短いピッチでスルーホールを並べたときにも、極力その部分の電源、アース層がスリット状につながらないよう、スルーホールと電源、アース層の間のクリアランス径を小さくし、各スルーホールの周囲の電源、アース層には円形の穴があくのみとした。 That is, the power supply to continuously generated, the length l of the slit of the ground layer is not more than 8 mm, even when arranged through holes in the shortest pitch on the substrate as much as possible the power of the part, like ground layer is slit so as not to lead to the through hole and the power supply, the clearance size between the ground layer is reduced, the power supply around each through hole, the ground layer was only circular pitting.

【0032】基板のアースは基板の複数箇所で共通のアースプレーンとなるシールド板39に接続し、アース電位安定化を計っている。 The grounding of the substrate is connected to the shield plate 39 as a common ground plane at a plurality of positions of the substrate, and measure the ground potential stabilization. 基板上に搭載される各種コネクター(図30の5,6,7,13,14,15,16など)に関しては、コネクターの金属シェルが筐体の金属部分に極力面接触するような構造とし、コネクターの金属シェルを制御基板36のアースに半田付け、またはネジ止めで接続するような実装とした。 For details of each connector is mounted on a substrate (such as 5,6,7,13,14,15,16 in Figure 30), a structure such as the connector of the metal shell as much as possible surface contact with the metal part of the chassis, soldering, or the like connecting implement screwing to the ground of the control board 36 the connector metal shell. またコネクターの金属シェルが上記部分に接触しない構造のものに関しては、制御基板36のアースとコネクターの信号ピンとして配置されるアース間にインダクタンスを直列に接続し、さらにコネクターの金属製シェルをシールドプレート39のバネ503(図22、23)に点接触させることで、アース接続した。 Regarding also those connectors metal shell structure not in contact with the part, connecting the inductance in series between ground arranged as signal pins ground and connector of the control board 36, further metal shell shielding plate of the connector the spring 503 of 39 be to point contact (Fig. 22, 23) and ground connection. コネクター(図30の5,6, 5 and 6 of the connector (Figure 30,
7,13,14,15)に接続され、本体外部の機器に接続される信号、電源にはフィルタを挿入し、フィルタはコネクターの極近傍に配置した。 Connected to 7,13,14,15), signal connected to the body outside of the device, inserting a filter to the power supply, the filter was placed in close proximity to the connector. またフィルタに接続される内部回路素子は、フィルタの近くに配置し、フィルタ〜回路素子間の配線を短くするようにした。 The internal circuit element connected to the filter, placed near the filter and to shorten the wiring between the filter-circuit element.

【0033】制御基板36から発生し、コネクタ108 [0033] generated from the control board 36, the connector 108
を通して供給される、液晶表示信号、液晶表示パネル1 It is fed through a liquid crystal display signal, the liquid crystal display panel 1
7用の電源ライン及びバックライトの電源ラインにはすべてフィルタを挿入する。 All the power supply line and a backlight power supply line for 7 to insert the filter. また、制御基板36上にある液晶表示用信号のドライブ素子がCMOSで、その信号を受ける液晶表示パネル17の入力素子がTTLの場合、液晶表示用信号とアースの間にプルダウン抵抗を接続し信号の振幅を小さくしノイズの発生を抑止している。 The drive device of a liquid crystal display signal located on the control board 36 is CMOS, the liquid crystal when the input element of the display panel 17 is TTL, the liquid crystal display signal and connects the pull-down resistor signal between the ground receiving the signal to reduce the amplitude is suppressed generation of noise. さらに図27のLCDケーブル46にはフェライトコアをコモンモードに挿入する。 Further the LCD cable 46 in FIG. 27 for inserting the ferrite core to the common mode. これにより、液晶表示パネル17やLCDケーブル46からの輻射ノイズを低減している。 Thereby, thereby reducing the radiation noise from the liquid crystal display panel 17 and LCD cable 46.

【0034】14MHz以上のクロックラインには、フィルタを挿入する。 [0034] to 14MHz or more clock line, insert a filter. フィルタはドライブICの近傍に配置する。 Filter is disposed in the vicinity of the drive IC. メモリ703に供給されるコントロール信号にはダンピング抵抗を直列に挿入し、信号の立ち上がり/ The control signal supplied to the memory 703 by inserting a damping resistor in series, the signal rise /
立ち下がりを緩やかにする。 To slow the fall. メモリ703に使用されるDRAMの電源電流は、コントロール信号の信号波形に依存するので、コントロール信号をなまらせることで、 Supply current DRAM used for the memory 703 is dependent on the signal waveform of the control signal, by rounding the control signal,
DRAMからの輻射ノイズを低減できる。 It is possible to reduce the radiation noise from the DRAM. DRAMはデータ出力ピンが多ビット構成の素子を使用する。 DRAM uses elements of data output pins multi-bit configuration. これにより一度にアクセスするメモリの素子数が減少するので、DRAMの消費電流が減少し、メモリトータルから輻射されるノイズを低減できる。 Since thereby the number of elements of the memory is reduced to access at a time, can reduce the noise current consumption of DRAM is reduced, it radiated from the memory total.

【0035】クロックライン、アドレス/データバスライン及びメモリのコントロール信号に沿ってアース電位のガードパターンを設け、他の信号にクロストークの影響を与えないようにしている。 The clock line, a guard pattern of a ground potential along the address / data bus lines and the control signal of the memory is provided, and so as not to affect crosstalk to other signal. IC素子内でのクロストークを発生させないようにするため、クロックドライブ用に割り当てられた素子を他の信号のドライブに兼用して使用しないようにしている。 Order not to generate crosstalk in the IC element, and not to use also serves as a device assigned to the clock drive to the drive of the other signals.

【0036】通常の信号ラインにCPU、メモリ、表示系等の高速信号が沿って配線された場合、クロストークの影響により通常の信号ラインに高周波ノイズが重畳されないように配慮している。 The CPU in the normal signal line, a memory, if the high-speed signal of the display system and the like are wired along, are considered so high frequency noise is not superimposed on the normal signal line due to the influence of crosstalk. すなわち、プリント基板の平面上で配線エリアを信号種別に分離して指定することと、配線層を分離して指定している。 That is, the specifying by separating the wiring area signal type on the plane of the printed circuit board, are specified by separating the wiring layer. クロック信号等特に高速な信号はアース層に隣接した層のみを利用して配線をしている。 Particularly high speed signal such as clock signals are wiring by using only the layer adjacent to the ground layer. 但し面実装部品間を接続する場合、部品間距離が5mm以下の場合はこの限りではない。 However, when connecting the surface mounting component, if the inter-component distance is 5mm or less it does not apply. 基板に実装する部品は、部品端子部のインダクタンスを低減らすため、また図30の様なスルーホールによる電源、アース層のスリットを少なくするため、面実装タイプを優先して使用する。 Parts mounted on the substrate, for reducing low inductance component terminal portions, and to reduce power, the slits of the ground layer by the through-holes such as 30, used in preference to surface mount type.

【0037】パスコンはICの電源端子の近傍に配置する。 The bypass capacitors are placed near the power supply terminal of the IC. パスコンには0.1μF程度の積層セラミックコンデンサ等の高周波特性の優れたコンデンサを使用する。 Using the excellent capacitor of the high frequency characteristics, such as multilayer ceramic capacitor of about 0.1μF for bypass capacitor.
パスコンはDRAMに各1個、QFP(Quad Flat Pack Each one bypass capacitors in DRAM, QFP (Quad Flat Pack
age )のLSIには各辺に1個以上、またコネクターの電源端子にも配置する。 age) LSI to one or more on each side of, and arranged to the power supply terminal of the connector. パスコンに面実装タイプのコンデンサを利用した場合、部品の端子から電源/アース層に接続するスルーホールまでの距離は最短距離(1mm When using the capacitor surface mount type bypass capacitor, the distance to the through-hole connecting the parts of the terminal to the power / ground layer the shortest distance (1mm
程度以下)としている。 I have a degree or less).

【0038】発振器、発振回路の下あるいはその周辺には他の信号を配線しない。 The oscillator, not route other signals under or around the oscillation circuit. 部品の実装は配線の距離を短くするため、プリント基板の部品面、はんだ面の両面を利用する。 For mounting parts to shorten the distance of the wiring, the component side of the printed circuit board, utilizing both sides of the solder surface. 特にメモリは図30、図31のメモリ703 Particularly memory 30, memory 703 in FIG. 31
の様に一方の面から見て両面の同一位置に配置する。 Viewed from one surface disposed in the same positions of both sides like the. 図23、24、25の様に制御基板36の底面に敷いたシールドプレート39とFDD/HDDを取り付けている金属シャーシ24、25とキーボード18の裏面に付いている金属板510はネジまたはバネにより多点で導通がとられている。 Metal plate 510 attached to the rear surface of the shield plate 39 and the FDD / metal chassis 24 and 25 of the HDD is mounted a keyboard 18 lined on the bottom surface of the control board 36 as in FIG. 23, 24 and 25 by screws or spring conduction is taken at multiple points. なお、図31において、SOPは他のパッケージ(Small Outline Package)を示している。 Incidentally, in FIG. 31, SOP shows another package (Small Outline Package).

【0039】液晶表示パネル17は、図27の様に、導電処理の施されたケース41、43に囲われ液晶表示パネルのシャーシとケース41、43の導電部は複数箇所で電気的に接続されている。 The liquid crystal display panel 17, as in FIG. 27, the conductive portion of the chassis and case 41 and 43 surrounded by a casing 41, 43 subjected to the conductive treatment liquid crystal display panel are electrically connected at a plurality of locations ing. 液晶表示パネル17のシャーシとケース41、43とFDD/HDDシャーシ2 Chassis and case 41 and 43 of the liquid crystal display panel 17 and the FDD / HDD chassis 2
4、25とは導電性のあるヒンジ49により電気的に接続されている。 Are electrically connected by a hinge 49 having conductivity and 4, 25. 液晶表示パネル17と制御基板36間はLCDFPC48とケーブル46により信号を接続する。 During the liquid crystal display panel 17 and the control board 36 connects the signals through LCDFPC48 and cable 46. 使用するFPC(フレキシブルプリント基板)は多層構造とし、1層はベタアースとする。 FPC used (flexible printed board) of a multilayer structure, one layer is the ground pattern. またFPCにコアではさみこむための穴をあけ、FPCを挟んで筒状のコアを装着した際に、FPC上で信号パターンがコアの中空を通過して周回するよう、信号パターンをループ状に配線している。 Further a hole for sandwiching the core to FPC, when wearing the tubular core sandwiching the FPC, so that the signal pattern on the FPC circulates through the hollow core, wiring a signal pattern in a loop are doing.

【0040】以上の処置により輻射電磁界ノイズの発生を防止できる。 [0040] it is possible to prevent the occurrence of radiation electromagnetic field noise by the above treatment. また、発熱を考慮し、図30の様にCP In addition, in consideration of the heat, as in Figure 30 CP
U702を装置手前キーボード側に配置した。 U702 was placed on the apparatus front keyboard side. 707、 707,
708、709、710、711は先に説明したようにそれぞれ、周辺コントローラ、表示コントローラ、RA 708,709,710,711, respectively, as previously described, the peripheral controller, display controller, RA
M、CGROM、制御用ゲートアレイである。 M, CGROM, a control gate array.

【0041】2. [0041] 2. 停電保護装置 図32は、本実施例による停電保護装置を内蔵するコンピュータを停電保護装置を中心に見た場合の概略構成を示す。 Power failure protection device Figure 32 shows a schematic configuration of a computer having a built-in power failure protection apparatus according to the present embodiment is viewed around the power failure protection devices. 同図において、停電保護装置は、図17に示される制御基板(図1のバッテリー制御コントローラボード)23とその上に構成される制御回路およびバッテリー22により成る。 In the figure, the power failure protection device, comprising a control circuit and a battery 22 configured to control board 23 (battery controller board of FIG. 1) thereon as shown in FIG. 17. 802はAC電源、22はバッテリー、804はDC入力/バッテリー切り替え回路、80 802 AC power supply, 22 is a battery, 804 DC input / battery switching circuit, 80
5はDC入力電圧検出回路、806はバッテリー電圧検出回路、807はバッテリー充電回路、36はコンピュータ機能を有する制御ボード、721はACアダプタ、 5 DC input voltage detection circuit, the battery voltage detection circuit 806, the battery charging circuit 807, 36 a control board having a computer function, 721 AC adapter,
810は瞬時停電保護オン/オフ選択回路、811はステータス出力回路である。 810 instantaneous power failure protection ON / OFF selection circuit, 811 is a status output circuit.

【0042】AC/DC変換アダプター721は、AC [0042] AC / DC conversion adapter 721, AC
電源802からの交流電圧を電源ケーブルを介して受け、直流電圧に変換して出力する。 The AC voltage from the power supply 802 receives via a power cable and outputs the converted DC voltage. 充電回路807は、 Charging circuit 807,
AC/DC変換アダプター721からの直流電圧を受けてバッテリー22を充電する。 In response to the DC voltage from the AC / DC conversion adapter 721 to charge the battery 22. DC入力電圧検出回路8 DC input voltage detection circuit 8
05は、AC/DC変換アダプター721の出力する直流電圧が所定値より低下したことを検出する。 05, the output direct current voltage of the AC / DC conversion adapter 721 detects that it has decreased below a predetermined value. バッテリー電圧検出回路806は、バッテリー22の残容量を検出する。 Battery voltage detecting circuit 806 detects the remaining capacity of the battery 22. DC入力電圧/バッテリー切り替え回路804 DC input voltage / battery switching circuit 804
は、AC/DC変換アダプター721から供給される直流電圧が低下したことを示すDC入力電圧検出回路80 Is, DC input voltage detection circuit 80 indicating that the DC voltage supplied from the AC / DC conversion adapter 721 is lowered
5からの信号により、制御基板36その他への電力供給をAC電源802側からバッテリー22側へ切り替える。 The signal from 5 switches the power supply to the control board 36 other from the AC power source 802 side to the battery 22 side. DC入力電圧検出回路805からの信号によりAC AC by a signal from the DC input voltage detection circuit 805
電源が復帰したことが判れば、切り替え回路804は、 Knowing that power is restored, the switching circuit 804,
バッテリー22から再度AC電源802側に切り替える。 Switch back to the AC power source 802 side from the battery 22.

【0043】また、検出回路805、806の出力は、 [0043] In addition, the output of the detection circuit 805 and 806,
ステータス出力保持回路811に保持される。 It is held in the status output holding circuit 811. これによって、DC入力供給の有無や、バッテリー残容量等の停電保護装置23の現在のステータスを制御基板36に対して明らかにする。 Reveals Thus, the presence or absence of the DC input supply, with respect to the current status control board 36 of the power failure protection device 23 such as a battery remaining capacity. 制御基板36は、周期的にこのステータスを読みだし、ステータスに応じた処理を行う。 Control board 36 is periodically read this status, it performs processing according to the status. すなわち、制御基板36では、DC入力供給が停止したことを知らせる信号によってアラームを鳴らしたり、LE That is, the control board 36, or sound an alarm by a signal indicating that the DC input supply is stopped, LE
Dを点滅させるなどの警告を発することにより、DC入力供給の停止時あるいはバッテリー切れ時に、直ちにユーザーに対して注意を促すことができる。 By issuing a warning, such as flashing the D, the time to stop or when the battery out of the DC input supply, can immediately call attention to the user.

【0044】さらに、DC入力供給が停止したことにより、ステータス出力保持回路811を介して、またはD [0044] Further, by the DC input supply is stopped, through the status output holding circuit 811, or D
C入力電圧検出回路805から直接、制御基板36側へ割り込みをかけることにより、電源障害により消失しては困るデータ類を不揮発性メモリ(例えばディスク装置)へ退避させる退避処理を、後で説明するソフトウェア(割り込み処理)で自動的に実行する。 Directly from the C input voltage detection circuit 805, by interrupting the control board 36 side, the loss to save processing is for saving data such troubled to nonvolatile memory (e.g., disk device) by a power failure, it will be described later automatically executing the software (interrupt process).

【0045】又、瞬時停電保護オン/オフ選択回路81 [0045] In addition, instantaneous power failure protection on / off selection circuit 81
0により、切り替え回路804の動作をディセーブルすることにより、瞬時停電保護機能を抑止することが可能になる。 The 0, by disabling the operation of the switching circuit 804, it is possible to suppress an instantaneous power failure protection feature. すなわち、制御基板36からオン/オフ選択回路810を制御することによって、瞬時停電保護のオン/オフを制御基板36から選択することができる。 That is, by controlling the on / off selection circuit 810 from the control board 36, it is possible to select an instantaneous power failure protection ON / OFF from the control board 36. 停電保護機能を抑制する必要性は、次のような場合に存在する。 Need to suppress the power failure protection function is present in the following case. 制御基板36には拡張バスコネクター15などを通じて、電源を別個にうける拡張ユニットが接続される場合がある。 Such as through expansion bus connector 15 to the control board 36 may expansion unit that receives power separately is connected. このような場合、停電時にこの拡張ユニットの電源が切れているにも拘らず、制御基板36から信号が供給されることにより不具合が生じる恐れがある。 In this case, although the power supply of the expansion unit is turned off during a power failure, there is a possibility that problems will be caused by a signal supplied from the control board 36. 瞬時停電保護機能を抑止しておけば、このような不具合の発生が防止される。 Once you have suppressed the instantaneous power failure protection function, occurrence of such a problem can be prevented.

【0046】図34に、図32に示した停電保護装置の各部の内部構成を示す。 [0046] Figure 34 shows an internal configuration of each part of the power failure protection apparatus shown in FIG. 32. DC入力/バッテリー切り替え回路804は、FETの電子スイッチ841と、例えばDTL構成のAND回路842とからなる。 DC Input / battery switching circuit 804 is composed of the electronic switch 841 of the FET, for example DTL structure of the AND circuit 842. AND回路842は、DC入力電圧検出回路805からの出力15 AND circuit 842, the output from the DC input voltage detection circuit 805 15
4と、バッテリー電圧検出回路806の信号867と、 4, a signal 867 of the battery voltage detection circuit 806,
瞬時停電保護オン/オフ選択回路810の出力869とを受けて、これらの信号が全てアクティブのとき、出力信号をアクティブにする。 Receiving an output 869 of the instantaneous power failure protection ON / OFF selection circuit 810, these signals are all when active, to activate the output signal. これにより、通常オフ状態のFETの電子スイッチ841をオンに切り替え、制御基板36その他に対してバッテリー22からの電源を供給する。 Thus, switching the normal electronic switch 841 of the FET in the OFF state to the turned on to supply power from the battery 22 to other control board 36.

【0047】DC入力電圧検出回路805は、DC入力電圧を予め定められた分圧比で分圧する直列抵抗85 The DC input voltage detection circuit 805, series resistor 85 for dividing in voltage dividing ratio defined the DC input voltage in advance
1、852と、両抵抗の接続点の電圧を基準電圧と比較する比較器853とからなり、DC入力電圧が予め定められた電圧より低下した場合に、DC入力バッテリー切り替え回路804に対して信号を出力する。 And 1,852, becomes the voltage of both the resistance of the connection points from the comparator 853 Metropolitan comparison with a reference voltage, when lower than the voltage DC input voltage is predetermined signal to the DC input battery switching circuit 804 to output.

【0048】バッテリー電圧検出回路806は、バッテリー22の出力電圧を予め定めた分圧比でする直列接続抵抗861、862とこの接続点電圧を基準電圧と比較する比較器863、およびバッテリー22の出力電圧を別の分圧比で分圧する直列接続抵抗864、865とこの接続点電圧を基準電圧と比較する比較器866からなる。 The battery voltage detection circuit 806, the output voltage of the comparator 863, and a battery 22 for a series resistor 861, 862 Toko connection point voltage in a predetermined voltage dividing ratio of the output voltage of the battery 22 is compared with the reference voltage the becomes the connection point voltage of the series connected resistors 864 and 865 Toko dividing in a different division ratio from the comparator 866 to be compared with the reference voltage. 抵抗861、862の分圧比は、バッテリー22の電圧が予め定めた電圧(第1の電圧)まで低下したときに、その放電を防止するためにFETの電子スイッチ8 Dividing ratio of the resistors 861 and 862, when the voltage of the battery 22 has fallen to a predetermined voltage (a first voltage), the electronic switch 8 of the FET in order to prevent the discharge
41をオフさせることができる値とする。 41 a value which can be turned off. また、抵抗8 In addition, the resistor 8
64、865の分圧比は、バッテリー22の電圧が第1 Partial pressure ratio of 64,865, the voltage of the battery 22 is the first
の電圧より高いがバッテリーの残量が少ないことを示すことができる値とする。 Although higher than the voltage to a value that can indicate that a small residual amount of battery. この値になったとき、比較器8 When it becomes the value, the comparator 8
66から信号868がステータス保持回路811へ送出される。 66 signal 868 is sent to the status holding circuit 811 from.

【0049】結局、電子スイッチ841は、瞬時停電保護オン/オフ回路810の出力が保護オンを指示しているとき、DC入力電圧が所定値に満たないこと、バッテリー電圧が所定値以上であること、の3条件が満たされたときのみオンされることとなる。 [0049] Finally, the electronic switch 841, when the output of the instantaneous power failure protection ON / OFF circuit 810 instructs the protected-on, the DC input voltage is less than a predetermined value, that the battery voltage is higher than a predetermined value , and thus it is turned on only when three conditions are met.

【0050】図33に、瞬時停電保護の処理の流れを示す。 [0050] FIG. 33 shows the flow of the processing of the instantaneous power failure protection. 通常、制御基板36は、AC電源により動作している。 Usually, the control board 36 is operated by AC power. まず、AC/DC変換アダプター721からの電圧を調べ(821)、DC入力が供給されていなければ(すなわち、AC電源の供給が停止していれば)、DC First, examine the voltage from the AC / DC conversion adapter 721 (821), if DC input being supplied (i.e., if the supply of the AC power if stopped), DC
入力/バッテリー切り替え回路804が働き(82 Work input / battery switching circuit 804 (82
2)、電源をバッテリー駆動に切り替えて制御基板36 2), the control board 36 switches the power to the battery-powered
を含むコンピュータ本体がシステムダウンしないようにする。 Computer comprising to block the system down. また、この停電保護装置からAC電源が切れたことを制御基板36上のパワーマネイジメントIC711 The power manager Lee impingement on the control board 36 that the AC power is interrupted from the power failure protection device IC711
に知らせて、パワーマネイジメントIC711がLED Let me know, the power manager Lee impingement IC711 is LED
を点灯させたり(824)、アラームをならす(82 Or to turn on the (824), sounding the alarm (82
3)などの警告を発し、AC電源が切れたことをユーザに知らせることができる。 3) a warning, such as, can inform the user that AC power is interrupted. また、このときパワーマネイジメントIC711が割り込みを発生させる(826) The power manager Lee impingement IC711 this time generates an interrupt (826)
ことにより、ソフトウェアがメモリデータの自動退避を行うように対応することが可能である。 By the software it is possible to respond for automatic saving of the memory data. さらに、瞬時停電保護のオン/オフを制御基板36から選択することも可能である。 Furthermore, it is also possible to select an instantaneous power failure protection ON / OFF from the control board 36. さらに、瞬時停電保護のオン/オフを制御基板36から選択することも可能である。 Furthermore, it is also possible to select an instantaneous power failure protection ON / OFF from the control board 36. その後、AC Then, AC
電源が復帰すれば(827のYes)、DC入力/バッテリー切り替え回路804によってバッテリー駆動からAC電源駆動に切り替える。 If power is restored (827 Yes), switching from the battery drive the AC power source driven by DC input / battery switching circuit 804. 同時に、LED点滅やアラームなどの警告を停止する。 At the same time, to stop the warning, such as a flashing LED and alarm. なお、図1、2上ではバッテリー制御コントローラ23とパワーマネイジメントI Incidentally, the battery controller 23 on FIG. 1 and 2 and the power manager Lee impingement I
C711間の信号線は省略され図示されていない。 Signal lines between C711 has not been omitted illustrated.

【0051】本実施例によれば、瞬時停電保護に目的を限定しているために、充電/放電制御回路は簡略化でき、回路の規模を非常に小さくすることができる。 [0051] According to this embodiment, in order to have a limited purpose instantaneous power failure protection, charge / discharge control circuit can be simplified, it can be made very small scale circuit. また、瞬時停電保護を行う対象としてのコンピュータ本体は1台であり、さらに退避行動に限定して使用するため、バッテリーも無停電電源に使用されているものやバッテリー駆動コンピュータのバッテリーに比べて非常に小さくすることができ、バッテリー駆動のコンピュータのバッテリーおよび制御回路に比べて約1/10の体積で構成でき、コンピュータに容易に内蔵することができる。 Further, a computer main body one as a target for performing an instantaneous power failure protection, in order to further limit and use the save action, the battery is also very compared to batteries and battery-powered computers that used in uninterruptible power can be reduced to, as compared with the battery and the control circuit of the computer battery driven can be configured in approximately 1/10 volume, it can be easily incorporated into the computer.

【0052】3. [0052] 3. 電源保護回路 以下、本発明の電源保護回路の実施例を図35を参照して説明する。 Power protection circuit will now be described an embodiment of a power supply protection circuit of the present invention with reference to FIG. 35. 本実施例の電源保護回路は制御基板36上に構成されており、DC/DCコンバータ37に対して電力を供給することを目的として、本体外の制御基板3 Power supply protection circuit of this embodiment is constructed on the control board 36, for the purpose of supplying power to the DC / DC converter 37, the control board 3 out of the body
6上のコネクター13を通じて物理的に接続可能な異なる種類の電源装置が複数存在する場合に、有効となるものである。 If the physical connection possible different types of power supply there are a plurality of through connectors 13 on the 6, and serves as a valid. 本発明の保護回路は、同一形状の電源接続コネクター13に物理的に接続される可能性のある電源装置のうち、機能的に共用して使用出来ない電源装置を接続した場合、制御基板36、その他を含むシステム装置701本体の保護を行うため、システム本体やDC/D Protection circuit of the present invention, among the power supply unit that may be physically connected to the power supply connection connector 13 of the same shape, when connecting the power supply can not be used in common functionally, the control board 36, to perform the protection of the system unit 701 body including other, system unit and DC / D
Cコンバータ37の動作を禁止させる回路である。 A circuit for inhibiting the operation of the C converter 37.

【0053】図35は、本発明の一実施例に係る電源保護回路の回路構成図である。 [0053] Figure 35 is a circuit diagram of a power supply protection circuit according to an embodiment of the present invention. 電源保護回路は以下の通りである。 Power protection circuit is as follows. 増幅回路(AMP)401によって接続装置検出信号SIG1に加わる微小電流の増幅を行う。 Carried out by the amplification circuit (AMP) 401 for amplifying the minute current applied to the connecting device detection signal SIG1. 半導体スイッチ回路(TRSW)402は、増幅回路(AM Semiconductor switching circuit (TRSW) 402 is an amplifier circuit (AM
P)401に微小電流が流れた時に、これが増幅されて供給されONとなる。 When the minute current flows in the P) 401, a which ON is supplied are amplified. 電源スイッチ(SW)9は、これがONになったとき電流制限抵抗407を通してDC/ Power switch (SW) 9 is, DC through current limiting resistor 407 when it is turned ON /
DCコンバータ37に対する電源動作許可信号412から図Aの方向に電流を流す。 Current flows from the power supply operation enable signal 412 in the direction of Figure A to DC converter 37. DC/DCコンバータ37 DC / DC converter 37
は、電源装置を動作させる制御回路(CONV.C)4 A control circuit (CONV.C) 4 for operating the power supply
04、必要な電圧を生成するコンバータ回路(CON 04, the converter circuit (CON to generate the required voltage
V)405、制御回路を動作させる半導体スイッチ(T V) 405, a semiconductor switch (T operating the control circuit
RSW)403を主に構成される装置である。 RSW) 403 a is predominantly composed apparatus. AMP4 AMP4
01、TRSW402は回路的には図1のシステム装置701のバッテリー制御コントローラ23とDC/DC 01, TRSW402 circuit thereof include the battery controller 23 of the system unit 701 of FIG. 1 DC / DC
コンバータ37の間に挿入される。 It is inserted between the converter 37.

【0054】DC/DCコンバータ37は、電源装置動作許可信号12によりその動作を開始または停止するよう制御される。 [0054] DC / DC converter 37 is controlled so as to start or stop its operation by the power supply operation enable signal 12. 即ち電源入力線(DCIN)409が半導体スイッチ403をONさせるに必要な電圧以下に低下したとき、半導体スイッチ403がONとなり制御回路404が起動し電源装置出力(OUT1)415に規定の電圧が出力される。 That is, when the power supply input line (DCIN) 409 is lowered to a voltage less than required for turning ON a semiconductor switch 403, start semiconductor switch 403 is turned ON controller 404 power supply output (OUT1) 415 to a specified voltage output It is. このコンバータ37の出力41 The output of the converter 37 41
5が図1のDC/DCコンバータ37の出力(CH1、 5 the output of the DC / DC converter 37 of FIG. 1 (CH1,
CH2)となる。 CH2) to become.

【0055】次に本回路の保護動作について述べる。 [0055] will now be described protection operation of this circuit. システム装置701本体の受電コネクター13(図30) System unit 701 main body of the power receiving connector 13 (FIG. 30)
に、物理的には接続可能であっても機能的には接続してはならない電源装置を判別するために、その電源装置のシステム装置701本体への接続コネクターおよび本体の受電コネクター13に、電源以外に410検出信号S To, to determine the power supply shall not be connected physically functional be connectable manner to, the power receiving connector 13 of the connection connector and the body of the system unit 701 body of the power supply, power supply 410 detection signal S in addition
IG1を割付ておく。 Keep assigned the IG1. 本発明の保護回路はSIG1を使用することで保護回路を実現している。 Protection circuit of the present invention realizes a protection circuit by using SIG1. DCIN40 DCIN40
9、SIG1は共にACアダプタ721から、供給される。 9, SIG1 from both the AC adapter 721 is supplied.

【0056】使用してはならない電源装置を接続した場合、検出信号SIG1には電源装置内の回路からの微小な漏洩電流もしくは漏洩電圧が流れ込む。 [0056] When connecting the power supply should not be used, a minute leakage current or leakage voltage from the circuit in the power supply to the detection signal SIG1 flows. この微小な信号を増幅回路401によって半導体スイッチ402が動作可能なレベルまで増幅し、半導体スイッチ402をO The small signal by the amplifier circuit 401 amplifies the semiconductor switch 402 to operating levels, the semiconductor switch 402 O
Nにする。 To N. これによって、電源スイッチ9がON状態の場合でも、電流制限抵抗407が付いていることから電源動作許可信号線412はDC/DCコンバータ37の動作許可レベルまで電圧降下せず、DC/DCコンバータ37は動作しない。 Thus, even if the power switch 9 is in the ON state, the power supply operation enable signal line 412 from the fact that with a current limiting resistor 407 is not a voltage drop to the operating permission level of the DC / DC converter 37, DC / DC converter 37 It does not work.

【0057】システム装置701本体に適合対応した電源装置を接続した場合は、検出信号SIG1は未接続となり、増幅回路1は動作せず半導体スイッチ402はO [0057] When connecting the power device adapted corresponding to the system apparatus 701 main body, the detection signal SIG1 becomes unconnected, the semiconductor switch 402 amplifier circuit 1 does not operate the O
FFとなる。 The FF. このため、電源スイッチ9をONにすると電流制限抵抗407を通して、動作許可信号412は動作許可レベルまで降下し、DC/DCコンバータ37内の半導体スイッチ403がONとなり電源装置は動作する。 Thus, through current limiting resistor 407 when the power switch 9 to ON, the operation permission signal 412 drops to operation authorization level, the semiconductor switch 403 in the DC / DC converter 37 is the ON and power supply operates.

【0058】4. [0058] 4. メモリ回路 以下、本発明の一実施例を図面を参照して説明する。 Memory circuit will be described below an embodiment of the present invention with reference to the drawings. 図36、図37は、本発明の一実施例に係り、制御ボード36上に構成されるメモリ回路の回路構成図である。 Figure 36, Figure 37 relates to an embodiment of the present invention is a circuit diagram of a memory circuit constructed on the control board 36.

【0059】メモリ回路は、メモリ制御回路303によって、メモリ素子304、305が制御されている。 [0059] memory circuit, the memory control circuit 303, the memory device 304 and 305 is controlled. メモリ回路はCPU302もしくはバス301に接続されている他の周辺回路からアクセスされる。 Memory circuit is accessed from the other peripheral circuits connected to the CPU302 or bus 301. これらの要素は、図1、2における制御用コントローラ705、標準メモリ703マイクロプロセッサ702、その間のバスに対応する。 These elements control controller 705 in FIG. 1 and 2, standard memory 703 the microprocessor 702, corresponding to between the bus. メモリ制御回路303はメモリアドレス制御回路(AMC)306、メモリデータ制御回路(DC The memory control circuit 303 is a memory address control circuit (AMC) 306, a memory data control circuit (DC
ON)307で構成される。 ON) consisting of 307. AMC306は、メモリ素子304、305のアドレスを生成し出力する。 AMC306 generates and outputs an address of the memory device 304 and 305. 生成するメモリアドレスは一部、メモリ素子304、305で並列に接続して使用するものがある。 Some memory address generation are those used by connecting in parallel the memory device 304 and 305. DCON307にはメモリ制御を行う為のタイミング制御回路、メモリデータ出力切替制御回路が含まれる。 The DCON307 timing control circuit for performing memory control includes a memory data output switching control circuit. またメモリ制御装置303にはAMC306、DCON307以外の図示はされていないメモリを動作させる為に必要な回路も含まれる。 Also the memory controller 303 also includes the circuitry required for operating the memory which are not illustrated other than AMC306, DCON307. メモリ素子304、305はデータ出力制御バッファ及びメモリアレイ制御回路(DMC)308を含めたメモリで構成される。 Memory elements 304 and 305 is constituted by a memory including a data output control buffer and the memory array control circuit (DMC) 308. DMC308はメモリアレイ(MEM)309の制御及び、メモリアレイ(MEM) DMC308 the control of a memory array (MEM) 309 and a memory array (MEM)
309が出力するデータの出力制御バッファを持っており、出力バッファはメモリ素子に持っている固有の信号線で制御される。 309 has a power control buffer of data to be output, the output buffer is controlled by the unique signal lines to have a memory device. メモリ素子304、305は物理インターフェースは同一構成となっており、データ入出力信号線は並列接続しメモリデータバス信号線316に接続される。 Memory device 304, 305 physical interface has a same configuration, the data output signal line is connected to the memory data bus signal line 316 connected in parallel.

【0060】まず、その動作を簡単に説明する。 [0060] First, the operation thereof will be described briefly. 図36 Figure 36
は2バンク構成のメモリ回路であり本説明ではCPU3 CPU3 is in there present description in the memory circuit of the two banks
02がバス301を通してメモリを読み出す場合について図38に示すメモリタイミングチャートで示された一例について説明する。 02 describes an example shown in the memory timing chart shown in FIG. 38 for the case of reading the memory through the bus 301. メモリ素子304、305は一例としてメモリ素子304が偶数アドレスに配置、メモリ素子305が奇数アドレスに配置されているとして説明する。 Memory device 304, 305 arranged memory device 304 is an even address as an example, the memory device 305 is described as being disposed in an odd address.

【0061】CPU302がバス301を通してメモリアクセスアドレスをメモリ制御回路303に、ある回数だけ逐次与える。 [0061] CPU302 is a memory access address via the bus 301 to the memory control circuit 303, giving sequential only times. メモリ制御回路303内のメモリアドレス制御回路AMC30は、図38のメモリタイミングチャートのタイミングに従い、メモリ素子304に偶数アドレスADR0を出力し、メモリデータ制御回路DC Memory address control circuit AMC30 in the memory control circuit 303 in accordance with timing of the memory timing chart of FIG. 38, and outputs the even address ADR0 to the memory device 304, a memory data control circuit DC
ON307はメモリ素子304に対し、メモリアドレスラッチ信号MCONT−ODをLowにしCNT0を出力する。 ON307 whereas memory device 304, and outputs the CNT0 the memory address latch signal MCONT-OD to Low.

【0062】メモリ素子304は、メモリアレイMEM [0062] memory element 304, the memory array MEM
309がデータを読み出す動作を行っている間に、メモリ素子305に奇数アドレスADR1を出力しメモリデータ制御回路DCON307はメモリ素子305に対し、メモリアドレスラッチ信号MCONT−EVをLo While 309 is performing an operation of reading data, the memory data control circuit DCON307 outputs the odd address ADR1 to the memory device 305 to the memory device 305, a memory address latch signal MCONT-EV Lo
wにしCNT1を出力する。 The w outputs a CNT1. この時点でメモリ素子30 Memory element 30 at this time
4及び305は同時にメモリアレイMEM309からの読み出し動作を行っている。 4 and 305 are performing the read operation from the memory array MEM309 simultaneously. メモリ素子304及び30 Memory devices 304 and 30
5は逐次メモリアレイMEM309からのメモリ読み出し動作を終了し、メモリ素子内のDMC308内のデータバッファにデータを与える。 5 sequentially terminates the memory read operation from the memory array MEM309, provide data to the data buffer in the DMC308 in memory devices. メモリ制御回路303はメモリ素子内のDMC308に準備されたデータを読み出すためメモリ制御回路303のデータ制御回路DCO Data control circuit of the memory control circuit 303 for the memory control circuit 303 for reading data prepared DMC308 in memory device DCO
N307によってメモリデータ出力イネーブル信号ME Memory data output enable signal ME by N307
MOE−ODをLowにしメモリ素子4内のデータをメモリデータバス信号線316、バス301を通してCP MOE-OD data to the memory device 4 to the Low memory data bus signal line 316, CP through bus 301
U302に読み出しデータを与え、MEMOE−OD信号Hiに戻し、同時にメモリアドレスラッチ信号MCO U302 to give the read data back to MEMOE-OD signal Hi, at the same time the memory address latch signal MCO
NT−ODをHiに戻し読み出しを終了させ、次のメモリ読み出し動作に備える。 The NT-OD terminates the reading back to Hi, ready for the next memory read operation.

【0063】この次のメモリ読み出し動作に対する備えが終了した時点でメモリ制御回路303は次のメモリアクセスサイクルを開始する。 [0063] The memory control circuit 303 at the time provided for the next memory read operation is completed to start the next memory access cycle. 同時に、メモリ素子304 At the same time, the memory element 304
のMEMOE−OD信号がHiに戻り次第、メモリ素子5内DMCに準備されたデータを読み出すため、メモリ制御回路303のデータ制御回路DCON307によってメモリデータ出力イネーブル信号信号MEMOE−E Of MEMOE-OD signal as soon returns to Hi, to read the data prepared in the memory device 5 in the DMC, the memory data output enable signal signal MEMOE-E to the data control circuit DCON307 of the memory control circuit 303
VをLowにしメモリ素子305内のデータをメモリデータバス信号線316、バス301を通してCPU30 Memory data bus signal line 316 the data in the memory device 305 to the V in Low, CPU 30 through the bus 301
2に読み出しデータを与え、MEMOE−EVをHiに戻し、同時にメモリアドレスラッチ信号MCONT−E 2 to give the read data to return the MEMOE-EV to Hi, at the same time the memory address latch signal MCONT-E
VをHiに戻し読み出し読み出しを終了させ、次のメモリ読み出し動作に備える。 The V ends the reading read back to Hi, ready for the next memory read operation.

【0064】この次のメモリ読み出し動作に対する備えが終了した時点でメモリ制御回路303は次のメモリアクセスサイクルを開始する。 [0064] The memory control circuit 303 at the time provided for the next memory read operation is completed to start the next memory access cycle. この繰り返しをCPU30 This repetition CPU30
2からのメモリアクセス操作の終了もしくは、その他の繰り返し終了条件が発生するまで行う。 Of memory access operations from the two end or, carried out until the other repeat end condition occurs. 上記に示した操作を行うことにより、図38のメモリタイミングのメモリデータ出力MEMDATAに示すように、CPU30 By performing the operations indicated above, as shown in the memory data output MEMDATA memory timing of Figure 38, CPU 30
2に対しメモリのアクセス時間を意識せず逐次データを受け渡すことができる。 2 for it is possible to pass the sequential data without being aware of the access time of the memory.

【0065】図37は、図36のメモリ回路を改良した一実施例である。 [0065] Figure 37 shows an embodiment with an improved memory circuit of Figure 36. これをを図面を参照して説明する。 This will be described with reference to the accompanying drawings. 図37は、メモリ回路を構成するメモリ素子304、30 Figure 37 is a memory element constituting a memory circuit 304,30
5の他にメモリ素子320、321に示すようなメモリ素子自体に出力制御バッファを持たないものを使用し回路を構成した場合を示す。 In addition to the memory device itself, as shown in the memory device 320, 321 5 using what no output control buffer shows the case where the circuit. この場合、メモリ素子32 In this case, the memory element 32
0、321のデータ入出力信号線もしくは出力信号線に出力制御機能を持つバッファICとして出力制御バッファDBUF319を追加する必要がある。 It is necessary to add an output control buffer DBUF319 as a buffer IC with an output control function to the data input and output signal lines or the output signal lines of 0,321. 出力制御バッファDBUF319の出力イネーブルピンは、メモリ素子304、305に持っているデータ出力制御バッファの制御信号とデータ出力制御機能としての同等の機能を持つ。 Output enable pins of the output control buffer DBUF319 has the same function as the control signal of the data output control buffer has a memory device 304, 305 and data output control function. これによって、出力制御バッファを持たないメモリ素子を接続することが実現できる。 This can be realized by connecting a memory device having no output control buffer. なお、このメモリ素子320、321は図1の拡張メモリスロット724 Incidentally, expansion memory slot 724 of the memory device 320 and 321 Figure 1
上のメモリであり、出力制御バッファDBUF319も拡張メモリスロット724上に設けられている。 A memory above, the output control buffer DBUF319 is also provided on the expansion memory slot 724.

【0066】出力制御バッファDBUF319の迂回ルートとしての信号線319は、出力制御バッファに双方向タイプを使用しなかった場合のライトデータの流れる信号線を示す。 [0066] a signal line 319 as a bypass route of the output control buffer DBUF319 shows the signal line of flow of the write data when not using bidirectional type to the output control buffer. メモリの拡張等によるメモリの追加は、 Additional memory by the expansion of the memory is,
メモリ制御回路303、回路内のメモリアドレス制御回路AMC306、メモリデータ制御回路DCON307 Memory control circuit 303, a memory address control circuit in the circuit AMC306, memory data controller DCON307
を拡張することによって実現可能なとなる。 It becomes the realizable by extending. メモリ素子の接続は、図36もしくは図37に示すメモリ素子と同様の回路を一つもしくは、複数持つことによって実現する。 Connection of the memory element, one same circuit and the memory device shown in FIG. 36 or FIG. 37 or realized by a plurality have. 回路内のメモリアドレス制御回路AMC306、メモリデータ制御回DCON307はメモリ拡張前から前もって拡張用まで実装しておく場合もある。 Memory address control circuit AMC306 in the circuit, a memory data control times DCON307 is sometimes to be mounted to a previously extended before memory expansion.

【0067】5. [0067] 5. システム構成 本発明の装置を用いることで図39〜図44に示すようなLANシステムやネットワークを構築することができる。 It is possible to construct a LAN system or network as shown in FIGS. 39 to 44 by using an apparatus system configuration present invention.

【0068】図39はLAN接続された本発明のパーソナルコンピュータ701および内蔵ボード103、10 [0068] Figure 39 is a personal computer 701 and the internal board of the present invention which is LAN connected 103,10
6を含む複数のクライアント装置および1台のサーバ装置構成による、通常のサーバへの共通アクセス(共有プリンタ、ファイル)機能の他に、ゲートウェイ装置を介してLANネットワークとホストコンピュータを接続することでクライアントとサーバおとびホスト間が同時アクセス可能な構成で、本発明の装置701はLANのクライアントとしても、ホスト端末としても使用できる。 Client by a plurality of client devices and one server device configuration including 6, common access (shared printers, files) to normal server in addition to the functions, by connecting the LAN network and the host computer via the gateway device and between the server you jump hosts simultaneously accessible configuration, apparatus 701 of the present invention is also a client LAN, it can be used as a host terminal.
また図39は、対ホスト間はLANプロトコルとは異なる専用のプロトコルを用いた例である。 Also FIG. 39, inter-host is a LAN protocol is an example of using different proprietary protocol.

【0069】図40は、図39に対し、さらにゲートウェイとなるべき装置にプリンタおよびファイルを接続して、サーバ機能を持たせたことを特徴とし、装置数を増やすことなくサーバが追加できる。 [0069] Figure 40 is to FIG. 39, further connect the printer and the file to the apparatus to be a gateway, characterized in that to have a server function, add the server without increasing the number of devices. 図41は、図39と同様の構成であるが、対ホスト間に共通のLANプロトコルを用いた例である。 Figure 41 has the same structure as FIG. 39, an example using a common LAN protocol between pairs hosts.

【0070】図42は、通常のLAN構成(クライアント、サーバシステム)である。 [0070] Figure 42 is a conventional LAN configuration (client, server system). 図43は、ホストに本発明の装置701を回線を使用して直結した例で、装置7 Figure 43 shows an example of a device 701 of the present invention is directly linked using the line to the host apparatus 7
01に内蔵ボード103、106としてモデムを内蔵し、これにより回線に直結できる。 A built-in modem as a built-in board 103 and 106 to 01, a result can be directly connected to the line. この構成では、本発明の装置701を省スペースのホスト端末として使用できる。 In this configuration, it can be used an apparatus 701 of the present invention as a host terminal of space. 図44は、端末制御装置(TCE)を介してホストに本発明の装置701を接続した例で、本発明の装置701の内蔵ボード103、106として端末制御装置が内蔵でき、省スペースホスト端末が実現できる。 Figure 44 shows an example in which the device 701 was connected to the present invention to the host via the terminal control device (TCE), the terminal control device as an internal board 103, 106 of the device 701 of the present invention can be incorporated, to save space host terminal realizable.

【0071】以上の様に、本発明の装置701を用いて多種のシステムを省スペース、低コストで実現できる。 [0071] As described above, can be realized a variety of systems using the apparatus 701 of the present invention a space-saving, low cost.

【0072】 [0072]

【発明の効果】本発明によれば、コンピュータのAC電源供給が停止した場合に、システムをダウンすることなく、ユーザーが退避動作を行うことを可能にし、かつ、 According to the present invention, when the AC power supply of the computer has stopped, without the system down, and allows the user performs the save operation, and,
制御回路とバッテリーにより構成され、コンピュータに小スペースで内蔵可能な停電保護装置を提供することができる。 Is constituted by the control circuit and the battery, it is possible to provide a built-capable power failure protection devices in a small space in the computer. また高速で省スペースな、クライアントに好適なパーソナルコンピュータを提供できる。 The space-saving high-speed, can provide a suitable personal computer to the client.

【0073】更に、メモリ回路の構成をデータ制御バッファ内蔵タイプのメモリ及び、これに対応した特殊なメモリ制御回路を使用することで、低コストかつ非常に高速でアクセス可能なメモリ回路を構成することが実現できる。 [0073] Further, the memory and the data control buffer built-configuration of the memory circuit, by using a special memory control circuit corresponding thereto, to configure the accessible memory circuit at a low cost and very fast There can be realized. また、データ制御バッファ内蔵タイプのメモリを使用することで従来の同一のメモリ制御方式を採用したメモリ回路に比べ回路を簡略化可能になり、小型化を実現できる。 Further, it allows simplifying the circuit compared to a memory circuit employing a conventional identical memory control method by using the data control buffer self-contained memory can be downsized.

【0074】 [0074]

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例のシステム装置ブロック図(1)である。 Is a [1] system unit block diagram of an embodiment of the present invention (1).

【図2】本発明の一実施例のシステム装置ブロック図(2)である。 Is a [2] system apparatus block diagram of one embodiment of the present invention (2).

【図3】本発明の一実施例の左側面構成図である。 3 is a left side diagram of an embodiment of the present invention.

【図4】本発明の一実施例の右側面構成図である。 4 is a right side diagram of an embodiment of the present invention.

【図5】本発明の一実施例の後面構成図である。 5 is a plane structural view after an embodiment of the present invention.

【図6】本発明の一実施例の前面構成図である。 6 is a front diagram of an embodiment of the present invention.

【図7】本発明の一実施例の平面構成図である。 7 is a plan view of an embodiment of the present invention.

【図8】本発明の一実施例の全体分解構成図である。 8 is an overall exploded configuration diagram of an embodiment of the present invention.

【図9】本発明の一実施例の本体ユニット構成図である。 9 is a main unit configuration diagram of an embodiment of the present invention.

【図10】本発明の一実施例のFDD・HDD・内蔵スロット部取付け構造図である。 10 is a FDD · HDD · Internal slot mounting structure diagram of an embodiment of the present invention.

【図11】本発明の一実施例のスロットユニット構成図である。 11 is a slot unit configuration diagram of an embodiment of the present invention.

【図12】本発明の一実施例の内蔵スロット部の構造図である。 12 is a structural view of the internal slot of an embodiment of the present invention.

【図13】本発明の一実施例の内蔵ボードの外観図である。 13 is an external view of the internal board of an embodiment of the present invention.

【図14】本発明の一実施例のシステム構成図(1)である。 Is Figure 14. The system configuration diagram of an embodiment of the present invention (1).

【図15】本発明の一実施例のシステム構成図(2)である。 A [15] system configuration diagram of an embodiment of the present invention (2).

【図16】本発明の一実施例の瞬断保護バッテリー外観図である。 16 is a momentary interruption protective battery external view of an embodiment of the present invention.

【図17】本発明の一実施例の瞬断保護バッテリー実装図である。 17 is a momentary interruption protective battery mounting diagram of an embodiment of the present invention.

【図18】本発明の一実施例のFDDユニット構成図である。 18 is a FDD unit configuration diagram of an embodiment of the present invention.

【図19】本発明の一実施例のHDDユニット構成図である。 19 is a HDD unit configuration diagram of an embodiment of the present invention.

【図20】本発明の一実施例のFDD・HDD実装図である。 20 is a FDD · HDD mounting diagram of an embodiment of the present invention.

【図21】本発明の一実施例のDC/DCコンバータ外観図である。 21 is a DC / DC converter external view of an embodiment of the present invention.

【図22】本発明の一実施例のシールドプレート外観図である。 22 is a shielding plate external view of an embodiment of the present invention.

【図23】本発明の一実施例のシールドプレート及びバネの接続関係図である。 23 is a shielding plate and a connection relationship diagram of the spring of an embodiment of the present invention.

【図24】本発明の一実施例のシールドプレート及びバネの接続状態図(1)(C-C'断面)である。 A [24] the shield plates and the connection state view of a spring of one embodiment of the present invention (1) (C-C 'cross section).

【図25】本発明の一実施例のシールドプレート及びバネの接続状態図(2)(D-D'断面)である。 A [25] the shield plate and the connection state view of a spring of one embodiment of the present invention (2) (D-D 'cross section).

【図26】本発明の一実施例のシールドプレート及びバネの接続状態図(3)(E-E'断面)である。 A [26] the shield plate and the connection state view of a spring of one embodiment of the present invention (3) (E-E 'cross-section).

【図27】本発明の一実施例の表示ユニット構成図である。 27 is a display unit configuration diagram of an embodiment of the present invention.

【図28】本発明の一実施例の表示部実装図である。 28 is a display unit implemented diagram of an embodiment of the present invention.

【図29】本発明の一実施例のインバータ外観図である。 29 is a inverter external view of an embodiment of the present invention.

【図30】本発明の一実施例の制御基板の実装図である。 FIG. 30 is a mounting diagram of a control board of an embodiment of the present invention.

【図31】本発明の一実施例の制御基板の部品配置図(半田面)である。 A [31] parts layout diagram of a control board of an embodiment of the present invention (soldering surface).

【図32】本発明の一実施例の瞬断保護装置構成図である。 FIG. 32 is a short break protector block diagram of an embodiment of the present invention.

【図33】本発明の一実施例の瞬断保護装置の流れ図である。 33 is a flow diagram of a short break protection device according to one embodiment of the present invention.

【図34】本発明の一実施例の瞬断保護装置の具体的構成図である。 FIG. 34 is a specific configuration diagram of a short break protection device according to one embodiment of the present invention.

【図35】本発明の一実施例の電源保護回路図である。 FIG. 35 is a power supply protection circuit diagram of an embodiment of the present invention.

【図36】本発明の一実施例のメモリ回路構成図である。 FIG. 36 is a memory circuit diagram of an embodiment of the present invention.

【図37】本発明の他の実施例のメモリ回路構成図である。 FIG. 37 is a memory circuit block diagram of another embodiment of the present invention.

【図38】本発明の一実施例のメモリタイミング図である。 38 is a memory timing diagram of one embodiment of the present invention.

【図39】本発明のLAN接続図(1)である。 A [39] LAN connection diagram of the present invention (1).

【図40】本発明のLAN接続図(2)である。 A [40] LAN connection diagram of the present invention (2).

【図41】本発明のLAN接続図(3)である。 A [41] LAN connection diagram of the present invention (3).

【図42】本発明のLAN接続図(4)である。 A [42] LAN connection diagram of the present invention (4).

【図43】本発明の回線接続図である。 FIG. 43 is a circuit connection diagram of the present invention.

【図44】本発明の同軸ケーブル接続図である。 FIG. 44 is a coaxial cable connection diagram of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1…内蔵スロット1、2…内蔵スロット2、3…フロッピーディスク、4…リセットスイッチ、5…テンキーボードインターフェース、6…マウスインターフェース、 1 ... Internal slots 1,2 ... internal slots 2,3 ... floppy disk, 4 ... reset switch, 5 ... numeric keypad interface, 6 ... mouse interface,
7…タブレットインターフェース、8…シリアルインターフェース、9…電源スイッチ、10、11…開閉式カバー、12…ハンドル、13…電源コネクター、14… 7 ... tablet interface, 8 ... serial interface, 9 ... power switch, 10, 11 ... openable cover, 12 ... handle, 13 ... power connector, 14 ...
外部表示装置接続用ディスプレイインターフェース、1 Display interface for an external display device connected, 1
5…内蔵汎用バス機能拡張用バスインターフェース、1 5 ... built-in general-purpose bus extension for bus interface, 1
6…プリンタインターフェース、17…液晶表示装置、 6 ... printer interface, 17 ... liquid crystal display device,
18…コンパクトキーボード装置、19、20…コネクターカバー、21…固定ディスク装置、22…バッテリー、23…バッテリー制御コントローラ、24…FDD 18 ... compact keyboard device, 19, 20 ... connector cover, 21 ... fixed disk device, 22 ... battery, 23 ... battery controller, 24 ... FDD
ユニット、25…HDDユニット、26…上部内蔵スロットユニット、27…表示部、28…本体ユニット、2 Unit, 25 ... HDD unit, 26 ... upper internal slot unit, 27 ... display unit, 28 ... main unit, 2
9…LEDボード、30…本体カバー、31…液晶、F 9 ... LED board, 30 ... body cover, 31 ... liquid crystal, F
DD信号FPC、32…キーボード、36…制御基板、 DD signal FPC, 32 ... keyboard, 36 ... control board,
37…内蔵DC/DCコンバータ、38…絶縁シート、 37 ... built-in DC / DC converter, 38: insulating sheet,
39…シールドプレート、40…本体ケース、41…ケース、43…ケース、45…バックライト駆動用インバータ、46…LCD信号ケーブル、48…LCD中継F 39 ... shield plate, 40 ... main body case, 41 ... case, 43 ... case, 45 ... backlight driving inverter, 46 ... LCD signal cable, 48 ... LCD relay F
PC、49…ヒンジ、50…FDD PLATE、51 PC, 49 ... hinge, 50 ... FDD PLATE, 51
…HDD PLATE、52…HDD FPC、53… ... HDD PLATE, 52 ... HDD FPC, 53 ...
SLOT. SLOT. HDD PLATE、54、55…バネ、5 HDD PLATE, 54,55 ... spring, 5
6…中継基板、59…金属プレート、60、61…インバータコネクター、101…下部内蔵スロット用コネクター、102…下部内蔵スロットコネクター、103… 6 ... relay substrate, 59 ... metal plate, 60, 61 ... inverter connector 101 ... lower internal slots for the connector, 102 ... lower internal slot connector, 103 ...
下部内蔵ボード、104…上部スロット用コネクター、 The lower built-in board, 104 ... upper slot for the connector,
105…上部内蔵ボードコネクター、106…上部内蔵ボード、107…上部スロット中継コネクター、108 105 ... upper internal board connectors, 106 ... upper internal board 107 ... upper slot relay connector 108
…液晶表示、FDD信号中継コネクター、109…HD ... liquid crystal display, FDD signal relay connector, 109 ... HD
D信号コネクター、110…キーボード接続コネクター、201…クッション、202、203、204、2 D signal connector, 110 ... keyboard connection connector, 201 ... cushion, 202,203,204,2
05…リブ、210…保護素子、211…テープ、21 05 ... ribs, 210 ... protection element, 211 ... tape, 21
2…チューブ、301…バス、302…CPU、303 2 ... tube, 301 ... bus, 302 ... CPU, 303
…メモリ制御回路、304、305…メモリ素子、30 ... memory controller, 304, 305 ... memory device, 30
6…メモリ制御回路AMC、307…メモリ制御回路D 6 ... the memory control circuit AMC, 307 ... memory control circuit D
CON、308…DMC、309…メモリアレイME CON, 308 ... DMC, 309 ... memory array ME
M、316…メモリデータバス信号線、319…出力制御バッファDBUF、320、321…メモリ素子、4 M, 316 ... memory data bus signal line, 319 ... output control buffer DBUF, 320 and 321 ... memory device, 4
01…増幅回路、402、403…半導体スイッチ、4 01 ... amplifier, 402 and 403 ... semiconductor switch, 4
04…制御回路、405…コンバータ回路、407…電流制限抵抗、409…電源入力線、410…検出信号S 04 ... control circuit, 405 ... converter circuit, 407 ... current limiting resistor 409 ... power input line, 410 ... detection signal S
IG1、412…電源動作許可信号、415…電源装置出力、501…裏面板、502、503、504…シールドプレート(一部)、505…シールドプレート切り起こし部、510…金属板、701…システム本体装置、702…キャッシュメモリ内蔵高速マイクロプロセッサ、703…プログラム及びデータ処理用大容量メインメモリ、704…汎用バス、705…汎用バス・メインメモリ制御用コントローラ、706…ROM、707 IG1,412 ... supply operation permission signal, 415 ... power supply output, 501 ... rear face plate, 502, 503, 504 ... shield plate (part), 505 ... shield plate cut and raised portion, 510 ... metal plate, 701 ... system body device, 702 ... cache memory built high-speed microprocessors, 703 ... program and data processing for large main memory, 704 ... universal bus, 705 ... universal bus main memory control controller, 706 ... ROM, 707
…周辺コントローラ、708…高速表示コントローラ、 ... peripheral controller, 708 ... high-speed display controller,
709…表示用メモリ、710…CGROM、711… 709 ... display memory, 710 ... CGROM, 711 ...
パワーマネイジメントIC、721…AC/DC変換アダプター、722…DC電源、724…メモリスロット、731…内蔵ボード、732…プリンタ装置、73 Power manager Lee impingement IC, 721 ... AC / DC conversion adapter, 722 ... DC power source, 724 ... memory slot, 731 ... internal board 732 ... printer, 73
3…マウス、734…テンキーボード、735…拡張ユニット、736…増設ボード、737…各種ファイル装置、802…AC電源、804…DC入力/バッテリー切り替え回路、805…DC入力電圧検出回路、806 3 ... mouse 734 ... numeric keypad, 735 ... extension unit, 736 ... extension board, 737 ... various files apparatus, 802 ... AC power, 804 ... DC input / battery switching circuit, 805 ... DC input voltage detection circuit, 806
…バッテリー電圧検出回路、807…バッテリー充電回路、810…瞬時停電保護オン/オフ回路、811…ステータス保持回路、821、827…DC/DCコンバータ電圧検出結果、822、825…804切替信号、 ... battery voltage detecting circuit, 807 ... battery charging circuit, 810 ... instantaneous power failure protection ON / OFF circuit, 811 ... status holding circuit, 821,827 ... DC / DC converter voltage detection result, 822,825 ... 804 switching signal,
823…アラーム信号、824…LED点滅信号、82 823 ... alarm signal, 824 ... LED flashing signal, 82
6…割込信号、841…FET、842…AND回路、 6 ... interrupt signal, 841 ... FET, 842 ... AND circuit,
851、852…抵抗、853…比較器、854…80 851, 852 ... resistance, 853 ... comparator, 854 ... 80
5の出力、861、862…抵抗、863…比較器、8 5 output, 861, 862 ... resistor, 863 ... comparator, 8
46、865…抵抗、866…比較器、867…806 46,865 ... resistors, 866 ... comparator, 867 ... 806
の出力、868…866の出力、869…810の出力。 Of output, 868 ... 866 output, the output of 869 ... 810.

フロントページの続き (51)Int.Cl. 5識別記号 庁内整理番号 FI 技術表示箇所 7165−5B G06F 1/00 335 C (72)発明者 田中 浩由 千葉県習志野市東習志野7丁目1番1号 日立京葉エンジニアリング株式会社内 (72)発明者 小中 陽介 千葉県習志野市東習志野7丁目1番1号 日立京葉エンジニアリング株式会社内 (72)発明者 野村 賀昭 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 有永 信夫 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 前田 貴博 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 栗田 真里 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 Of the front page Continued (51) Int.Cl. 5 identification symbol Agency in the docket number FI technology display location 7165-5B G06F 1/00 335 C (72) inventor Tanaka HiroshiYukari Narashino, Chiba Prefecture Higashinarashino 7 chome No. 1 Hitachi Keiyo engineering within Co., Ltd. (72) inventor elementary, junior Yosuke Narashino, Chiba Prefecture Higashinarashino 7 chome No. 1 Hitachi Keiyo engineering within Co., Ltd. (72) inventor Nomura GaAkira Ebina, Kanagawa Prefecture Shimoimaizumi 810 address stock Company Hitachi office systems business unit (72) inventor Arinaga Nobuo Ebina, Kanagawa Prefecture Shimoimaizumi 810 address stock company Hitachi office systems business unit (72) inventor Takahiro Maeda Ebina, Kanagawa Prefecture Shimoimaizumi 810 address stock company Hitachi Works office systems business unit (72) inventor Mari Kurita Ebina, Kanagawa Prefecture Shimoimaizumi 810 address stock company Hitachi office systems within the business unit

Claims (10)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】停電保護機構を内蔵するコンピュータであって、AC電源に基づきDC入力を生成する手段と、バッテリー電源と、AC電源断を検出する第1の検出手段と、該第1の検出手段の検出出力に応じて電源を前記バッテリー電源に切り替える切り替え手段と、前記第1の検出手段の検出出力に応じた割り込み処理によりコンピュータ内の揮発性記憶手段のデータを自動的に不揮発性記憶手段に退避する処理手段とを備えたことを特徴とする停電保護機構を内蔵するコンピュータ。 1. A computer having a built-in power failure protection mechanism, means for generating a DC input based on AC power, and battery power, first detecting means for detecting an AC power interruption, the first detection and switching means for switching the power to the battery power supply in response to the detection output means, said first automatic nonvolatile memory means by an interrupt processing corresponding to the detected output data of the volatile memory means in the computer detection means computer with a built-in power failure protection mechanism, characterized in that a processing unit for saving the.
  2. 【請求項2】前記第1の検出手段による検出出力に応じてユーザーに対する警告を発する第1の警告発生手段を備えることを特徴とする請求項1記載の停電保護装置を内蔵するコンピュータ。 Wherein said first computer having a built-in power failure protection apparatus according to claim 1, wherein in response to detection output of the detecting means, characterized in that it comprises a first alarm issuing means for issuing a warning to the user.
  3. 【請求項3】前記処理手段からの指示に応じて前記切り替え手段をディセーブルする停電保護抑止手段を備えることを特徴とする請求項1記載の停電保護装置を内蔵するコンピュータ装置。 3. instruction computer device with a built-in power failure protection apparatus according to claim 1, further comprising a power failure protection inhibition means for disabling said switching means in response to from the processing means.
  4. 【請求項4】前記バッテリー電源切れを示すバッテリー電圧を検出する第2の検出手段を備え、該第2の検出手段の検出出力に応じて前記切り替え手段を制御することにより前記バッテリー電源による電源供給を遮断することを特徴とする請求項1記載の停電保護装置を内蔵するコンピュータ。 Wherein a second detecting means for detecting a battery voltage indicative of the battery power loss, the power supply by the battery power source by controlling said switching means in response to the detection output of said second detecting means computer having a built-in power failure protection apparatus according to claim 1, wherein the blocking.
  5. 【請求項5】前記バッテリー電源の電圧低下を示すバッテリー電圧を検出する第3の検出手段と、該第3の検出手段の検出出力に応じてユーザーに対する警告を発する第2の警告発生手段を備えることを特徴とする請求項1 And a third detecting means for detecting 5. A battery voltage indicative of the voltage drop of the battery power supply, a second warning generating means for issuing a warning to the user in response to the detection output of the detection means of the third claim 1, characterized in that
    記載の停電保護装置を内蔵するコンピュータ。 Computer with a built-in power failure protection device as claimed.
  6. 【請求項6】前記停電保護抑止手段の出力の状態をユーザーに通知する通知手段を備えることを特徴とする請求項3記載の停電保護装置を内蔵するコンピュータ。 6. A computer with a built-in power failure protection device according to claim 3, characterized in that it comprises a notifying means for notifying the state of the output of the power failure protection deterrent to the user.
  7. 【請求項7】有機的にバス接続された少なくともCPU 7. The organically bussed least CPU
    とメインメモリと制御用コントローラと表示コントローラと周辺コントローラとが設置された制御基板が本体内部に設置されたコンピュータ装置であって、 該本体内部に少なくとも二つの内蔵ボードを装着可能な内蔵スロットを有し、該内蔵スロットが前記本体の側部で上下二段に設置されていることを特徴とするコンピュータ装置。 And a control board to the main memory and the control controller and the display controller and peripheral controller is installed a computer system installed in the main body, have at least two internal board wearable internal slot therein said body and, the computer apparatus characterized by inner built slots are installed in upper and lower positions at the sides of the body.
  8. 【請求項8】前記内蔵ボードのための一つのコネクタが前記制御基板上に直接設置され、他のコネクタが前記制御基板に接続された中継基板上に設置されていることを特徴とする請求項7記載のコンピュータ装置。 8. One connector for the internal board is installed directly on the control board, claims, characterized in that the other connector is provided to the connected relay board to the control board 7, wherein the computer system.
  9. 【請求項9】有機的にバス接続された少なくともCPU 9. organically bussed least CPU
    とメインメモリと制御用コントローラと表示コントローラと周辺コントローラとが設置された制御基板を有するパーソナルコンピュータであって、 その本体内部のシールドプレートを該制御基板と機械的、電気的に一体構造とすることを特徴とする小型パーソナルコンピュータ。 And a personal computer having a control board and the main memory and the control controller and the display controller and peripheral controller is installed, to the body of the shield plate control board mechanically and electrically integral structure small personal computer to feature a.
  10. 【請求項10】本体内に少なくともCPUとメインメモリと制御用コントローラと表示コントローラと周辺コントローラが設置され制御基板と、これらの電源を供給するためのDC/DCコンバータが設置されたを有するパーソナルコンピュータであって、前記本体内部のシールドプレートと前記DC/DCコンバータと前記制御基板とキーボードとを、板金に一体化されたバネ等を用いて同一電位とすることで輻射ノイズを低減したことを特徴とするパーソナルコンピュータ。 10. A personal computer having at least a CPU and a main memory and the control controller display controller and peripheral controller is installed the control board, the DC / DC converter for supplying these power installed in the main body a is, characterized in that the said body of the shield plate and the DC / DC converter and the control board and the keyboard, and reduced radiation noise by the same potential with the spring integrated into the sheet metal personal computer to be.
JP5373793A 1993-03-15 1993-03-15 Small-sized personal computer Granted JPH06266479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5373793A JPH06266479A (en) 1993-03-15 1993-03-15 Small-sized personal computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5373793A JPH06266479A (en) 1993-03-15 1993-03-15 Small-sized personal computer

Publications (1)

Publication Number Publication Date
JPH06266479A true true JPH06266479A (en) 1994-09-22

Family

ID=12951144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5373793A Granted JPH06266479A (en) 1993-03-15 1993-03-15 Small-sized personal computer

Country Status (1)

Country Link
JP (1) JPH06266479A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411503B1 (en) 1996-10-11 2002-06-25 Fujitsu Limited Portable type information apparatus
US6560100B1 (en) 1996-10-24 2003-05-06 Fujitsu Limited Portable computer equipped with add-on battery
JP2008306779A (en) * 2007-06-05 2008-12-18 Hitachi Ltd Switching power supply unit and mounting structure thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411503B1 (en) 1996-10-11 2002-06-25 Fujitsu Limited Portable type information apparatus
US6560100B1 (en) 1996-10-24 2003-05-06 Fujitsu Limited Portable computer equipped with add-on battery
US6563702B1 (en) 1996-10-24 2003-05-13 Fujitsu Limited Portable computer equipped with add-on battery
US6674637B2 (en) 1996-10-24 2004-01-06 Fujitsu Limited Portable computer equipped with add-on battery
JP2008306779A (en) * 2007-06-05 2008-12-18 Hitachi Ltd Switching power supply unit and mounting structure thereof

Similar Documents

Publication Publication Date Title
US7028196B2 (en) System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
US5381043A (en) Power supply arrangement and connector
US6563706B1 (en) Typically high-availability information storage product
US5019996A (en) Programmable power supply level detection and initialization circuitry
US4645943A (en) Space-saving back-up power supply
US6629928B1 (en) Modular transducer connection system
US5532524A (en) Distributed power regulation in a portable computer to optimize heat dissipation and maximize battery run-time for various power modes
US7228446B2 (en) Method and apparatus for on-demand power management
US6738675B2 (en) Method, apparatus, and system to reduce microprocessor power dissipation
US6208522B1 (en) Computer chassis assembly with a single center pluggable midplane board
US5347630A (en) Computer system having a detachable display
US6546538B1 (en) Integrated circuit having on-chip capacitors for supplying power to portions of the circuit requiring high-transient peak power
US7141891B2 (en) Intelligent power distribution system
US5572403A (en) Plenum bypass serial fan cooling subsystem for computer systems
US6052789A (en) Power management architecture for a reconfigurable write-back cache
US5831351A (en) Method and apparatus for self shutdown of a battery-backed circuit card
US6594771B1 (en) Method and apparatus for managing power in an electronic device
US5631852A (en) Smart cooling security system
US6307538B1 (en) EMC enhanced peripheral device
US6091609A (en) Electronic circuit card having transient-tolerant distribution planes
US20110191514A1 (en) Server system
US6528904B1 (en) Power management strategy to support hot swapping of system blades during run time
US6772356B1 (en) System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
US5353202A (en) Personal computer with shielding of input/output signals
US20010045779A1 (en) Intelligent power system