JPH0624235B2 - Image sensor chip - Google Patents
Image sensor chipInfo
- Publication number
- JPH0624235B2 JPH0624235B2 JP59170911A JP17091184A JPH0624235B2 JP H0624235 B2 JPH0624235 B2 JP H0624235B2 JP 59170911 A JP59170911 A JP 59170911A JP 17091184 A JP17091184 A JP 17091184A JP H0624235 B2 JPH0624235 B2 JP H0624235B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- line
- output signal
- image sensor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔技術分野〕 本発明は近年大型化を続ける密着型イメージセンサ装置
に用いられるイメージセンサチップに関する。Description: TECHNICAL FIELD The present invention relates to an image sensor chip used in a contact-type image sensor device which has been increasing in size in recent years.
第１図に半導体基板上に構成した従来のＭＯＳ形イメー
ジセンサの回路図を示す。１はシフトレジスタであり、
２のＭＯＳスイッチ素子を順次オンオフ制御して、３の
光電変換素子の信号電荷を取り出す。４は出力信号線で
あり、５は負荷抵抗、６は光電変換素子へのバイアス電
源である。従来のイメージセンサチップの基準電位は半
導体基板上から与えられており充分低インピーダンスで
ある。また、イメージセンサチップの長さもせいぜい数
十ミリメートル止まりなので、４の出力信号線のライン
抵抗もそれほど問題とならず、読出経路に起因する、出
力信号のバラツキはほとんどなかった。FIG. 1 shows a circuit diagram of a conventional MOS image sensor formed on a semiconductor substrate. 1 is a shift register,
The MOS switch element 2 is sequentially turned on / off to take out the signal charge of the photoelectric conversion element 3. Reference numeral 4 is an output signal line, 5 is a load resistance, and 6 is a bias power supply to the photoelectric conversion element. The reference potential of the conventional image sensor chip is given from above the semiconductor substrate and has a sufficiently low impedance. Further, since the length of the image sensor chip is at most several tens of millimeters, the line resistance of the output signal line 4 does not matter so much, and there is almost no variation in the output signal due to the read path.
ところが近年密着型イメージセンサ装置の開発が盛んに
なるにつれイメージセンサチップが大型化し、イメージ
センサチップ内の出力信号線のライン抵抗に起因する出
力信号のバラツキが大きくなり、装置の性能が低下もし
くは、バラツキの補正のために装置の信号処理が複雑化
し、装置のコスト上昇につながるという問題があった。However, with the recent development of contact image sensor devices, the size of the image sensor chip has increased, the variation in the output signal due to the line resistance of the output signal line in the image sensor chip has increased, and the performance of the device has deteriorated, or There is a problem in that the signal processing of the device is complicated due to the correction of the variation and the cost of the device is increased.
本発明の目的は、イメージセンサチップ内の素子及び配
線レイアウトを工夫することにより、信号読出経路の相
異に起因する、出力信号のバラツキを減少させようとい
うものである。An object of the present invention is to reduce variations in output signals due to differences in signal read paths by devising elements in the image sensor chip and wiring layout.
かかる目的の達成のため、本発明は、半導体もしくは絶
縁性の基板の一表面に配列された一列以上の光電変換素
子配列と、該光電変換素子配列の配列方向に沿って設け
られ、前記光電変換素子配列からの信号電荷を信号読み
出し手段に伝えるための出力信号ラインと、前記配列方
向に沿って設けられ、バイアスを前記光電変換素子配列
に与えるためのバイアスラインを備えるイメージセンサ
チップにおいて、該バイアスラインの前記配列方向の一
端部領域バイアス電源端子を配置し、該出力信号ライン
の前記配列方向の他端部領域に前記信号読み出し手段に
前記信号電荷を伝える信号端子を配置し、前記バイアス
電源端子と前記各光電変換素子との間の前記バイアスラ
インの抵抗値と前記各光電変換素子と前記信号端子との
間の前記出力信号ラインの抵抗値の合成抵抗値が前記各
光電変換素子どうしで等しくなるように、前記バイアス
ライン及び前記出力信号ラインの単位長さあたりの抵抗
値を等しくし、且つ前記各光電変換素子を前記バイアス
ラインと前記出力信号ラインの間に電気的に接続してな
ることを特徴とする。In order to achieve such an object, the present invention provides one or more rows of photoelectric conversion element arrays arranged on one surface of a semiconductor or insulating substrate, and the photoelectric conversion element arrays provided along the array direction. An image sensor chip having an output signal line for transmitting a signal charge from an element array to a signal reading means and a bias line provided along the array direction for giving a bias to the photoelectric conversion element array, A bias power supply terminal is arranged at one end area of the line in the arrangement direction, and a signal terminal for transmitting the signal charge to the signal reading means is arranged at the other end area of the output signal line in the arrangement direction. And the resistance value of the bias line between each photoelectric conversion element and the output signal between each photoelectric conversion element and the signal terminal In order that the combined resistance value of the in resistance value becomes equal between the photoelectric conversion elements, the resistance value per unit length of the bias line and the output signal line is equalized, and each photoelectric conversion element is biased. It is characterized in that it is electrically connected between a line and the output signal line.
本発明は、絶縁基板上に薄膜技術をもって構成したイメ
ージセンサチップを例として説明する。The present invention will be described by taking an image sensor chip formed on an insulating substrate by thin film technology as an example.
第２図は本発明のイメージセンサの回路例である。１２
の帰還抵抗と１１の差動増幅器から成るプリアンプと６
のバイアス電源は外付としてある。１０はバイアス電源
端子、９は出力信号端子、１３はプリアンプ出力端子、
８はバイアス電源ライン、７は出力信号ラインである。
イメージセンサチップ内の素子及び配線レイアウトはこ
の回路図に順じたものとする。プリアンプの入力インピ
ーダンスはきわめて低い。（基準電位に対して）なぜな
ら帰還抵抗により負帰還がほどこされているからであ
る。２のＭＯＳスイッチ素子がオンすると６のバイアス
電源、８のバイアス電源ライン、２のスイッチ素子、３
の光電変換素子、７の出力信号ライン、プリアンプの経
路で信号電流が流れる。本発明においては、８のバイア
ス電源ライン及び７の出力信号ラインの単位長さあたり
の抵抗を等しくすることにより、どの光電変換素子を選
択してもバイアス電源からプリアンプまでのラインまで
の抵抗が等しくなり、出力信号のバラツキの原因となら
ないようにしている。第３図はイメージセンサのレイア
ウト図である。１４はイメージセンサチップであり、１
０のバイアス電源端子、８のバイアス電源ライン、９の
出力信号端子、７の出力信号ラインのみに注目したレイ
アウト図である。もし８のバイアス電源ラインと７の出
力信号ラインの配線材料が異なるのであれば、材料の比
抵抗に応じて配線幅を変えて、単位長さあたりの抵抗を
等しくする必要がある。FIG. 2 is a circuit example of the image sensor of the present invention. 12
Preamplifier consisting of 11 feedback resistors and 11 differential amplifiers and 6
Bias power supply is external. 10 is a bias power supply terminal, 9 is an output signal terminal, 13 is a preamplifier output terminal,
Reference numeral 8 is a bias power supply line, and 7 is an output signal line.
The elements and wiring layout in the image sensor chip are in accordance with this circuit diagram. The input impedance of the preamplifier is extremely low. This is because the negative feedback is provided by the feedback resistor (with respect to the reference potential). When the MOS switch element 2 is turned on, the bias power source 6 is, the bias power source line 8 is, the switch element 2 is 3,
A signal current flows through the photoelectric conversion element, the output signal line of 7, and the path of the preamplifier. In the present invention, by making the resistances per unit length of the bias power supply line 8 and the output signal line 7 equal, the resistances from the bias power supply to the preamplifier are the same no matter which photoelectric conversion element is selected. Therefore, it does not cause the variation of the output signal. FIG. 3 is a layout diagram of the image sensor. 14 is an image sensor chip, and 1
It is the layout drawing which paid attention only to the bias power supply terminal of 0, the bias power supply line of 8, the output signal terminal of 9, and the output signal line of 7. If the wiring materials of the bias power supply line 8 and the output signal line 7 are different, it is necessary to change the wiring width according to the specific resistance of the material to make the resistance per unit length equal.
第４図は別の実施例について示した回路図である。１５
はブロッキングダイオード、１６，１７はＰｃｈ，Ｎｃ
ｈＭＯＳトランジスタ、１８はオフバイアスラインであ
る。イメージセンサチップ内において通常は１７のＰｃ
ｈＭＯＳトランジスタがオン状態となるように１のシフ
トレジスタに制御され、１５のブロツキングダイオード
は逆バイアスとなるので３の光電変換素子は光蓄積状態
となる。ある光電変換素子から信号を読み出す方法は、
１７のＰｃｈＭＯＳトランジスタをオフ、１６なＮｃｈ
ＭＯＳトランジスタをオンに１のシフトレジスタにより
制御し、６のバイアス電源を１６のＮｃｈＭＯＳトラン
ジスタ、１５のブロッキングダイオードを経て３の光電
変換素子に印加する。ブロッキングダイオードに順方向
電圧を与える電源ラインを第４図に示すように独立した
別ラインで構成し、前記本発明の概要に記したイメージ
センサ内チップレイアウトを行なうことにより、ブロッ
キングダイオードを用いてもマトリクスを組んだイメー
ジセンサチップにも応用できる。FIG. 4 is a circuit diagram showing another embodiment. 15
Is a blocking diode, 16 and 17 are Pch and Nc
The hMOS transistor 18 is an off bias line. Usually 17 Pc in the image sensor chip
The hMOS transistor is controlled by the shift register 1 so as to be in the ON state, and the blocking diode 15 is reversely biased, so that the photoelectric conversion element 3 is in the light accumulation state. A method of reading a signal from a certain photoelectric conversion element is
Turn off 17 Pch MOS transistors, 16 Nch
The MOS transistor is turned on and controlled by the shift register 1 and the bias power source 6 is applied to the photoelectric conversion element 3 via 16 Nch MOS transistors and 15 blocking diodes. Even if the blocking diode is used, the power supply line for applying the forward voltage to the blocking diode is constructed by another independent line as shown in FIG. 4, and the chip layout in the image sensor described in the outline of the present invention is performed. It can also be applied to an image sensor chip with a matrix.
以上述べてきたように本発明は、バイアス電源端子と各
光電変換素子の間のバイアスラインの抵抗値と各光電変
換素子と信号素子との間の出力信号ラインの抵抗値の合
成抵抗値が各光電変換素子どうしで等しくなるように、
バイアス信号ラインと出力信号ラインの単位長さあたり
の抵抗値を等しくし、各光電変換素子をバイアスライン
と出力ラインの間に電気的に接続するので、どの光電変
換素子を選択してもバイアス電源端子が信号端子までの
ラインの合成抵抗値が等しくなり、応答速度や信号の電
圧の強さが一定となり、出力信号のバラツキがなくなる
という効果を有する。As described above, in the present invention, the combined resistance value of the resistance value of the bias line between the bias power supply terminal and each photoelectric conversion element and the resistance value of the output signal line between each photoelectric conversion element and the signal element is To make the photoelectric conversion elements equal,
Since the bias signal line and the output signal line have the same resistance value per unit length and each photoelectric conversion element is electrically connected between the bias line and the output line, the bias power supply can be selected regardless of which photoelectric conversion element is selected. The combined resistance values of the lines from the terminals to the signal terminals become equal, the response speed and the strength of the voltage of the signal become constant, and the variations in the output signal are eliminated.
さらに、各光電変換素子をバイアス信号にラインと出力
信号ラインの間のどこに配置してもバイアス電源端子か
ら信号端子までのラインの合成抵抗値は等しくなる。Further, no matter where each photoelectric conversion element is arranged between the bias signal line and the output signal line, the combined resistance value of the line from the bias power supply terminal to the signal terminal becomes equal.
したがって、抵抗値のバラツキによる、応答性速度や電
圧の強さのバラツキを考慮せずに、各光電変換素子を等
間隔に配列することができるので、被撮像像増のイメー
ジを忠実に読みとることができるという効果を有する。
これにより、イメージセンサチップを大型化した場合に
さけることができない、出力信号の補正がより容易とな
り、密着性イメージセンサ装置の高性能化及び、低価格
化にもたらす効果は大きい。Therefore, each photoelectric conversion element can be arranged at equal intervals without considering variations in response speed and voltage strength due to variations in resistance value. It has the effect that
This makes it easier to correct the output signal, which cannot be avoided when the size of the image sensor chip is increased, and has a great effect on improving the performance and cost of the adhesion image sensor device.
さらに本発明は、各種方式のイメージセンサチップに応
用可能なものである。Further, the present invention can be applied to various types of image sensor chips.
第１図は従来のＭＯＳ型イメージセンサの回路図であ
る。 第２図は本発明のイメージセンサチップの回路図例であ
る。 第３図は本発明のイメージセンサチップのレイアウト図
である。 第４図は本発明のイメージセンサチップの他の回路図例
である。 １……シフトレジスタ ２……ＭＯＳスイッチ素子 ３……光電変換素子 ４……出力信号線 ５……負荷抵抗 ６……バイアス電源 ７……出力信号ライン ８……バイアス電源ライン ９……出力信号端子 １０……バイアス電源端子 １１……差動増幅器 １２……帰還抵抗 １３……プリアンプ出力端子 １４……イメージセンサチップ １５……ブロッキングダイオード １６……ＰｃｈＭＯＳトランジスタ １７……ＮｃｈＭＯＳトランジスタ １８……オフバイアスラインFIG. 1 is a circuit diagram of a conventional MOS image sensor. FIG. 2 is an example of a circuit diagram of the image sensor chip of the present invention. FIG. 3 is a layout diagram of the image sensor chip of the present invention. FIG. 4 is another circuit diagram example of the image sensor chip of the present invention. 1 ... Shift register 2 ... MOS switch element 3 ... Photoelectric conversion element 4 ... Output signal line 5 ... Load resistance 6 ... Bias power supply 7 ... Output signal line 8 ... Bias power supply line 9 ... Output signal Terminal 10 ... Bias power supply terminal 11 ... Differential amplifier 12 ... Feedback resistor 13 ... Preamplifier output terminal 14 ... Image sensor chip 15 ... Blocking diode 16 ... PchMOS transistor 17 ... NchMOS transistor 18 ... Off bias line
Claims (1)
列された一列以上の光電変換素子配列と、該光電変換素
子配列の配列方向に沿って設けられ、前記光電変換素子
配列からの信号電荷を信号読み出し手段に伝えるための
出力信号ラインと、前記配列方向に沿って設けられ、バ
イアスを前記光電変換素子配列に与えるためのバイアス
ラインを備えるイメージセンサチップにおいて、該バイ
アスラインの前記配列方向の一端部領域にバイアス電源
端子を配置し、該出力信号ラインの前記配列方向の他端
部領域に前記信号読み出し手段に前記信号電荷を伝える
信号端子を配置し、前記バイアス電源端子と前記各光電
変換素子との間の前記バイアスラインの抵抗値と前記各
光電変換素子と前記信号端子との間の前記出力信号ライ
ンの抵抗値の合成抵抗値が前記各光電変換素子どうしで
等しくなるように、前記バイアスライン及び前記出力信
号ラインの単位長さあたりの抵抗値を等しくし、且つ前
記各光電変換素子を前記バイアスラインと前記出力信号
ラインの間に電気的に接続してなることを特徴とするイ
メージセンサチップ。1. A photoelectric conversion element array of one or more rows arranged on one surface of a semiconductor or an insulating substrate, and a signal charge from the photoelectric conversion element array provided along the arrangement direction of the photoelectric conversion element array. In an arrangement direction of the bias line in an image sensor chip provided with an output signal line for transmitting the signal to the signal reading means and a bias line provided along the arrangement direction for giving a bias to the photoelectric conversion element arrangement. A bias power supply terminal is arranged in one end region, a signal terminal for transmitting the signal charge to the signal reading means is arranged in the other end region of the output signal line in the arrangement direction, and the bias power supply terminal and each photoelectric conversion device are arranged. A combination of the resistance value of the bias line with the element and the resistance value of the output signal line between the photoelectric conversion element and the signal terminal The resistance value per unit length of the bias line and the output signal line is equalized so that the resistance values are equal between the photoelectric conversion elements, and the photoelectric conversion elements are connected to the bias line and the output signal line. An image sensor chip characterized by being electrically connected between the two.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170911A JPH0624235B2 (en) | 1984-08-16 | 1984-08-16 | Image sensor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170911A JPH0624235B2 (en) | 1984-08-16 | 1984-08-16 | Image sensor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148971A JPS6148971A (en) | 1986-03-10 |
| JPH0624235B2 true JPH0624235B2 (en) | 1994-03-30 |
Family
ID=15913622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170911A Expired - Lifetime JPH0624235B2 (en) | 1984-08-16 | 1984-08-16 | Image sensor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624235B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9038400B2 (en) | 2009-05-18 | 2015-05-26 | Gentherm Incorporated | Temperature control system with thermoelectric device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189278A (en) * | 1988-01-23 | 1989-07-28 | Sony Corp | Image sensor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051274B2 (en) * | 1982-09-29 | 1985-11-13 | 株式会社東芝 | image sensor |
| JPS5986379A (en) * | 1982-11-08 | 1984-05-18 | Toshiba Corp | Photoelectric converter |
-
1984
- 1984-08-16 JP JP59170911A patent/JPH0624235B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9038400B2 (en) | 2009-05-18 | 2015-05-26 | Gentherm Incorporated | Temperature control system with thermoelectric device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6148971A (en) | 1986-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0102218B1 (en) | Sense amplifier circuit for semiconductor memory | |
| US7574909B2 (en) | Thermal flow sensor having an amplifier section for adjusting the temperature of the heating element | |
| US5323278A (en) | Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications | |
| US3760200A (en) | Semiconductor integrated circuit | |
| JPH0123028B2 (en) | ||
| US4205556A (en) | Circuitry for strain sensitive apparatus | |
| US4763007A (en) | Image sensor driving circuit | |
| US4097844A (en) | Output circuit for a digital correlator | |
| US3882409A (en) | Differential amplifier circuit | |
| US4459488A (en) | Photoelectric converting apparatus for delivering a compensated signal | |
| JPS5851324B2 (en) | Teikousokutei Cairo Haiti | |
| JPH0624235B2 (en) | Image sensor chip | |
| US4625128A (en) | Integrated circuit temperature sensor | |
| EP0206405B1 (en) | Nor gate with logical low output clamp | |
| JP2528091B2 (en) | Integrated circuit | |
| US4451835A (en) | Thermal recording device | |
| US5572255A (en) | Image reading apparatus and method for driving appropriate photoelectric energy converting elements when first and second driving voltages are applied simultaneously | |
| US5682120A (en) | Differential amplifier circuit using lateral-type bipolar transistors with back gates | |
| US5638026A (en) | High input impedance circuit and semiconductor integrated device provided therewith | |
| JP3670139B2 (en) | Semiconductor memory device | |
| US6169430B1 (en) | CMOS imager column buffer gain compensation circuit | |
| JP4108774B2 (en) | Peak detection circuit | |
| JP2800888B2 (en) | Magnetic sensor | |
| JP3214580B2 (en) | Differential amplifier | |
| JPH05308466A (en) | Image sensor |