JPH06232424A - ツェナーダイオードおよびその製造方法 - Google Patents
ツェナーダイオードおよびその製造方法Info
- Publication number
- JPH06232424A JPH06232424A JP3945493A JP3945493A JPH06232424A JP H06232424 A JPH06232424 A JP H06232424A JP 3945493 A JP3945493 A JP 3945493A JP 3945493 A JP3945493 A JP 3945493A JP H06232424 A JPH06232424 A JP H06232424A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type
- conductivity
- layer
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高濃度のＰＮ接合面積を小さくし
かつ寄生抵抗を低減してツェナーザップ発生の安定化を
図るとともに、リーク電流を低減し、しかもツェナーダ
イオードの形成面積を縮小化する。 【構成】 第１導電型（Ｐ型）拡散層１４の一部分に、
第２導電型（Ｎ+ 型）高濃度拡散層１６の側部の一部分
とその底部の一部分を接合させてなる、またはＮ+ 型高
濃度拡散層１６の側部の一部分を接合させてなるツェナ
ーダイオード１である。または図示しないが、Ｐ型拡散
層とＮ+ 型高濃度拡散層とを間隔を開けて設け、Ｎ+ 型
高濃度拡散層の一部分をＰ型拡散層方向に延長して当該
Ｐ型拡散層の一部分に接合させたもの、あるいは、Ｐ型
拡散層とＮ+ 型高濃度拡散層とを間隔を開けて設け、Ｐ
型拡散層の一部分をＮ+ 型高濃度拡散層方向に延長して
当該Ｎ+ 型高濃度拡散層の一部分に接合させたものであ
る。
かつ寄生抵抗を低減してツェナーザップ発生の安定化を
図るとともに、リーク電流を低減し、しかもツェナーダ
イオードの形成面積を縮小化する。 【構成】 第１導電型（Ｐ型）拡散層１４の一部分に、
第２導電型（Ｎ+ 型）高濃度拡散層１６の側部の一部分
とその底部の一部分を接合させてなる、またはＮ+ 型高
濃度拡散層１６の側部の一部分を接合させてなるツェナ
ーダイオード１である。または図示しないが、Ｐ型拡散
層とＮ+ 型高濃度拡散層とを間隔を開けて設け、Ｎ+ 型
高濃度拡散層の一部分をＰ型拡散層方向に延長して当該
Ｐ型拡散層の一部分に接合させたもの、あるいは、Ｐ型
拡散層とＮ+ 型高濃度拡散層とを間隔を開けて設け、Ｐ
型拡散層の一部分をＮ+ 型高濃度拡散層方向に延長して
当該Ｎ+ 型高濃度拡散層の一部分に接合させたものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、トリミング装置に用い
られるツェナーダイオードに関するものである。
られるツェナーダイオードに関するものである。
【０００２】
【従来の技術】従来、ツェナーザップトリミング装置に
おけるツェナーダイオードは、通常、ＮＰＮトランジス
タのエミッタ・ベース接合を用いて構成されている。こ
の場合のコレクタは、開放状態になっている、エミ
ッタに短絡されている、電源線に接続されているのい
ずれかであった。ところが上記構成のツェナーダイオー
ドにおいて、コレクタを開放状態にしたものでは、コ
レクタの電位が不安定になるので信頼性が低下する。ま
たの電源線に接続するものでは、電源線よりコレクタ
端子に接続する配線を設けなければならないので、配線
形成面積が増加する。このため高集積化の妨げになる。
さらにベース・コレクタ間（アノード・電源間）および
コレクタ・基板間（電源・グランド間）に寄生ダイオー
ドや寄生容量が接続されることになる。しかもツェナー
ダイオードの構造が複雑になる。そこで、通常はコレ
クタをエミッタに短絡する構造が一般的に用いられてい
る。
おけるツェナーダイオードは、通常、ＮＰＮトランジス
タのエミッタ・ベース接合を用いて構成されている。こ
の場合のコレクタは、開放状態になっている、エミ
ッタに短絡されている、電源線に接続されているのい
ずれかであった。ところが上記構成のツェナーダイオー
ドにおいて、コレクタを開放状態にしたものでは、コ
レクタの電位が不安定になるので信頼性が低下する。ま
たの電源線に接続するものでは、電源線よりコレクタ
端子に接続する配線を設けなければならないので、配線
形成面積が増加する。このため高集積化の妨げになる。
さらにベース・コレクタ間（アノード・電源間）および
コレクタ・基板間（電源・グランド間）に寄生ダイオー
ドや寄生容量が接続されることになる。しかもツェナー
ダイオードの構造が複雑になる。そこで、通常はコレ
クタをエミッタに短絡する構造が一般的に用いられてい
る。
【０００３】上記コレクタをエミッタに短絡する構造
を、図９のレイアウト図および図１０の概略構成断面図
により説明する。図に示すように、第１導電型（Ｐ型）
半導体基板５１の上層には第２導電型（Ｎ+ 型）埋め込
み拡散層５２が形成されている。上記Ｐ型半導体基板５
１の上面には第２導電型（Ｎ型）エピタキシャル層５３
が形成されている。このＮ型エピタキシャル層５３の下
層の一部分には、上記Ｎ+ 型埋め込み拡散層５２の不純
物が拡散して、当該Ｎ+ 型埋め込み拡散層５２が形成さ
れている。また、上記Ｎ型エピタキシャル層５３には、
上記Ｎ型埋め込み拡散層５２の上方の当該Ｎ型エピタキ
シャル層５３を囲む状態にかつ上記Ｐ型半導体基板５１
に達する状態に第１導電型（Ｐ型）素子分離拡散層５４
が形成されている。
を、図９のレイアウト図および図１０の概略構成断面図
により説明する。図に示すように、第１導電型（Ｐ型）
半導体基板５１の上層には第２導電型（Ｎ+ 型）埋め込
み拡散層５２が形成されている。上記Ｐ型半導体基板５
１の上面には第２導電型（Ｎ型）エピタキシャル層５３
が形成されている。このＮ型エピタキシャル層５３の下
層の一部分には、上記Ｎ+ 型埋め込み拡散層５２の不純
物が拡散して、当該Ｎ+ 型埋め込み拡散層５２が形成さ
れている。また、上記Ｎ型エピタキシャル層５３には、
上記Ｎ型埋め込み拡散層５２の上方の当該Ｎ型エピタキ
シャル層５３を囲む状態にかつ上記Ｐ型半導体基板５１
に達する状態に第１導電型（Ｐ型）素子分離拡散層５４
が形成されている。
【０００４】上記Ｎ+ 型埋め込み拡散層５２の上方にお
ける上記Ｎ型エピタキシャル層５３の上層の一部分に
は、第１導電型（Ｐ型）拡散層５５が形成されている。
このＰ型拡散層５５は、ＮＰＮトランジスタのベース拡
散層に相当し、アノードとして作用する。上記Ｐ型拡散
層５５の一部分には、Ｐ+ 型拡散層５６が形成されてい
る。このＰ+ 型拡散層５６は、グラフトベース拡散層に
相当する。
ける上記Ｎ型エピタキシャル層５３の上層の一部分に
は、第１導電型（Ｐ型）拡散層５５が形成されている。
このＰ型拡散層５５は、ＮＰＮトランジスタのベース拡
散層に相当し、アノードとして作用する。上記Ｐ型拡散
層５５の一部分には、Ｐ+ 型拡散層５６が形成されてい
る。このＰ+ 型拡散層５６は、グラフトベース拡散層に
相当する。
【０００５】上記Ｐ型拡散層５５の上層の一部分には、
上記Ｐ+ 型拡散層５６に接合しない状態に第２導電型
（Ｎ+ 型）高濃度拡散層５７が形成されている。上記Ｎ
+ 型高濃度拡散層５７は、ＮＰＮトランジスタのエミッ
タ拡散層に相当し、カソードとして作用する。また上記
Ｎ型エピタキシャル層５３の上層には、上記Ｐ型拡散層
５５に接合しない状態にＮ+ 型高濃度拡散層５８が形成
されている。このＮ+ 型高濃度拡散層５８は、ＮＰＮト
ランジスタのコレクタ取り出し電極に相当し、後述する
配線６６によって上記Ｎ+ 型高濃度拡散層５７に接続さ
れている。
上記Ｐ+ 型拡散層５６に接合しない状態に第２導電型
（Ｎ+ 型）高濃度拡散層５７が形成されている。上記Ｎ
+ 型高濃度拡散層５７は、ＮＰＮトランジスタのエミッ
タ拡散層に相当し、カソードとして作用する。また上記
Ｎ型エピタキシャル層５３の上層には、上記Ｐ型拡散層
５５に接合しない状態にＮ+ 型高濃度拡散層５８が形成
されている。このＮ+ 型高濃度拡散層５８は、ＮＰＮト
ランジスタのコレクタ取り出し電極に相当し、後述する
配線６６によって上記Ｎ+ 型高濃度拡散層５７に接続さ
れている。
【０００６】さらに上記Ｎ型エピタキシャル層５３の上
面には、層間絶縁膜６１が成膜されている。そしてＰ+
型拡散層５６上の層間絶縁膜６１にはコンタクトホール
６２が形成され、当該コンタクトホール６２を通してＰ
+ 型拡散層５６に接続する配線６３が形成されている。
この配線６３はアノード電極になる。またＮ+ 型高濃度
拡散層５７上，Ｎ+ 型高濃度拡散層５８上の層間絶縁膜
６１には、コンタクトホール６４，６５が形成され、当
該コンタクトホール６４，６５を通してＮ+ 型高濃度拡
散層５７とＮ+ 型高濃度拡散層５８とを接続する配線６
６が形成されている。この配線６６はカソード電極にな
る。上記の如くに、ツェナーダイオード５は構成されて
いる。
面には、層間絶縁膜６１が成膜されている。そしてＰ+
型拡散層５６上の層間絶縁膜６１にはコンタクトホール
６２が形成され、当該コンタクトホール６２を通してＰ
+ 型拡散層５６に接続する配線６３が形成されている。
この配線６３はアノード電極になる。またＮ+ 型高濃度
拡散層５７上，Ｎ+ 型高濃度拡散層５８上の層間絶縁膜
６１には、コンタクトホール６４，６５が形成され、当
該コンタクトホール６４，６５を通してＮ+ 型高濃度拡
散層５７とＮ+ 型高濃度拡散層５８とを接続する配線６
６が形成されている。この配線６６はカソード電極にな
る。上記の如くに、ツェナーダイオード５は構成されて
いる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記説
明したように、コレクタに相当するＮ+ 型高濃度拡散層
をエミッタ拡散層に相当するＮ+ 型高濃度拡散層に短絡
させた構造のツェナーダイオードでは、コレクタ電極お
よびコレクタ・エミッタ間を接続する配線分だけ、配線
面積が増加する。このため、高集積化が妨げられる課題
を有している。
明したように、コレクタに相当するＮ+ 型高濃度拡散層
をエミッタ拡散層に相当するＮ+ 型高濃度拡散層に短絡
させた構造のツェナーダイオードでは、コレクタ電極お
よびコレクタ・エミッタ間を接続する配線分だけ、配線
面積が増加する。このため、高集積化が妨げられる課題
を有している。
【０００８】またツェナーザップ発生電圧は、ツェナー
ダイオードのＰＮ接合を形成する拡散層の濃度、ＰＮ接
合の接合面積、寄生抵抗等に依存する。通常、ＮＰＮト
ランジスタのエミッタ・ベース接合を用いてツェナーダ
イオードのＰＮ接合を形成しているので、ツェナーダイ
オードのＰＮ接合を形成する拡散層の濃度は上記ＮＰＮ
トランジスタのエミッタ拡散層の濃度とベース拡散層の
濃度とによって決定される。
ダイオードのＰＮ接合を形成する拡散層の濃度、ＰＮ接
合の接合面積、寄生抵抗等に依存する。通常、ＮＰＮト
ランジスタのエミッタ・ベース接合を用いてツェナーダ
イオードのＰＮ接合を形成しているので、ツェナーダイ
オードのＰＮ接合を形成する拡散層の濃度は上記ＮＰＮ
トランジスタのエミッタ拡散層の濃度とベース拡散層の
濃度とによって決定される。
【０００９】さらにツェナーダイオードに逆バイアスを
印加した際に発生するリーク電流は、ツェナー降伏を示
すＰＮ接合の面積に比例する。したがって、高濃度のＰ
Ｎ接合の面積が少ない程リーク電流は少なくなる。とこ
ろが、ＮＰＮトランジスタのエミッタ・ベース接合を用
いているので、高濃度のＰＮ接合はエミッタ拡散層の側
周および底部に形成される。このため、高濃度のＰＮ接
合の面積が大きくなるので、リーク電流の発生が多くな
る。
印加した際に発生するリーク電流は、ツェナー降伏を示
すＰＮ接合の面積に比例する。したがって、高濃度のＰ
Ｎ接合の面積が少ない程リーク電流は少なくなる。とこ
ろが、ＮＰＮトランジスタのエミッタ・ベース接合を用
いているので、高濃度のＰＮ接合はエミッタ拡散層の側
周および底部に形成される。このため、高濃度のＰＮ接
合の面積が大きくなるので、リーク電流の発生が多くな
る。
【００１０】またさらにツェナーダイオード内部の寄生
抵抗は、逆バイアスを印加した際に電圧降下を生じさ
せ、ツェナーザップ発生電圧を上昇させる。したがって
ツェナーザップ発生電圧を上昇させないためには、寄生
抵抗を低くする必要がある。寄生抵抗には、拡散層と配
線との間のコンタクト抵抗、拡散層にコンタクトをとる
電極からＰＮ接合までの拡散層の抵抗等がある。これら
の寄生抵抗のうち、コンタクト抵抗を低下させるには、
電極のコンタクト面積を大きくすればよい。しかしなが
ら、電極のコンタクト面積を大きくするにも限界があ
る。また拡散層の抵抗を低くするには、電極のコンタク
ト部からＰＮ接合部までの距離を短くして、コンタクト
を取る電極と対向するＰＮ接合の幅を拡大する必要があ
る。ところが、これらの対策はＰＮ接合の面積を拡大す
ることになるので、リーク電流を増加させることにな
る。
抵抗は、逆バイアスを印加した際に電圧降下を生じさ
せ、ツェナーザップ発生電圧を上昇させる。したがって
ツェナーザップ発生電圧を上昇させないためには、寄生
抵抗を低くする必要がある。寄生抵抗には、拡散層と配
線との間のコンタクト抵抗、拡散層にコンタクトをとる
電極からＰＮ接合までの拡散層の抵抗等がある。これら
の寄生抵抗のうち、コンタクト抵抗を低下させるには、
電極のコンタクト面積を大きくすればよい。しかしなが
ら、電極のコンタクト面積を大きくするにも限界があ
る。また拡散層の抵抗を低くするには、電極のコンタク
ト部からＰＮ接合部までの距離を短くして、コンタクト
を取る電極と対向するＰＮ接合の幅を拡大する必要があ
る。ところが、これらの対策はＰＮ接合の面積を拡大す
ることになるので、リーク電流を増加させることにな
る。
【００１１】したがって、上記課題に鑑み、低電圧ツェ
ナーザップを発生させるには、寄生抵抗に起因する電圧
降下を小さくする必要がある。そのためには、ツェナー
ザップ発生に必要な電圧は寄生抵抗に依存するので、寄
生抵抗を低くする必要がある。また、ツェナーザップ発
生に必要な電流は、ＰＮ接合の面積が小さい程、低電流
ですむ。さらに、安定的にツェナーザップを発生させる
には、ツェナーザップ発生電圧・電流を低くする必要が
ある。そのためには、寄生抵抗が小さく、ＰＮ接合の面
積が小さい構造のツェナーダイオードを構成しなければ
ならない。そこで本発明は、リーク電流が少なく、ツェ
ナーザップ発生の安定性に優れているとともに、形成面
積を縮小化したツェナーダイオードを提供することを目
的とする。
ナーザップを発生させるには、寄生抵抗に起因する電圧
降下を小さくする必要がある。そのためには、ツェナー
ザップ発生に必要な電圧は寄生抵抗に依存するので、寄
生抵抗を低くする必要がある。また、ツェナーザップ発
生に必要な電流は、ＰＮ接合の面積が小さい程、低電流
ですむ。さらに、安定的にツェナーザップを発生させる
には、ツェナーザップ発生電圧・電流を低くする必要が
ある。そのためには、寄生抵抗が小さく、ＰＮ接合の面
積が小さい構造のツェナーダイオードを構成しなければ
ならない。そこで本発明は、リーク電流が少なく、ツェ
ナーザップ発生の安定性に優れているとともに、形成面
積を縮小化したツェナーダイオードを提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたツェナーダイオードである。すな
わち、第１導電型拡散層と第２導電型高濃度拡散層との
接合によって形成される第１のツェナーダイオードとし
ては、第１導電型拡散層の一部分に、第２導電型高濃度
拡散層の側部の一部分とその底部の一部分を接合させて
なる、または第２導電型高濃度拡散層の側部の一部分を
接合させてなるものである。
成するためになされたツェナーダイオードである。すな
わち、第１導電型拡散層と第２導電型高濃度拡散層との
接合によって形成される第１のツェナーダイオードとし
ては、第１導電型拡散層の一部分に、第２導電型高濃度
拡散層の側部の一部分とその底部の一部分を接合させて
なる、または第２導電型高濃度拡散層の側部の一部分を
接合させてなるものである。
【００１３】または、第２のツェナーダイオードとして
は、第１導電型拡散層と第２導電型高濃度拡散層とを間
隔を開けて設けるとともに、第２導電型高濃度拡散層の
一部分を第１導電型拡散層の方向に延長して当該第１導
電型拡散層の一部分に接合させてなるものである。
は、第１導電型拡散層と第２導電型高濃度拡散層とを間
隔を開けて設けるとともに、第２導電型高濃度拡散層の
一部分を第１導電型拡散層の方向に延長して当該第１導
電型拡散層の一部分に接合させてなるものである。
【００１４】あるいは、第３のツェナーダイオードとし
ては、第１導電型拡散層と第２導電型高濃度拡散層とを
間隔を開けて設けるとともに、第１導電型拡散層の一部
分を前記第２導電型高濃度拡散層の方向に延長して当該
第２導電型高濃度拡散層の一部分に接合させてなるもの
である。
ては、第１導電型拡散層と第２導電型高濃度拡散層とを
間隔を開けて設けるとともに、第１導電型拡散層の一部
分を前記第２導電型高濃度拡散層の方向に延長して当該
第２導電型高濃度拡散層の一部分に接合させてなるもの
である。
【００１５】また上記第１導電型拡散層はバイポーラト
ランジスタのベース拡散層で形成することも可能であ
る。さらに上記第２導電型高濃度拡散層はバイポーラト
ランジスタのエミッタ拡散層で形成することも可能であ
る。
ランジスタのベース拡散層で形成することも可能であ
る。さらに上記第２導電型高濃度拡散層はバイポーラト
ランジスタのエミッタ拡散層で形成することも可能であ
る。
【００１６】上記ツェナーダイオードの製造方法であっ
て、第１の工程で、第１導電型半導体基板の上部に第２
導電型埋め込み拡散層を形成した後、第１導電型半導体
基板の上面と第２導電型埋め込み拡散層の上面とに第２
導電型エピタキシャル層を形成する。次いで第２の工程
で、第２導電型エピタキシャル層の素子形成領域の側周
を囲むとともに第１導電型半導体基板に達する第１導電
型素子分離拡散層を形成する。続いて第３の工程で、第
１導電型素子分離拡散層で囲まれた第２導電型エピタキ
シャル層の一部分に第１導電型拡散層を形成する。その
後第４の工程で、第１導電型拡散層の一部分に接合させ
てなる第２導電型高濃度拡散層を第２導電型エピタキシ
ャル層の一部に形成する。
て、第１の工程で、第１導電型半導体基板の上部に第２
導電型埋め込み拡散層を形成した後、第１導電型半導体
基板の上面と第２導電型埋め込み拡散層の上面とに第２
導電型エピタキシャル層を形成する。次いで第２の工程
で、第２導電型エピタキシャル層の素子形成領域の側周
を囲むとともに第１導電型半導体基板に達する第１導電
型素子分離拡散層を形成する。続いて第３の工程で、第
１導電型素子分離拡散層で囲まれた第２導電型エピタキ
シャル層の一部分に第１導電型拡散層を形成する。その
後第４の工程で、第１導電型拡散層の一部分に接合させ
てなる第２導電型高濃度拡散層を第２導電型エピタキシ
ャル層の一部に形成する。
【００１７】
【作用】上記構成の第１のツェナーダイオードでは、第
１導電型拡散層の一部分に、第２導電型高濃度拡散層の
側部の一部分とその底部、または第２導電型高濃度拡散
層の側部の一部分を接合させたことにより、高濃度拡散
層の接合面積は小さくなる。
１導電型拡散層の一部分に、第２導電型高濃度拡散層の
側部の一部分とその底部、または第２導電型高濃度拡散
層の側部の一部分を接合させたことにより、高濃度拡散
層の接合面積は小さくなる。
【００１８】上記構成の第２のツェナーダイオードで
は、第１導電型拡散層と第２導電型高濃度拡散層とを間
隔を開けて設けるとともに、第２導電型高濃度拡散層の
一部分を第１導電型拡散層の方向に延長して当該第１導
電型拡散層の一部分に接合させたことにより、高濃度の
ＰＮ接合の面積が小さくなる。また第１導電型拡散層お
よび第２導電型高濃度拡散層に、それぞれに接続する電
極のコンタクト面積を大きく形成することが可能にな
る。
は、第１導電型拡散層と第２導電型高濃度拡散層とを間
隔を開けて設けるとともに、第２導電型高濃度拡散層の
一部分を第１導電型拡散層の方向に延長して当該第１導
電型拡散層の一部分に接合させたことにより、高濃度の
ＰＮ接合の面積が小さくなる。また第１導電型拡散層お
よび第２導電型高濃度拡散層に、それぞれに接続する電
極のコンタクト面積を大きく形成することが可能にな
る。
【００１９】上記構成の第３のツェナーダイオードで
は、第１導電型拡散層と第２導電型高濃度拡散層とを間
隔を開けて設けるとともに、第１導電型拡散層の一部分
を前記第２導電型高濃度拡散層の方向に延長して当該第
２導電型高濃度拡散層の一部分に接合させたことによ
り、上記第２のツェナーダイオードと同様に、高濃度の
ＰＮ接合の面積が小さくなる。また電極とのコンタクト
面積を大きく形成することが可能になる。
は、第１導電型拡散層と第２導電型高濃度拡散層とを間
隔を開けて設けるとともに、第１導電型拡散層の一部分
を前記第２導電型高濃度拡散層の方向に延長して当該第
２導電型高濃度拡散層の一部分に接合させたことによ
り、上記第２のツェナーダイオードと同様に、高濃度の
ＰＮ接合の面積が小さくなる。また電極とのコンタクト
面積を大きく形成することが可能になる。
【００２０】上記製造方法では、例えば上記各ツェナー
ダイオードの第１導電型拡散層をバイポーラトランジス
タのベース拡散層で形成し、同第２導電型高濃度拡散層
をバイポーラトランジスタのエミッタ拡散層で形成する
ことにより、ツェナーダイオードは通常のバイポーラト
ランジスタのプロセスで製造される。
ダイオードの第１導電型拡散層をバイポーラトランジス
タのベース拡散層で形成し、同第２導電型高濃度拡散層
をバイポーラトランジスタのエミッタ拡散層で形成する
ことにより、ツェナーダイオードは通常のバイポーラト
ランジスタのプロセスで製造される。
【００２１】
【実施例】本発明の第１の実施例を、図１のレイアウト
図および図２の概略構成断面図により説明する。図に示
すように、第１導電型（Ｐ型）半導体基板１１の上層に
は第２導電型（Ｎ+ 型）埋め込み拡散層１２が形成され
ている。上記Ｐ型半導体基板１１の上面には第２導電型
（Ｎ型）エピタキシャル層１３が形成されている。この
Ｎ型エピタキシャル層１３の下層の一部分には、上記Ｎ
+ 型埋め込み拡散層１２の不純物が拡散して、当該Ｎ+
型埋め込み拡散層１２が形成されている。また、上記Ｎ
型エピタキシャル層１３には、Ｎ+ 埋め込み拡散層１２
の上方の当該Ｎ型エピタキシャル層１３を囲む状態にか
つ上記Ｐ型半導体基板１１に達する状態に第１導電型
（Ｐ型）素子分離拡散層１４が形成されている。
図および図２の概略構成断面図により説明する。図に示
すように、第１導電型（Ｐ型）半導体基板１１の上層に
は第２導電型（Ｎ+ 型）埋め込み拡散層１２が形成され
ている。上記Ｐ型半導体基板１１の上面には第２導電型
（Ｎ型）エピタキシャル層１３が形成されている。この
Ｎ型エピタキシャル層１３の下層の一部分には、上記Ｎ
+ 型埋め込み拡散層１２の不純物が拡散して、当該Ｎ+
型埋め込み拡散層１２が形成されている。また、上記Ｎ
型エピタキシャル層１３には、Ｎ+ 埋め込み拡散層１２
の上方の当該Ｎ型エピタキシャル層１３を囲む状態にか
つ上記Ｐ型半導体基板１１に達する状態に第１導電型
（Ｐ型）素子分離拡散層１４が形成されている。
【００２２】また上記Ｎ+ 型埋め込み拡散層１２の上方
におけるＮ型エピタキシャル層１３の上層の一部分に
は、第１導電型（Ｐ型）拡散層１５が形成されている。
このＰ型拡散層１５は、ＮＰＮトランジスタのベース拡
散層に相当し、アノードとして作用する。上記Ｐ型拡散
層１５の一部分には、Ｐ+ 型拡散層１６が形成されてい
る。このＰ+ 型拡散層１６は、グラフトベース拡散層に
相当する。
におけるＮ型エピタキシャル層１３の上層の一部分に
は、第１導電型（Ｐ型）拡散層１５が形成されている。
このＰ型拡散層１５は、ＮＰＮトランジスタのベース拡
散層に相当し、アノードとして作用する。上記Ｐ型拡散
層１５の一部分には、Ｐ+ 型拡散層１６が形成されてい
る。このＰ+ 型拡散層１６は、グラフトベース拡散層に
相当する。
【００２３】さらに上記Ｎ型エピタキシャル層１３の上
層の一部分には、上記Ｐ型拡散層１５の一部分に側部の
一部分と底部の一部分とが接合されている第２導電型
（Ｎ+型）高濃度拡散層１７が形成されている。ただし
Ｎ+ 型高濃度拡散層１７は上記Ｐ+ 型拡散層１６には接
合されていない。上記Ｎ+ 型高濃度拡散層１７は、ＮＰ
Ｎトランジスタのエミッタ拡散層に相当し、カソードと
して作用する。なお、ＮＰＮトランジスタのコレクタ取
り出し電極に相当する拡散層はＮ+ 高濃度拡散層１７と
兼用されている。
層の一部分には、上記Ｐ型拡散層１５の一部分に側部の
一部分と底部の一部分とが接合されている第２導電型
（Ｎ+型）高濃度拡散層１７が形成されている。ただし
Ｎ+ 型高濃度拡散層１７は上記Ｐ+ 型拡散層１６には接
合されていない。上記Ｎ+ 型高濃度拡散層１７は、ＮＰ
Ｎトランジスタのエミッタ拡散層に相当し、カソードと
して作用する。なお、ＮＰＮトランジスタのコレクタ取
り出し電極に相当する拡散層はＮ+ 高濃度拡散層１７と
兼用されている。
【００２４】上記Ｎ型エピタキシャル層１３の上面には
層間絶縁膜３１が形成されている。上記Ｐ+ 型拡散層１
６上の層間絶縁膜３１にはコンタクトホール３２が形成
されている。このコンタクトホール３２には当該Ｐ+ 型
拡散層１６に接続する配線３３が形成されている。この
配線３３はアノード電極になる。また上記Ｎ+ 型高濃度
拡散層１７上の層間絶縁膜３１にはコンタクトホール３
４が形成されている。このコンタクトホール３４には当
該Ｎ+ 型高濃度拡散層１７に接続する配線３５が形成さ
れている。この配線３５はカソード電極になる。上記の
如くに、ツェナーダイオード１は構成されている。
層間絶縁膜３１が形成されている。上記Ｐ+ 型拡散層１
６上の層間絶縁膜３１にはコンタクトホール３２が形成
されている。このコンタクトホール３２には当該Ｐ+ 型
拡散層１６に接続する配線３３が形成されている。この
配線３３はアノード電極になる。また上記Ｎ+ 型高濃度
拡散層１７上の層間絶縁膜３１にはコンタクトホール３
４が形成されている。このコンタクトホール３４には当
該Ｎ+ 型高濃度拡散層１７に接続する配線３５が形成さ
れている。この配線３５はカソード電極になる。上記の
如くに、ツェナーダイオード１は構成されている。
【００２５】上記第１の実施例で説明したツェナーダイ
オード１において、図示はしないが、例えばＮ+ 型高濃
度拡散層１７の側部の一部分のみを上記Ｐ型拡散層１５
に接合させてもよい。またＰ型拡散層１５とＮ+ 型高濃
度拡散層１７との接合面積が必要最小限の面積が確保さ
れるならば、Ｐ型拡散層１５やＮ+ 型高濃度拡散層１７
のレイアウト形状はいかなる形状であってもよい。さら
にＰ型（Ｐ+ 型も含む）をＮ型（Ｎ+ 型も含む）にし
て、Ｎ型（Ｎ+ 型も含む）をＰ型（Ｐ+ 型も含む）にし
て、各拡散層等を形成することも可能である。さらにま
たＰ型拡散層１５をバイポーラトランジスタのベース拡
散層で形成することも可能である。あるいはＮ+ 型高濃
度拡散層１７をバイポーラトランジスタのエミッタ拡散
層で形成することも可能である。
オード１において、図示はしないが、例えばＮ+ 型高濃
度拡散層１７の側部の一部分のみを上記Ｐ型拡散層１５
に接合させてもよい。またＰ型拡散層１５とＮ+ 型高濃
度拡散層１７との接合面積が必要最小限の面積が確保さ
れるならば、Ｐ型拡散層１５やＮ+ 型高濃度拡散層１７
のレイアウト形状はいかなる形状であってもよい。さら
にＰ型（Ｐ+ 型も含む）をＮ型（Ｎ+ 型も含む）にし
て、Ｎ型（Ｎ+ 型も含む）をＰ型（Ｐ+ 型も含む）にし
て、各拡散層等を形成することも可能である。さらにま
たＰ型拡散層１５をバイポーラトランジスタのベース拡
散層で形成することも可能である。あるいはＮ+ 型高濃
度拡散層１７をバイポーラトランジスタのエミッタ拡散
層で形成することも可能である。
【００２６】上記構成のツェナーダイオード１では、Ｐ
型拡散層１５の一部分に、Ｎ+ 型高濃度拡散層１７の側
部の一部分、または当該Ｎ+ 型高濃度拡散層１７の側部
の一部分とその底部の一部分を接合させたことにより、
Ｐ型拡散層１５とＮ+ 型高濃度拡散層１７との接合面積
が小さくなる。このように、Ｐ型拡散層１５とＮ+ 型高
濃度拡散層１７との接合は高濃度な接合になるので、逆
バイアスを印加した際には、ツェナー降伏を示す。この
とき、Ｐ型拡散層１５とＮ型エピタキシャル層１３との
間にもＰＮ接合が形成されるが、Ｎ型エピタキシャル層
１３の濃度が薄いので、低濃度の接合になる。このよう
な接合では、逆バイアスを印加した際には、なだれ降伏
を示す。このため、Ｐ型拡散層１５とＮ型エピタキシャ
ル層１３との間のＰＮ接合面積は無視できる。
型拡散層１５の一部分に、Ｎ+ 型高濃度拡散層１７の側
部の一部分、または当該Ｎ+ 型高濃度拡散層１７の側部
の一部分とその底部の一部分を接合させたことにより、
Ｐ型拡散層１５とＮ+ 型高濃度拡散層１７との接合面積
が小さくなる。このように、Ｐ型拡散層１５とＮ+ 型高
濃度拡散層１７との接合は高濃度な接合になるので、逆
バイアスを印加した際には、ツェナー降伏を示す。この
とき、Ｐ型拡散層１５とＮ型エピタキシャル層１３との
間にもＰＮ接合が形成されるが、Ｎ型エピタキシャル層
１３の濃度が薄いので、低濃度の接合になる。このよう
な接合では、逆バイアスを印加した際には、なだれ降伏
を示す。このため、Ｐ型拡散層１５とＮ型エピタキシャ
ル層１３との間のＰＮ接合面積は無視できる。
【００２７】次に第２の実施例を、図３のレイアウト図
および図４の概略構成断面図により説明する。なお第１
の実施例で説明したと同様の構成要素には同一符号を付
す。図に示すように、第１導電型（Ｐ型）半導体基板１
１の上層には第２導電型（Ｎ+ 型）埋め込み拡散層１２
が形成されている。上記Ｐ型半導体基板１１の上面には
第２導電型（Ｎ型）エピタキシャル層１３が形成されて
いる。このＮ型エピタキシャル層１３の下層の一部分に
は、上記Ｎ+ 型埋め込み拡散層１２の不純物が拡散し
て、当該Ｎ+ 型埋め込み拡散層１２が形成されている。
また、上記Ｎ型エピタキシャル層１３には、Ｎ+ 埋め込
み拡散層１２の上方の当該Ｎ型エピタキシャル層１３を
囲む状態にかつ上記Ｐ型半導体基板１１に達する状態に
第１導電型（Ｐ型）素子分離拡散層１４が形成されてい
る。
および図４の概略構成断面図により説明する。なお第１
の実施例で説明したと同様の構成要素には同一符号を付
す。図に示すように、第１導電型（Ｐ型）半導体基板１
１の上層には第２導電型（Ｎ+ 型）埋め込み拡散層１２
が形成されている。上記Ｐ型半導体基板１１の上面には
第２導電型（Ｎ型）エピタキシャル層１３が形成されて
いる。このＮ型エピタキシャル層１３の下層の一部分に
は、上記Ｎ+ 型埋め込み拡散層１２の不純物が拡散し
て、当該Ｎ+ 型埋め込み拡散層１２が形成されている。
また、上記Ｎ型エピタキシャル層１３には、Ｎ+ 埋め込
み拡散層１２の上方の当該Ｎ型エピタキシャル層１３を
囲む状態にかつ上記Ｐ型半導体基板１１に達する状態に
第１導電型（Ｐ型）素子分離拡散層１４が形成されてい
る。
【００２８】また上記Ｎ+ 型埋め込み拡散層１２の上方
における上記Ｎ型エピタキシャル層１３の上層の一部分
には、第１導電型（Ｐ型）拡散層１５が形成されてい
る。このＰ型拡散層１５は、ＮＰＮトランジスタのベー
ス拡散層に相当し、アノードとして作用する。上記Ｐ型
拡散層１５の一部分には、Ｐ+ 型拡散層１６が形成され
ている。このＰ+ 型拡散層１６は、グラフトベース拡散
層に相当する。
における上記Ｎ型エピタキシャル層１３の上層の一部分
には、第１導電型（Ｐ型）拡散層１５が形成されてい
る。このＰ型拡散層１５は、ＮＰＮトランジスタのベー
ス拡散層に相当し、アノードとして作用する。上記Ｐ型
拡散層１５の一部分には、Ｐ+ 型拡散層１６が形成され
ている。このＰ+ 型拡散層１６は、グラフトベース拡散
層に相当する。
【００２９】さらに上記Ｎ型エピタキシャル層１３の上
層の一部分には、Ｐ型拡散層１５に対して間隔を開けて
Ｎ+ 型高濃度拡散層１７が設けられている。このＮ+ 型
高濃度拡散層１７の一部分は上記Ｐ型拡散層１５の方向
に延長した状態に形成されている。当該Ｎ+ 型高濃度拡
散層１７の延長部分１８の先端部側は、Ｐ型拡散層１５
の一部分に接合されている。ただしＮ+ 型高濃度拡散層
１７の延長部分１８の先端部側は上記Ｐ+ 型拡散層１６
には接合されていない。上記Ｎ+ 型高濃度拡散層１７お
よびその延長部分１８は、ＮＰＮトランジスタのエミッ
タ拡散層に相当し、カソードとして作用する。なお、Ｎ
ＰＮトランジスタのコレクタ取り出し電極に相当する拡
散層はＮ+ 高濃度拡散層１７と兼用されている。
層の一部分には、Ｐ型拡散層１５に対して間隔を開けて
Ｎ+ 型高濃度拡散層１７が設けられている。このＮ+ 型
高濃度拡散層１７の一部分は上記Ｐ型拡散層１５の方向
に延長した状態に形成されている。当該Ｎ+ 型高濃度拡
散層１７の延長部分１８の先端部側は、Ｐ型拡散層１５
の一部分に接合されている。ただしＮ+ 型高濃度拡散層
１７の延長部分１８の先端部側は上記Ｐ+ 型拡散層１６
には接合されていない。上記Ｎ+ 型高濃度拡散層１７お
よびその延長部分１８は、ＮＰＮトランジスタのエミッ
タ拡散層に相当し、カソードとして作用する。なお、Ｎ
ＰＮトランジスタのコレクタ取り出し電極に相当する拡
散層はＮ+ 高濃度拡散層１７と兼用されている。
【００３０】上記Ｎ型エピタキシャル層１３の上面には
層間絶縁膜３１が形成されている。上記Ｐ+ 型拡散層１
６上の層間絶縁膜３１にはコンタクトホール３２が形成
されている。このコンタクトホール３２には当該Ｐ+ 型
拡散層１６に接続する配線３３が形成されている。この
配線３３はアノード電極になる。また上記Ｎ+ 型高濃度
拡散層１７上とその延長部分１８上との層間絶縁膜３１
には連続した状態にかつＰ型拡散層１５と延長部分１８
とのＰＮ接合部１９に近づけた状態にコンタクトホール
３４が形成されている。このコンタクトホール３４には
当該Ｎ+ 型高濃度拡散層１７に接続する配線３５が形成
されている。この配線３５はカソード電極になる。上記
の如くに、ツェナーダイオード２は構成されている。
層間絶縁膜３１が形成されている。上記Ｐ+ 型拡散層１
６上の層間絶縁膜３１にはコンタクトホール３２が形成
されている。このコンタクトホール３２には当該Ｐ+ 型
拡散層１６に接続する配線３３が形成されている。この
配線３３はアノード電極になる。また上記Ｎ+ 型高濃度
拡散層１７上とその延長部分１８上との層間絶縁膜３１
には連続した状態にかつＰ型拡散層１５と延長部分１８
とのＰＮ接合部１９に近づけた状態にコンタクトホール
３４が形成されている。このコンタクトホール３４には
当該Ｎ+ 型高濃度拡散層１７に接続する配線３５が形成
されている。この配線３５はカソード電極になる。上記
の如くに、ツェナーダイオード２は構成されている。
【００３１】上記第２の実施例では、Ｎ+ 型高濃度拡散
層１７をＴ字形状にレイアウトしたが、例えばＬ字形状
にレイアウトすることも可能である。すなわち、Ｐ型拡
散層１５とＮ+ 型高濃度拡散層１７の延長部分１８との
接合面積が必要最小限の面積が確保されるならば、Ｐ型
拡散層１５やＮ+ 型高濃度拡散層１７のレイアウト形状
はいかなる形状であってもよい。またＰ型（Ｐ+ 型も含
む）をＮ型（Ｎ+ 型も含む）にして、Ｎ型（Ｎ+ 型も含
む）をＰ型（Ｐ+ 型も含む）にして、各拡散層等を形成
することも可能である。さらにＰ型拡散層１５をバイポ
ーラトランジスタのベース拡散層で形成することも可能
である。あるいはＮ+ 型高濃度拡散層１７をバイポーラ
トランジスタのエミッタ拡散層で形成することも可能で
ある。
層１７をＴ字形状にレイアウトしたが、例えばＬ字形状
にレイアウトすることも可能である。すなわち、Ｐ型拡
散層１５とＮ+ 型高濃度拡散層１７の延長部分１８との
接合面積が必要最小限の面積が確保されるならば、Ｐ型
拡散層１５やＮ+ 型高濃度拡散層１７のレイアウト形状
はいかなる形状であってもよい。またＰ型（Ｐ+ 型も含
む）をＮ型（Ｎ+ 型も含む）にして、Ｎ型（Ｎ+ 型も含
む）をＰ型（Ｐ+ 型も含む）にして、各拡散層等を形成
することも可能である。さらにＰ型拡散層１５をバイポ
ーラトランジスタのベース拡散層で形成することも可能
である。あるいはＮ+ 型高濃度拡散層１７をバイポーラ
トランジスタのエミッタ拡散層で形成することも可能で
ある。
【００３２】上記第２の実施例で説明したツェナーダイ
オード２では、Ｐ型拡散層１５とＮ+ 型高濃度拡散層１
７とを間隔を開けて設けるとともに、Ｎ+ 型高濃度拡散
層１７の一部分をＰ型拡散層１５の方向に延長し、その
延長部分１８を当該Ｐ型拡散層１５の一部分に接合させ
たことにより、Ｎ+ 型高濃度拡散層１７の延長部分１８
とＰ型拡散層１５との接合面積が小さくなる。このよう
に、Ｐ型拡散層１５とＮ+ 型高濃度拡散層１７の延長部
分１８との接合は高濃度なＰＮ接合になるので、逆バイ
アスを印加した際には、ツェナー降伏を示す。このと
き、Ｐ型拡散層１５とＮ型エピタキシャル層１３との間
にもＰＮ接合が形成されるが、Ｎ型エピタキシャル層１
３の濃度が薄いので、低濃度の接合になる。このような
接合では、逆バイアスを印加した際には、なだれ降伏を
示す。このため、Ｐ型拡散層１５とＮ型エピタキシャル
層１３との間のＰＮ接合面積は無視できる。
オード２では、Ｐ型拡散層１５とＮ+ 型高濃度拡散層１
７とを間隔を開けて設けるとともに、Ｎ+ 型高濃度拡散
層１７の一部分をＰ型拡散層１５の方向に延長し、その
延長部分１８を当該Ｐ型拡散層１５の一部分に接合させ
たことにより、Ｎ+ 型高濃度拡散層１７の延長部分１８
とＰ型拡散層１５との接合面積が小さくなる。このよう
に、Ｐ型拡散層１５とＮ+ 型高濃度拡散層１７の延長部
分１８との接合は高濃度なＰＮ接合になるので、逆バイ
アスを印加した際には、ツェナー降伏を示す。このと
き、Ｐ型拡散層１５とＮ型エピタキシャル層１３との間
にもＰＮ接合が形成されるが、Ｎ型エピタキシャル層１
３の濃度が薄いので、低濃度の接合になる。このような
接合では、逆バイアスを印加した際には、なだれ降伏を
示す。このため、Ｐ型拡散層１５とＮ型エピタキシャル
層１３との間のＰＮ接合面積は無視できる。
【００３３】またＰ型拡散層１５とＮ+ 型高濃度拡散層
１７との接続面積を小さくして、Ｐ型拡散層１５とＮ+
型高濃度拡散層１７とのそれぞれの形成面積を大きくし
たことにより、コンタクトホール３２，３４の形成面積
を大きくすることが可能になる。したがって、電極とな
る配線３３とＰ+ 型拡散層１６とのコンタクト抵抗およ
び配線３５とＮ+ 型高濃度拡散層１７とのコンタクト抵
抗が低減されるので、コンタクト抵抗に係る寄生抵抗が
低減される。さらにＰ型拡散層１５と延長部分１８との
ＰＮ接合部１９に近づけた状態にコンタクトホール３４
を形成したことにより、カソード電極になる配線３５と
ＰＮ接合部１９との距離が短くなる。このため、配線３
５とＰＮ接合部１９との間におけるＮ+ 型高濃度拡散層
１７の抵抗は小さくなる。したがって、配線３５とＰＮ
接合部１９との間における寄生抵抗が低減される。
１７との接続面積を小さくして、Ｐ型拡散層１５とＮ+
型高濃度拡散層１７とのそれぞれの形成面積を大きくし
たことにより、コンタクトホール３２，３４の形成面積
を大きくすることが可能になる。したがって、電極とな
る配線３３とＰ+ 型拡散層１６とのコンタクト抵抗およ
び配線３５とＮ+ 型高濃度拡散層１７とのコンタクト抵
抗が低減されるので、コンタクト抵抗に係る寄生抵抗が
低減される。さらにＰ型拡散層１５と延長部分１８との
ＰＮ接合部１９に近づけた状態にコンタクトホール３４
を形成したことにより、カソード電極になる配線３５と
ＰＮ接合部１９との距離が短くなる。このため、配線３
５とＰＮ接合部１９との間におけるＮ+ 型高濃度拡散層
１７の抵抗は小さくなる。したがって、配線３５とＰＮ
接合部１９との間における寄生抵抗が低減される。
【００３４】次に第３の実施例を、図５のレイアウト図
および図６の概略構成断面図により説明する。なお第１
の実施例で説明したと同様の構成要素には同一符号を付
す。図に示すように、第１導電型（Ｐ型）半導体基板１
１の上層には第２導電型（Ｎ+ 型）埋め込み拡散層１２
が形成されている。上記Ｐ型半導体基板１１の上面には
第２導電型（Ｎ型）エピタキシャル層１３が形成されて
いる。このＮ型エピタキシャル層１３の下層の一部分に
は、上記Ｎ+ 型埋め込み拡散層１２の不純物が拡散し
て、当該Ｎ+ 型埋め込み拡散層１２が形成されている。
また、上記Ｎ型エピタキシャル層１３には、Ｎ+ 埋め込
み拡散層１２の上方の当該Ｎ型エピタキシャル層１３を
囲む状態にかつ上記Ｐ型半導体基板１１に達する状態に
第１導電型（Ｐ型）素子分離拡散層１４が形成されてい
る。
および図６の概略構成断面図により説明する。なお第１
の実施例で説明したと同様の構成要素には同一符号を付
す。図に示すように、第１導電型（Ｐ型）半導体基板１
１の上層には第２導電型（Ｎ+ 型）埋め込み拡散層１２
が形成されている。上記Ｐ型半導体基板１１の上面には
第２導電型（Ｎ型）エピタキシャル層１３が形成されて
いる。このＮ型エピタキシャル層１３の下層の一部分に
は、上記Ｎ+ 型埋め込み拡散層１２の不純物が拡散し
て、当該Ｎ+ 型埋め込み拡散層１２が形成されている。
また、上記Ｎ型エピタキシャル層１３には、Ｎ+ 埋め込
み拡散層１２の上方の当該Ｎ型エピタキシャル層１３を
囲む状態にかつ上記Ｐ型半導体基板１１に達する状態に
第１導電型（Ｐ型）素子分離拡散層１４が形成されてい
る。
【００３５】また上記Ｎ+ 型埋め込み拡散層１２の上方
における上記Ｎ型エピタキシャル層１３の上層の一部分
には、第１導電型（Ｐ型）拡散層１５が形成されてい
る。このＰ型拡散層１５は、ＮＰＮトランジスタのベー
ス拡散層に相当し、アノードとして作用する。上記Ｐ型
拡散層１５の一部分には、Ｐ+ 型拡散層１６が形成され
ている。このＰ+ 型拡散層１５は、グラフトベース拡散
層に相当する。
における上記Ｎ型エピタキシャル層１３の上層の一部分
には、第１導電型（Ｐ型）拡散層１５が形成されてい
る。このＰ型拡散層１５は、ＮＰＮトランジスタのベー
ス拡散層に相当し、アノードとして作用する。上記Ｐ型
拡散層１５の一部分には、Ｐ+ 型拡散層１６が形成され
ている。このＰ+ 型拡散層１５は、グラフトベース拡散
層に相当する。
【００３６】さらに上記Ｎ型エピタキシャル層１３の上
層の一部分には、Ｐ型拡散層１５に対して間隔を開けて
Ｎ+ 型高濃度拡散層１７が設けられている。そして上記
Ｐ型拡散層１５の一部分は上記Ｎ+ 型高濃度拡散層１７
の方向に延長した状態に形成されている。そして当該Ｐ
型拡散層１５の延長部分２０の先端部側は、Ｎ+ 型高濃
度拡散層１７の一部分に接合されている。上記Ｎ+ 型高
濃度拡散層１７は、ＮＰＮトランジスタのエミッタ拡散
層に相当し、カソードとして作用する。また上記Ｐ+ 型
拡散層１６は、上記Ｎ+ 型高濃度拡散層１７に接合する
ことなく当該Ｎ+ 型高濃度拡散層１７の方向に延長した
状態に形成されている。なお、ＮＰＮトランジスタのコ
レクタ取り出し電極に相当する拡散層は、Ｎ+型高濃度
拡散層１７と兼用されている。
層の一部分には、Ｐ型拡散層１５に対して間隔を開けて
Ｎ+ 型高濃度拡散層１７が設けられている。そして上記
Ｐ型拡散層１５の一部分は上記Ｎ+ 型高濃度拡散層１７
の方向に延長した状態に形成されている。そして当該Ｐ
型拡散層１５の延長部分２０の先端部側は、Ｎ+ 型高濃
度拡散層１７の一部分に接合されている。上記Ｎ+ 型高
濃度拡散層１７は、ＮＰＮトランジスタのエミッタ拡散
層に相当し、カソードとして作用する。また上記Ｐ+ 型
拡散層１６は、上記Ｎ+ 型高濃度拡散層１７に接合する
ことなく当該Ｎ+ 型高濃度拡散層１７の方向に延長した
状態に形成されている。なお、ＮＰＮトランジスタのコ
レクタ取り出し電極に相当する拡散層は、Ｎ+型高濃度
拡散層１７と兼用されている。
【００３７】上記Ｎ型エピタキシャル層１３の上面には
層間絶縁膜３１が形成されている。上記Ｐ+ 型拡散層１
６上とその延長部分２０上との層間絶縁膜３１には連続
した状態にかつＰ型拡散層１５と延長部分２０とのＰＮ
接合部２１に近づけた状態にコンタクトホール３２が形
成されている。このコンタクトホール３２には当該Ｐ+
型拡散層１６に接続する配線３３が形成されている。こ
の配線３３はアノード電極になる。また上記Ｎ+ 型高濃
度拡散層１７上の層間絶縁膜３１にはコンタクトホール
３４が形成されている。このコンタクトホール３４には
当該Ｎ+ 型高濃度拡散層１７に接続する配線３５が形成
されている。この配線３５はカソード電極になる。上記
の如くに、ツェナーダイオード３は構成されている。
層間絶縁膜３１が形成されている。上記Ｐ+ 型拡散層１
６上とその延長部分２０上との層間絶縁膜３１には連続
した状態にかつＰ型拡散層１５と延長部分２０とのＰＮ
接合部２１に近づけた状態にコンタクトホール３２が形
成されている。このコンタクトホール３２には当該Ｐ+
型拡散層１６に接続する配線３３が形成されている。こ
の配線３３はアノード電極になる。また上記Ｎ+ 型高濃
度拡散層１７上の層間絶縁膜３１にはコンタクトホール
３４が形成されている。このコンタクトホール３４には
当該Ｎ+ 型高濃度拡散層１７に接続する配線３５が形成
されている。この配線３５はカソード電極になる。上記
の如くに、ツェナーダイオード３は構成されている。
【００３８】上記第３の実施例では、Ｐ型拡散層１５を
Ｔ字形状にレイアウトしたが、例えばＬ字形状にレイア
ウトすることも可能である。すなわち、Ｐ型拡散層１５
の延長部分２０とＮ+ 型高濃度拡散層１７との接合面積
が必要最小限の面積が確保されるならば、Ｐ型拡散層１
５やＮ+ 型高濃度拡散層１７のレイアウト形状はいかな
る形状であってもよい。またＰ型（Ｐ+ 型も含む）をＮ
型（Ｎ+ 型も含む）にして、Ｎ型（Ｎ+ 型も含む）をＰ
型（Ｐ+ 型も含む）にして、各拡散層等を形成すること
も可能である。さらにＰ型拡散層１５をバイポーラトラ
ンジスタのベース拡散層で形成することも可能である。
あるいはＮ+ 型高濃度拡散層１７をバイポーラトランジ
スタのエミッタ拡散層で形成することも可能である。
Ｔ字形状にレイアウトしたが、例えばＬ字形状にレイア
ウトすることも可能である。すなわち、Ｐ型拡散層１５
の延長部分２０とＮ+ 型高濃度拡散層１７との接合面積
が必要最小限の面積が確保されるならば、Ｐ型拡散層１
５やＮ+ 型高濃度拡散層１７のレイアウト形状はいかな
る形状であってもよい。またＰ型（Ｐ+ 型も含む）をＮ
型（Ｎ+ 型も含む）にして、Ｎ型（Ｎ+ 型も含む）をＰ
型（Ｐ+ 型も含む）にして、各拡散層等を形成すること
も可能である。さらにＰ型拡散層１５をバイポーラトラ
ンジスタのベース拡散層で形成することも可能である。
あるいはＮ+ 型高濃度拡散層１７をバイポーラトランジ
スタのエミッタ拡散層で形成することも可能である。
【００３９】上記第３の実施例で説明したツェナーダイ
オード３では、Ｐ型拡散層１５とＮ+ 型高濃度拡散層１
７とを間隔を開けて設けるとともに、Ｐ型拡散層１５の
一部分をＮ+ 型高濃度拡散層１７の方向に延長し、その
延長部分２０を当該Ｎ+ 型高濃度拡散層１７の一部分に
接合させたことにより、Ｐ型拡散層１５の延長部分２０
とＮ+ 型高濃度拡散層１７との接合面積が小さくなる。
このように、Ｐ型拡散層１５の延長部分２０とＮ+ 型高
濃度拡散層１７との接合は高濃度なＰＮ接合になるの
で、逆バイアスを印加した際には、ツェナー降伏を示
す。このとき、Ｐ型拡散層１５とＮ型エピタキシャル層
１３との間にもＰＮ接合が形成されるが、Ｎ型エピタキ
シャル層１３の濃度が薄いので、低濃度の接合になる。
このような接合では、逆バイアスを印加した際には、な
だれ降伏を示す。このため、Ｐ型拡散層１５とＮ型エピ
タキシャル層１３との間のＰＮ接合面積は無視できる。
オード３では、Ｐ型拡散層１５とＮ+ 型高濃度拡散層１
７とを間隔を開けて設けるとともに、Ｐ型拡散層１５の
一部分をＮ+ 型高濃度拡散層１７の方向に延長し、その
延長部分２０を当該Ｎ+ 型高濃度拡散層１７の一部分に
接合させたことにより、Ｐ型拡散層１５の延長部分２０
とＮ+ 型高濃度拡散層１７との接合面積が小さくなる。
このように、Ｐ型拡散層１５の延長部分２０とＮ+ 型高
濃度拡散層１７との接合は高濃度なＰＮ接合になるの
で、逆バイアスを印加した際には、ツェナー降伏を示
す。このとき、Ｐ型拡散層１５とＮ型エピタキシャル層
１３との間にもＰＮ接合が形成されるが、Ｎ型エピタキ
シャル層１３の濃度が薄いので、低濃度の接合になる。
このような接合では、逆バイアスを印加した際には、な
だれ降伏を示す。このため、Ｐ型拡散層１５とＮ型エピ
タキシャル層１３との間のＰＮ接合面積は無視できる。
【００４０】またＰ型拡散層１５とＮ+ 型高濃度拡散層
１７との接合面積を小さくして、Ｐ型拡散層１５とＮ+
型高濃度拡散層１７とのそれぞれの形成面積を大きくし
たことにより、コンタクトホール３２，３４の形成面積
を大きくすることが可能になる。したがって、上記第２
の実施例で説明したと同様に、コンタクト抵抗を低減す
ることが可能になるので、コンタクト抵抗に係る寄生抵
抗が低減される。
１７との接合面積を小さくして、Ｐ型拡散層１５とＮ+
型高濃度拡散層１７とのそれぞれの形成面積を大きくし
たことにより、コンタクトホール３２，３４の形成面積
を大きくすることが可能になる。したがって、上記第２
の実施例で説明したと同様に、コンタクト抵抗を低減す
ることが可能になるので、コンタクト抵抗に係る寄生抵
抗が低減される。
【００４１】次に、ツェナーダイオードの製造方法を図
７，図８のツェナーダイオードの製造工程図（その
１），（その２）により説明する。図７，図８では、代
表して、ツェナーダイオード１の製造方法を示す。
７，図８のツェナーダイオードの製造工程図（その
１），（その２）により説明する。図７，図８では、代
表して、ツェナーダイオード１の製造方法を示す。
【００４２】図７の（１）に示すように、第１の工程で
は、まず通常のホトリソグラフィー技術によって、第１
導電型（Ｐ型）半導体基板１１の上面にイオン注入マス
ク（図示せず）を形成する。そして通常のイオン注入法
によって、Ｐ型半導体基板１１の上層に第２導電型（Ｎ
+ 型）不純物を導入することにより、Ｎ+ 型埋め込み拡
散層１２を形成する。その後この工程で形成した上記イ
オン注入マスク（図示せず）をウェット処理またはアッ
シャー処理等によって除去してから、例えば通常のエピ
タキシャル成長技術によって、Ｐ型半導体基板１１の上
面とＮ+ 型埋め込み拡散層１２の上面とに第２導電型
（Ｎ型）エピタキシャル層１３を形成する。この際、Ｎ
+ 型埋め込み拡散層１２の不純物はＮ型エピタキシャル
層１３の下層にも拡散するので、Ｎ型エピタキシャル層
１３の下層にもＮ+ 型埋め込み拡散層１２が形成され
る。
は、まず通常のホトリソグラフィー技術によって、第１
導電型（Ｐ型）半導体基板１１の上面にイオン注入マス
ク（図示せず）を形成する。そして通常のイオン注入法
によって、Ｐ型半導体基板１１の上層に第２導電型（Ｎ
+ 型）不純物を導入することにより、Ｎ+ 型埋め込み拡
散層１２を形成する。その後この工程で形成した上記イ
オン注入マスク（図示せず）をウェット処理またはアッ
シャー処理等によって除去してから、例えば通常のエピ
タキシャル成長技術によって、Ｐ型半導体基板１１の上
面とＮ+ 型埋め込み拡散層１２の上面とに第２導電型
（Ｎ型）エピタキシャル層１３を形成する。この際、Ｎ
+ 型埋め込み拡散層１２の不純物はＮ型エピタキシャル
層１３の下層にも拡散するので、Ｎ型エピタキシャル層
１３の下層にもＮ+ 型埋め込み拡散層１２が形成され
る。
【００４３】次いで図７の（２）に示す第２の工程を行
う。この工程では、通常のホトリソグラフィー技術によ
って、Ｎ型エピタキシャル層１３の上面にイオン注入マ
スク（図示せず）を形成する。そして通常のイオン注入
法によって、素子形成領域となる上記Ｎ+ 型埋め込み拡
散層１２の上方のＮ型エピタキシャル層１２を囲むとと
もに上記Ｐ型半導体基板１１に達する第１導電型（Ｐ
型）素子分離拡散層１４を形成する。その後、この工程
で形成した上記イオン注入マスク（図示せず）を、例え
ばウェット処理またはアッシャー処理等によって除去す
る。
う。この工程では、通常のホトリソグラフィー技術によ
って、Ｎ型エピタキシャル層１３の上面にイオン注入マ
スク（図示せず）を形成する。そして通常のイオン注入
法によって、素子形成領域となる上記Ｎ+ 型埋め込み拡
散層１２の上方のＮ型エピタキシャル層１２を囲むとと
もに上記Ｐ型半導体基板１１に達する第１導電型（Ｐ
型）素子分離拡散層１４を形成する。その後、この工程
で形成した上記イオン注入マスク（図示せず）を、例え
ばウェット処理またはアッシャー処理等によって除去す
る。
【００４４】続いて図７の（３）に示す第３の工程を行
う。この工程では、通常のホトリソグラフィー技術によ
って、Ｎ型エピタキシャル層１３の上面にイオン注入マ
スク（図示せず）を形成する。そして通常のイオン注入
法によって、上記Ｐ型素子分離拡散層１４に囲まれたＮ
型エピタキシャル層１３の上層の一部分に第１導電型
（Ｐ型）拡散層１５を形成する。その後、上記イオン注
入マスク（図示せず）を、例えばウェット処理またはア
ッシャー処理等によって除去してから、通常のホトリソ
グラフィー技術によって、Ｎ型エピタキシャル層１３の
上面に別のイオン注入マスク（図示せず）を形成する。
そして通常のイオン注入法によって、上記Ｐ型拡散層１
５の一部分に、Ｐ+ 型拡散層１６を形成する。その後、
上記別のイオン注入マスク（図示せず）を、例えばウェ
ット処理またはアッシャー処理等によって除去する。
う。この工程では、通常のホトリソグラフィー技術によ
って、Ｎ型エピタキシャル層１３の上面にイオン注入マ
スク（図示せず）を形成する。そして通常のイオン注入
法によって、上記Ｐ型素子分離拡散層１４に囲まれたＮ
型エピタキシャル層１３の上層の一部分に第１導電型
（Ｐ型）拡散層１５を形成する。その後、上記イオン注
入マスク（図示せず）を、例えばウェット処理またはア
ッシャー処理等によって除去してから、通常のホトリソ
グラフィー技術によって、Ｎ型エピタキシャル層１３の
上面に別のイオン注入マスク（図示せず）を形成する。
そして通常のイオン注入法によって、上記Ｐ型拡散層１
５の一部分に、Ｐ+ 型拡散層１６を形成する。その後、
上記別のイオン注入マスク（図示せず）を、例えばウェ
ット処理またはアッシャー処理等によって除去する。
【００４５】その後図７の（４）に示す第４の工程を行
う。この工程では、通常のホトリソグラフィー技術によ
って、Ｎ型エピタキシャル層１３の上面にイオン注入マ
スク（図示せず）を形成する。そして通常のイオン注入
法によって、上記Ｐ型素子分離拡散層１４に囲まれたＮ
型エピタキシャル層１３の上層の一部分に、上記Ｐ型拡
散層１５の一部分に側部の一部分と底部の一部分とが接
合されていて、上記Ｐ+ 型拡散層１６に接合されない状
態に、第２導電型（Ｎ+ 型）高濃度拡散層１７を形成す
る。その後、この工程で形成した上記イオン注入マスク
（図示せず）を、例えばウェット処理またはアッシャー
処理等によって除去する。なお上記説明した各イオン注
入によって導入した不純物は、アニール処理を適宜行う
ことによって、所望の拡散層を形成する。
う。この工程では、通常のホトリソグラフィー技術によ
って、Ｎ型エピタキシャル層１３の上面にイオン注入マ
スク（図示せず）を形成する。そして通常のイオン注入
法によって、上記Ｐ型素子分離拡散層１４に囲まれたＮ
型エピタキシャル層１３の上層の一部分に、上記Ｐ型拡
散層１５の一部分に側部の一部分と底部の一部分とが接
合されていて、上記Ｐ+ 型拡散層１６に接合されない状
態に、第２導電型（Ｎ+ 型）高濃度拡散層１７を形成す
る。その後、この工程で形成した上記イオン注入マスク
（図示せず）を、例えばウェット処理またはアッシャー
処理等によって除去する。なお上記説明した各イオン注
入によって導入した不純物は、アニール処理を適宜行う
ことによって、所望の拡散層を形成する。
【００４６】さらに図８の（５）に示す第５の工程を行
う。この工程では、例えばＣＶＤ法によって、上記Ｎ型
エピタキシャル層１３の上面に層間絶縁膜３１を形成す
る。この層間絶縁膜３１は、例えば酸化シリコンよりな
る。次いで通常のホトリソグラフィー技術とエッチング
とによって、上記Ｐ+ 型拡散層１６上の上記層間絶縁膜
３１にコンタクトホール３２を形成する。それととも
に、上記Ｎ+ 型高濃度拡散層１７上の当該層間絶縁膜３
１にコンタクトホール３４を形成する。そしてこの工程
におけるホトリソグラフィー技術で形成した、例えばレ
ジストよりなるエッチングマスク（図示せず）を、例え
ばウェット処理またはアッシャー処理等によって除去す
る。
う。この工程では、例えばＣＶＤ法によって、上記Ｎ型
エピタキシャル層１３の上面に層間絶縁膜３１を形成す
る。この層間絶縁膜３１は、例えば酸化シリコンよりな
る。次いで通常のホトリソグラフィー技術とエッチング
とによって、上記Ｐ+ 型拡散層１６上の上記層間絶縁膜
３１にコンタクトホール３２を形成する。それととも
に、上記Ｎ+ 型高濃度拡散層１７上の当該層間絶縁膜３
１にコンタクトホール３４を形成する。そしてこの工程
におけるホトリソグラフィー技術で形成した、例えばレ
ジストよりなるエッチングマスク（図示せず）を、例え
ばウェット処理またはアッシャー処理等によって除去す
る。
【００４７】次いで図８の（６）に示す第６の工程を行
う。この工程では、ＣＶＤ法またはスパッタ法等によっ
て、コンタクトホール３２の内部とコンタクトホール３
４の内部とともに上記層間絶縁膜３１上に、配線形成膜
４１を成膜する。この配線形成膜４１は、例えば、チタ
ン（Ｔｉ）膜よりなるコンタクト用金属膜と窒化酸化チ
タン（ＴｉＯＮ）膜よりなるバリアメタルとアルミニウ
ム系金属膜よりなる。または、図示はしないが、コンタ
クトホール３２，３４の内部に埋め込みプラグインを形
成した後、配線形成膜４１を成膜することも可能であ
る。
う。この工程では、ＣＶＤ法またはスパッタ法等によっ
て、コンタクトホール３２の内部とコンタクトホール３
４の内部とともに上記層間絶縁膜３１上に、配線形成膜
４１を成膜する。この配線形成膜４１は、例えば、チタ
ン（Ｔｉ）膜よりなるコンタクト用金属膜と窒化酸化チ
タン（ＴｉＯＮ）膜よりなるバリアメタルとアルミニウ
ム系金属膜よりなる。または、図示はしないが、コンタ
クトホール３２，３４の内部に埋め込みプラグインを形
成した後、配線形成膜４１を成膜することも可能であ
る。
【００４８】その後図８の（７）に示す第７の工程を行
う。この工程では、通常のホトリソグラフィー技術とエ
ッチングとによって、２点鎖線で示す部分の配線形成膜
４１を除去し、コンタクトホール３２を通して上記Ｐ+
型拡散層１６に接続する配線３３を形成する。それと同
時にコンタクトホール３４を通して上記Ｎ+ 型高濃度拡
散層１７に接続する配線３５を形成する。そしてこの工
程におけるホトリソグラフィー技術で形成した、例えば
レジストよりなるエッチングマスク（図示せず）を、例
えばウェット処理またはアッシャー処理等によって除去
する。このようにして、ツェナーダイオード１を形成す
る。
う。この工程では、通常のホトリソグラフィー技術とエ
ッチングとによって、２点鎖線で示す部分の配線形成膜
４１を除去し、コンタクトホール３２を通して上記Ｐ+
型拡散層１６に接続する配線３３を形成する。それと同
時にコンタクトホール３４を通して上記Ｎ+ 型高濃度拡
散層１７に接続する配線３５を形成する。そしてこの工
程におけるホトリソグラフィー技術で形成した、例えば
レジストよりなるエッチングマスク（図示せず）を、例
えばウェット処理またはアッシャー処理等によって除去
する。このようにして、ツェナーダイオード１を形成す
る。
【００４９】上記製造方法は、通常のバイポーラトラン
ジスタの製造方法とほぼ同様のプロセスになっている。
このため、バイポーラトランジスタを製造するプロセス
によって、同時進行的に上記ツェナーダイオード１を製
造することが可能になる。したがって、ツェナーダイオ
ード１を製造するために工程数を増加する必要がない。
ジスタの製造方法とほぼ同様のプロセスになっている。
このため、バイポーラトランジスタを製造するプロセス
によって、同時進行的に上記ツェナーダイオード１を製
造することが可能になる。したがって、ツェナーダイオ
ード１を製造するために工程数を増加する必要がない。
【００５０】前記第２の実施例で説明したツェナーダイ
オード２または前記第３の実施例で説明したツェナーダ
イオード３を製造する方法は、上記説明した第３の工程
におけるＰ型拡散層１５〔延長部分（２０）を含むもの
とする〕のＮ型エピタキシャル層１３に対する平面的な
形成位置と第４の工程におけるＮ+ 型高濃度拡散層１７
〔延長部分（１８）を含むものとする〕のＮ型エピタキ
シャル層１３に対する平面的な形成位置とが異なるのみ
で、他の条件等は上記説明した製造方法と同様である。
オード２または前記第３の実施例で説明したツェナーダ
イオード３を製造する方法は、上記説明した第３の工程
におけるＰ型拡散層１５〔延長部分（２０）を含むもの
とする〕のＮ型エピタキシャル層１３に対する平面的な
形成位置と第４の工程におけるＮ+ 型高濃度拡散層１７
〔延長部分（１８）を含むものとする〕のＮ型エピタキ
シャル層１３に対する平面的な形成位置とが異なるのみ
で、他の条件等は上記説明した製造方法と同様である。
【００５１】
【発明の効果】以上、説明したように請求項１の発明に
よれば、第１導電型拡散層の一部分に、第２導電型高濃
度拡散層の側部の一部分、または第２導電型高濃度拡散
層の側部の一部分とその底部の一部分を接合させたの
で、高濃度拡散層の接合面積を小さくできる。したがっ
て、ツェナーザップ発生電圧、電流を低くできるので、
ツェナーザップ発生の安定化が図れる。またツェナーダ
イオードに逆バイアスを印加した場合のリーク電流を抑
えることが可能になる。さらに従来のツェナーダイオー
ドでは形成していたコレクタ取り出し電極を形成しない
ので、ツェナーダイオードの形成面積の縮小化が図れ
る。
よれば、第１導電型拡散層の一部分に、第２導電型高濃
度拡散層の側部の一部分、または第２導電型高濃度拡散
層の側部の一部分とその底部の一部分を接合させたの
で、高濃度拡散層の接合面積を小さくできる。したがっ
て、ツェナーザップ発生電圧、電流を低くできるので、
ツェナーザップ発生の安定化が図れる。またツェナーダ
イオードに逆バイアスを印加した場合のリーク電流を抑
えることが可能になる。さらに従来のツェナーダイオー
ドでは形成していたコレクタ取り出し電極を形成しない
ので、ツェナーダイオードの形成面積の縮小化が図れ
る。
【００５２】請求項２の発明によれば、第１導電型拡散
層と第２導電型高濃度拡散層とを間隔を開けて設けると
ともに、第２導電型高濃度拡散層の一部分を第１導電型
拡散層の方向に延長して当該第１導電型拡散層の一部分
に接合させたので、高濃度拡散層の接合面積が小さくな
る。したがって、寄生抵抗の低減、ＰＮ接合面積の低減
によって、ツェナーザップ発生電圧、電流を低くできる
ので、ツェナーザップ発生の安定化を図れる。またツェ
ナーダイオードに逆バイアスを印加した場合におけるリ
ーク電流を抑えることが可能になる。
層と第２導電型高濃度拡散層とを間隔を開けて設けると
ともに、第２導電型高濃度拡散層の一部分を第１導電型
拡散層の方向に延長して当該第１導電型拡散層の一部分
に接合させたので、高濃度拡散層の接合面積が小さくな
る。したがって、寄生抵抗の低減、ＰＮ接合面積の低減
によって、ツェナーザップ発生電圧、電流を低くできる
ので、ツェナーザップ発生の安定化を図れる。またツェ
ナーダイオードに逆バイアスを印加した場合におけるリ
ーク電流を抑えることが可能になる。
【００５３】また請求項３の発明によれば、第１導電型
拡散層と第２導電型高濃度拡散層とを間隔を開けて設け
るとともに、第１導電型拡散層の一部分を前記第２導電
型高濃度拡散層の方向に延長して当該第２導電型高濃度
拡散層の一部分に接合させたので、高濃度拡散層の接合
面積が小さくなる。したがって、上記同様に、ツェナー
ザップ発生の安定化を図ることが可能になる。さらに逆
バイアスを印加した場合のリーク電流を抑えることが可
能になる。
拡散層と第２導電型高濃度拡散層とを間隔を開けて設け
るとともに、第１導電型拡散層の一部分を前記第２導電
型高濃度拡散層の方向に延長して当該第２導電型高濃度
拡散層の一部分に接合させたので、高濃度拡散層の接合
面積が小さくなる。したがって、上記同様に、ツェナー
ザップ発生の安定化を図ることが可能になる。さらに逆
バイアスを印加した場合のリーク電流を抑えることが可
能になる。
【００５４】請求項４，請求項５の発明によれば、第１
導電型拡散層をバイポーラトランジスタのベース拡散層
で形成することが可能であり、または第２導電型高濃度
拡散層をバイポーラトランジスタのエミッタ拡散層で形
成可能なので、他のバイポーラトランジスタと同時にツ
ェナーダイオードを形成することが可能になる。
導電型拡散層をバイポーラトランジスタのベース拡散層
で形成することが可能であり、または第２導電型高濃度
拡散層をバイポーラトランジスタのエミッタ拡散層で形
成可能なので、他のバイポーラトランジスタと同時にツ
ェナーダイオードを形成することが可能になる。
【００５５】請求項６の発明によれば、バイポーラトラ
ンジスタの製造方法とほぼ同様のプロセスによって、ツ
ェナーダイオードを製造することが可能になる。このた
め、ツェナーダイオードを製造するために工程数を増加
することなく、バイポーラトランジスタとともにツェナ
ーダイオードを形成することが可能になる。
ンジスタの製造方法とほぼ同様のプロセスによって、ツ
ェナーダイオードを製造することが可能になる。このた
め、ツェナーダイオードを製造するために工程数を増加
することなく、バイポーラトランジスタとともにツェナ
ーダイオードを形成することが可能になる。
【図１】第１の実施例のレイアウト図である。
【図２】第１の実施例の概略構成断面図である。
【図３】第２の実施例のレイアウト図である。
【図４】第２の実施例の概略構成断面図である。
【図５】第３の実施例のレイアウト図である。
【図６】第３の実施例の概略構成断面図である。
【図７】ツェナーダイオードの製造工程図（その１）で
ある。
ある。
【図８】ツェナーダイオードの製造工程図（その２）で
ある。
ある。
【図９】従来例のレイアウト図である。
【図１０】従来例の概略構成断面図である。
１ ツェナーダイオード ２ ツェナーダイオード ３ ツェナーダイオード １１ 第１導電型（Ｐ型）半導体基板 １２ 第２導電型（Ｎ+ 型）埋め込み拡散層 １３ 第２導電型（Ｎ型）エピタキシャル層 １４ 第１導電型（Ｐ型）素子分離拡散層 １５ 第１導電型（Ｐ型）拡散層 １７ 第２導電型（Ｎ+ 型）高濃度拡散層 １８ 延長部分 １９ ＰＮ接合部 ２０ 延長部分 ２１ ＰＮ接合部
Claims (6)
- 【請求項１】 第１導電型拡散層と第２導電型高濃度拡
散層との接合によって形成されるツェナーダイオードに
おいて、 前記第１導電型拡散層の一部分に、前記第２導電型高濃
度拡散層の側部の一部分とその底部の一部分を接合させ
てなる、または前記第２導電型高濃度拡散層の側部の一
部分を接合させてなることを特徴とするツェナーダイオ
ード。 - 【請求項２】 第１導電型拡散層と第２導電型高濃度拡
散層との接合によって形成されるツェナーダイオードに
おいて、 前記第１導電型拡散層と前記第２導電型高濃度拡散層と
を間隔を開けて設けるとともに、前記第２導電型高濃度
拡散層の一部分を前記第１導電型拡散層の方向に延長し
て当該第１導電型拡散層の一部分に接合させてなること
を特徴とするツェナーダイオード。 - 【請求項３】 第１導電型拡散層と第２導電型高濃度拡
散層との接合によって形成されるツェナーダイオードに
おいて、 前記第１導電型拡散層と前記第２導電型高濃度拡散層と
を間隔を開けて設けるとともに、前記第１導電型拡散層
の一部分を前記第２導電型高濃度拡散層の方向に延長し
て当該第２導電型高濃度拡散層の一部分に接合させてな
ることを特徴とするツェナーダイオード。 - 【請求項４】 請求項１，請求項２または請求項３記載
のツェナーダイオードにおいて、 前記第１導電型拡散層をバイポーラトランジスタのベー
ス拡散層で形成したことを特徴とするツェナーダイオー
ド。 - 【請求項５】 請求項１〜請求項４のうちのいずれか１
項に記載のツェナーダイオードにおいて、 前記第２導電型高濃度拡散層をバイポーラトランジスタ
のエミッタ拡散層で形成したことを特徴とするツェナー
ダイオード。 - 【請求項６】 請求項１〜請求項５のうちのいずれか１
項記載のツェナーダイオードの製造方法であって、 第１導電型半導体基板の上部に第２導電型埋め込み拡散
層を形成した後、前記第１導電型半導体基板の上面と第
２導電型埋め込み拡散層の上面とに第２導電型エピタキ
シャル層を形成する第１の工程と、 前記第２導電型エピタキシャル層の素子形成領域の側周
を囲むとともに前記第１導電型半導体基板に達する第１
導電型素子分離拡散層を形成する第２の工程と、 前記第１導電型素子分離拡散層で囲まれた第２導電型エ
ピタキシャル層の一部分に第１導電型拡散層を形成する
第３の工程と、 前記第１導電型拡散層の一部分に接合させてなる第２導
電型高濃度拡散層を前記第２導電型エピタキシャル層の
一部に形成する第４の工程とを行うことを特徴とするツ
ェナーダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3945493A JPH06232424A (ja) | 1993-02-02 | 1993-02-02 | ツェナーダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3945493A JPH06232424A (ja) | 1993-02-02 | 1993-02-02 | ツェナーダイオードおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232424A true JPH06232424A (ja) | 1994-08-19 |
Family
ID=12553496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3945493A Pending JPH06232424A (ja) | 1993-02-02 | 1993-02-02 | ツェナーダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150060664A (ko) * | 2012-09-27 | 2015-06-03 | 로무 가부시키가이샤 | 칩 다이오드 및 그 제조 방법 |
-
1993
- 1993-02-02 JP JP3945493A patent/JPH06232424A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150060664A (ko) * | 2012-09-27 | 2015-06-03 | 로무 가부시키가이샤 | 칩 다이오드 및 그 제조 방법 |
| JPWO2014050422A1 (ja) * | 2012-09-27 | 2016-08-22 | ローム株式会社 | チップダイオードおよびその製造方法 |
| US10903373B2 (en) | 2012-09-27 | 2021-01-26 | Rohm Co., Ltd. | Chip diode and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100683100B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JP2004079719A (ja) | 半導体装置及びその製造方法 | |
| JP3818673B2 (ja) | 半導体装置 | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| KR100684676B1 (ko) | 반도체 집적 회로 장치 | |
| US6274921B1 (en) | Semiconductor integrated circuit including protective transistor protecting another transistor during processing | |
| US20030151115A1 (en) | Semiconductor device and production method therefor | |
| JPH06232424A (ja) | ツェナーダイオードおよびその製造方法 | |
| US6642605B2 (en) | Semiconductor device and a process for producing same | |
| JPH1074958A (ja) | 半導体集積回路およびその製造方法 | |
| JP2000150527A (ja) | ベ―スバラスト抵抗を使用するｌｐｎｐ | |
| JP3438359B2 (ja) | 半導体装置 | |
| JP4944741B2 (ja) | 寄生効果を抑止したダイオード素子を有する半導体集積回路装置 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JPS6252466B2 (ja) | ||
| JPS6359262B2 (ja) | ||
| JP4231658B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06334200A (ja) | ツェナーダイオードおよびその製造方法 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JP2000294563A (ja) | ラテラルバイポーラトランジスタ | |
| JPH08330606A (ja) | ツェナーザップダイオードおよびその製造方法 | |
| JPS60180138A (ja) | 半導体装置 | |
| JPH0629374A (ja) | 半導体集積回路装置 | |
| JPH088262B2 (ja) | 半導体装置 |