JPH06224431A - Thin-film transistor and liquid crystal display panel - Google Patents

Thin-film transistor and liquid crystal display panel

Info

Publication number
JPH06224431A
JPH06224431A JP1118793A JP1118793A JPH06224431A JP H06224431 A JPH06224431 A JP H06224431A JP 1118793 A JP1118793 A JP 1118793A JP 1118793 A JP1118793 A JP 1118793A JP H06224431 A JPH06224431 A JP H06224431A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
film transistor
film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1118793A
Other languages
Japanese (ja)
Inventor
Yukihiko Nakada
行彦 中田
Yoshihiro Hamakawa
圭弘 濱川
Hiroaki Okamoto
博明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1118793A priority Critical patent/JPH06224431A/en
Publication of JPH06224431A publication Critical patent/JPH06224431A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to make absorption of light difficult and increase a mobility, by interposing a gate insulating film and installing a gate electrode on one side and installing a semiconductor thin film made of a microcrystalline silicon carbide and source and drain electrodes on the other side. CONSTITUTION:A gate electrode 2 obtained by forming a Ta thin film and performing a patterning is formed on a glass substrate 1. Next, the glass substrate 1 is dipped into an ammonium tartrate solution, and a current is carried from the outside and an anodization is performed, and a gate insulating film 3 made of Ta2O5 is formed on the gate electrode 2. Three layers of a gate insulating film 4, a semiconductor thin film 5 and an etching stopper 6 are formed by an inline type CVD apparatus. After the glass substrate 1 is carried in from a load chamber 12, in an Si3N4 film forming chamber 13, SiH4, NH3 and H2 are introduced and the gate insulating film 4 is formed by a plasma discharge. Subsequently, in an electron cyclotron resonance plasma film forming chamber 14, the semiconductor thin film 5 made of p-type muc-SiC is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、大きな面積にわたって
形成することができる薄膜トランジスタ及びそれを用い
た液晶ディスプレイパネルに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor which can be formed over a large area and a liquid crystal display panel using the thin film transistor.

【0002】[0002]

【従来の技術】液晶ディスプレイパネルにおいては、解
像度の高い映像を表示するため各々の画素にアクティブ
(能動)素子として薄膜トランジスタが一般に用いられ
ている。この薄膜トランジスタの構造は、例えば逆スタ
ガー型の場合、ガラス基板の上のゲート電極を覆ってゲ
ート絶縁膜が形成され、ゲート絶縁膜の上であって、ゲ
ート電極の上方部分に半導体薄膜が形成され、更にこの
半導体薄膜の上で離隔してソース電極とドレイン電極と
が形成された構成となっており、かかる構成上、薄膜ト
ランジスタは大面積に形成でき、よって液晶ディスプレ
イパネルに備わっている非常に多量の画素等を制御でき
るという特徴を持っている。
2. Description of the Related Art In a liquid crystal display panel, a thin film transistor is generally used as an active element in each pixel in order to display a high resolution image. In the case of an inverted stagger type, for example, the structure of this thin film transistor is such that a gate insulating film is formed on a glass substrate so as to cover the gate electrode, and a semiconductor thin film is formed on the gate insulating film and above the gate electrode. In addition, a source electrode and a drain electrode are formed separately on the semiconductor thin film. Due to such a configuration, the thin film transistor can be formed in a large area, and thus a large amount of liquid crystal display panel is provided. It has the feature of being able to control the pixels and so on.

【0003】薄膜トランジスタに備わった半導体薄膜
は、従来、RFプラズマ化学蒸気成膜法(RF−PCV
D法)により形成されるアモルファスシリコン(a−S
i)膜や、熱化学蒸気成膜法(熱CVD法)等により形
成した膜を固相成長法又はレーザーアニール法により結
晶化した多結晶シリコン膜が用いられている。
A semiconductor thin film provided in a thin film transistor has been conventionally manufactured by an RF plasma chemical vapor deposition method (RF-PCV).
Amorphous silicon (a-S) formed by the D method)
i) A film or a polycrystalline silicon film obtained by crystallizing a film formed by a thermochemical vapor deposition method (thermal CVD method) by a solid phase growth method or a laser annealing method is used.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
薄膜トランジスタの場合には、次のような問題点があ
る。すなわち、上述した薄膜トランジスタのベースとな
るガラス基板等を透過して入射した光が、薄膜トランジ
スタの半導体薄膜に吸収され、この光吸収に伴って自由
に動き得る電子および正孔が発生し、その結果として薄
膜トランジスタのオフ電流が増加し、オン時とオフ時と
のコントラスト比が取れなくなるという問題があった。
特に、強い光を用いるプロジェクション用液晶ディスプ
レイパネルやオーバーヘッドプロジェクター用液晶ディ
スプレイパネルにおいては、重大な問題であった。
However, the conventional thin film transistor has the following problems. That is, the light that has been transmitted through the glass substrate or the like that is the base of the thin film transistor described above is absorbed by the semiconductor thin film of the thin film transistor, and electrons and holes that can move freely are generated due to this light absorption, and as a result, There is a problem in that the off current of the thin film transistor increases, and the contrast ratio between on and off cannot be obtained.
In particular, it has been a serious problem in a liquid crystal display panel for projection and an liquid crystal display panel for overhead projector that use strong light.

【0005】このため、カラー用液晶ディスプレイパネ
ルにおいては、現状ではカラーフィルター部にブラック
マトリクスを形成して、薄膜トランジスタ部に光が入ら
ないようにしているが、開口率が低下してランプからの
光が通り難く、暗くなってしまっていた。
Therefore, in the liquid crystal display panel for color, at present, a black matrix is formed in the color filter section to prevent light from entering the thin film transistor section, but the aperture ratio is lowered and the light from the lamp is reduced. It was hard to pass and it was dark.

【0006】また、半導体薄膜にa−Si膜を用いた薄
膜トランジスタの場合、移動度が小さいためオン電流が
大きく取れなかった。オン電流を大きくしようとする
と、薄膜トランジスタの大きさを大きくする必要があ
り、開口率の低下を招いていた。また、大型で高精細な
液晶ディスプレイパネルを作製するには、短時間のゲー
トスイッチング時間の間に液晶層および蓄積コンデンサ
からなる容量を充電することが必要であるが、薄膜トラ
ンジスタのオン電流が小さいために、上述のように動作
させることが困難であるという問題点があった。
Also, in the case of a thin film transistor using an a-Si film as a semiconductor thin film, a large on-current cannot be obtained because of its low mobility. In order to increase the on-current, it is necessary to increase the size of the thin film transistor, resulting in a decrease in aperture ratio. Further, in order to manufacture a large-sized and high-definition liquid crystal display panel, it is necessary to charge the capacity composed of the liquid crystal layer and the storage capacitor during a short gate switching time, but the on-current of the thin film transistor is small. In addition, there is a problem that it is difficult to operate as described above.

【0007】一方、半導体薄膜に多結晶シリコン膜を用
いた薄膜トランジスタの場合、移動度が大きく、オン電
流を大きくできる。しかし、上記固相成長法で再結晶化
するには600℃以上で10時間程度の熱処理を行う必
要があり、通常のガラスを用いることが困難であった。
また上記レーザーアニール法で再結晶化するには高価で
処理速度の遅いレーザーアニール装置を用いる必要が有
り、大量生産には適さないという問題点があった。
On the other hand, in the case of a thin film transistor using a polycrystalline silicon film as a semiconductor thin film, the mobility is high and the on-current can be increased. However, heat treatment at 600 ° C. or higher for about 10 hours is required for recrystallization by the solid phase growth method, and it is difficult to use ordinary glass.
Further, in order to recrystallize by the above-mentioned laser annealing method, it is necessary to use an expensive laser annealing apparatus having a slow processing speed, which is not suitable for mass production.

【0008】なお、電子サイクロトロン共鳴PCVD成
膜法(ECR−PCVD法)により形成される微結晶シ
リコンカーバイド(μc−SiC)が、下記の参考文献
1に報告されている。
A microcrystalline silicon carbide (μc-SiC) formed by the electron cyclotron resonance PCVD film forming method (ECR-PCVD method) is reported in Reference 1 below.

【0009】(参考文献1)Y.HAMAKAWA, Y.MATSUMOTO,
G.HIRATA and H. OKAMOTO:Material Research Society
Symposium Proceeding Vol.164(1990)291 図4は、μc−SiCの暗導電率と光学的エネルギーギ
ャップ(Eopt)との関係を、RF−PCVD法で形成
したアモルファスシリコンカーバイド(a−SiC)の
場合と比較して示す図である。
(Reference 1) Y.HAMAKAWA, Y.MATSUMOTO,
G.HIRATA and H. OKAMOTO: Material Research Society
Symposium Proceeding Vol.164 (1990) 291 FIG. 4 shows the relationship between the dark conductivity of μc-SiC and the optical energy gap (E opt ) of amorphous silicon carbide (a-SiC) formed by the RF-PCVD method. It is a figure shown in comparison with the case.

【0010】この図から明らかなように、RF−PCV
D法で形成したa−SiCの暗導電率はEoptが増加す
るにつれて急激に減少する。すなわち、有効な価電子制
御が可能な範囲は、Eoptが2.0eV未満であり、ま
た高濃度に不純物をドープしても、暗導電率は約10ー5
Scmー1より高いものは得られない。一方、ECR−P
CVD法を用いて作製したμc−SiCは、Eopt
2.6eVを越えるものでさえも、その暗導電率が10
ー3Scmー1以上に保持されている。
As is clear from this figure, RF-PCV
The dark conductivity of a-SiC formed by the D method sharply decreases as E opt increases. That is, the effective valence control is possible range, E opt is less than 2.0 eV, also be doped with an impurity at a high concentration, dark conductivity of about 10 -5
You cannot get anything higher than Scm -1 . On the other hand, ECR-P
Μc-SiC produced by the CVD method has a dark conductivity of 10 even when E opt exceeds 2.6 eV.
-3 Scm -1 or more.

【0011】ECR−PCVD法による場合に暗導電率
を10ー3Scmー1以上に保持できる理由は、μc−Si
Cをラマン分光法により測定すると微結晶化したSiC
が存在し、主としてその微結晶化したSiCによりエネ
ルギーギャップが見かけ上大きくなったものと考えられ
る。また、水素希釈率を増すことで、さらにSiCの微
結晶化が促進され、暗導電率が1桁以上増加することが
判明している。
[0011] reason to hold the dark conductivity to 10 over 3 Scm-1 or more in the case of ECR-PCVD method, [mu] c-Si
SiC crystallized when C is measured by Raman spectroscopy
It is considered that the energy gap is apparently increased mainly due to the microcrystallized SiC. Further, it has been found that by increasing the hydrogen dilution ratio, the microcrystallization of SiC is further promoted and the dark conductivity is increased by one digit or more.

【0012】このような性質を有するμc−SiCは、
従来において、薄膜トランジスタに用いたと言う報告は
無く、pin構造のアモルファス太陽電池のp層として
用いることにより、開放電圧が増加して効率が向上する
ことが、上記参考文献1に報告されている。また、n型
の多結晶シリコンウエハ上のp層として用いることによ
り、開放電圧が増加して効率が向上することや、この多
結晶シリコンウエハを使用した太陽電池と前記アモルフ
ァス太陽電池とを組み合わせることにより19.1%の
変換効率が得られることが、下記の参考文献2に報告さ
れている。また、薄膜発光ダイオードのキャリア注入層
に用いることにより輝度が向上することが、前記参考文
献1に示されている。
Μc-SiC having such properties is
Conventionally, there is no report that it is used for a thin film transistor, and it is reported in the above-mentioned Reference 1 that the open circuit voltage is increased and the efficiency is improved by using it as a p layer of an amorphous solar cell having a pin structure. Further, by using it as a p-layer on an n-type polycrystalline silicon wafer, the open circuit voltage is increased to improve the efficiency, and a solar cell using this polycrystalline silicon wafer and the amorphous solar cell are combined. It has been reported in Reference 2 below that a conversion efficiency of 19.1% can be obtained. Further, it is shown in Reference 1 that the brightness is improved by using the carrier injection layer of the thin film light emitting diode.

【0013】(参考文献2)W. MA, T. HORIUCHI, M. Y
OSIMI, K. HATTORI, H. OKAMOTO and Y. HAMAKAWA:Proc
eeding of 22nd IEEE Photovoltaic Specialist Confer
ence(1991)1380. 本発明は、このような従来技術の課題を解決すべくなさ
れたものであり、光を吸収し難くかつ移動度が大きく、
しかも通常のガラスを使用することができる薄膜トラン
ジスタ及びそれを用いた液晶ディスプレイパネルを提供
することを目的とする。
(Reference 2) W. MA, T. HORIUCHI, M. Y
OSIMI, K. HATTORI, H. OKAMOTO and Y. HAMAKAWA: Proc
eeding of 22nd IEEE Photovoltaic Specialist Confer
ence (1991) 1380. The present invention has been made to solve the problems of the prior art as described above, and it is difficult to absorb light and has high mobility,
Moreover, it is an object of the present invention to provide a thin film transistor that can use ordinary glass and a liquid crystal display panel using the thin film transistor.

【0014】[0014]

【課題を解決するための手段】本発明の薄膜トランジス
タは、ゲート絶縁膜を挟んで片方にゲート電極が設けら
れ、もう片方に半導体薄膜、ソース電極及びドレイン電
極が設けられており、該半導体薄膜が微結晶シリコンカ
ーバイドからなるので、そのことにより上記目的が達成
される。
A thin film transistor according to the present invention is provided with a gate electrode on one side with a gate insulating film sandwiched therebetween, and a semiconductor thin film, a source electrode and a drain electrode on the other side. Since it is made of microcrystalline silicon carbide, it achieves the above object.

【0015】また、前記半導体薄膜としては、電子サイ
クロトロン共鳴プラズマ化学蒸気成膜法を用いて形成し
た微結晶シリコンカーバイドを使用することができる。
As the semiconductor thin film, it is possible to use microcrystalline silicon carbide formed by using an electron cyclotron resonance plasma chemical vapor deposition method.

【0016】また、前記半導体薄膜としては、2.0e
V以上の光学的エネルギーギャップを有する微結晶シリ
コンカーバイドを使用することができる。
The semiconductor thin film has a thickness of 2.0e.
Microcrystalline silicon carbide having an optical energy gap of V or higher can be used.

【0017】更に、本発明の液晶ディスプレイパネル
は、ゲート絶縁膜を挟んで片方にゲート電極が設けら
れ、もう片方に半導体薄膜、ソース電極及びドレイン電
極が設けられており、該半導体薄膜が微結晶シリコンカ
ーバイドからなる薄膜トランジスタを使用することがで
きる。
Further, in the liquid crystal display panel of the present invention, a gate electrode is provided on one side of the gate insulating film and a semiconductor thin film, a source electrode and a drain electrode are provided on the other side, and the semiconductor thin film is microcrystalline. A thin film transistor made of silicon carbide can be used.

【0018】[0018]

【作用】本発明にあっては、μc−SiCを薄膜トラン
ジスタの半導体薄膜に用いている。この半導体薄膜は、
光学的透明度が高いので、光の吸収係数が全波長域に亘
ってa−Siより小さくなるため、光を吸収し難くな
り、オフ電流を小さくおさえられる。特に、カーボン含
有量を増加させて光学的エネルギーギャップを大きくす
ることにより、その作用を向上させることができる。
In the present invention, μc-SiC is used for the semiconductor thin film of the thin film transistor. This semiconductor thin film is
Since the optical transparency is high, the absorption coefficient of light is smaller than that of a-Si over the entire wavelength range, so that it becomes difficult to absorb light and the off current can be suppressed. In particular, the action can be improved by increasing the carbon content and increasing the optical energy gap.

【0019】また、μc−SiCを電子サイクロトロン
共鳴プラズマ化学蒸気成膜法(ECR−PCVD法)に
より作成することにより、a−Siと比較して移動度を
大きく向上できる。
Further, by forming μc-SiC by the electron cyclotron resonance plasma chemical vapor deposition method (ECR-PCVD method), the mobility can be greatly improved as compared with a-Si.

【0020】[0020]

【実施例】以下に本発明の実施例を具体的に説明する。EXAMPLES Examples of the present invention will be specifically described below.

【0021】図1は、ソースバスラインを送られるソー
ス信号とゲートバスラインを送られるゲート信号とによ
り絵素電極に電圧を印加するアクティブマトリクス基板
に、本発明を適用した場合の薄膜トランジスタを示す断
面図である。この薄膜トランジスタは、ガラス基板1の
上にゲート電極2と陽極酸化膜3とがこの順に形成さ
れ、ゲート電極2及び陽極酸化膜3を覆ってガラス基板
1上にゲート絶縁膜4が形成されている。ゲート絶縁膜
4の上であって、ゲート電極2の上方部分に半導体薄膜
5が形成され、この半導体薄膜5の上にはエッチングス
トッパ6が形成されており、このエッチングストッパ6
の上で離隔してソース電極8とドレイン電極9とが形成
されている。
FIG. 1 is a cross-sectional view showing a thin film transistor when the present invention is applied to an active matrix substrate for applying a voltage to a pixel electrode by a source signal sent through a source bus line and a gate signal sent through a gate bus line. It is a figure. In this thin film transistor, a gate electrode 2 and an anodized film 3 are formed in this order on a glass substrate 1, and a gate insulating film 4 is formed on the glass substrate 1 so as to cover the gate electrode 2 and the anodized film 3. . A semiconductor thin film 5 is formed on the gate insulating film 4 and above the gate electrode 2, and an etching stopper 6 is formed on the semiconductor thin film 5.
A source electrode 8 and a drain electrode 9 are formed so as to be separated from each other.

【0022】ソース電極8とエッチングストッパ6との
間及びソース電極8と半導体薄膜5との間にはn+型a
−Si膜7が形成され、ドレイン電極9とエッチングス
トッパ6との間及びドレイン電極9と半導体薄膜5との
間にはn+型a−Si膜7が形成されており、ソース電
極8及びドレイン電極9の上には、絵素電極10が形成
されている。更に、この状態のガラス基板1の上を覆っ
て保護膜11が形成された構成となっている。
An n + type a is provided between the source electrode 8 and the etching stopper 6 and between the source electrode 8 and the semiconductor thin film 5.
-Si film 7 is formed, and n + -type a-Si film 7 is formed between drain electrode 9 and etching stopper 6 and between drain electrode 9 and semiconductor thin film 5. A pixel electrode 10 is formed on the electrode 9. Further, the protective film 11 is formed so as to cover the glass substrate 1 in this state.

【0023】次に、かかる構成の薄膜トランジスタの製
造工程の一部で用いる装置を説明する。図2にその装置
であるインライン式CVD装置を概略的に示す。このイ
ンライン式CVD装置は、ロード室12より搬入したガ
ラス基板を、Si34成膜室13、電子サイクロトロン
共鳴プラズマ成膜室14及びSi34成膜室15に順次
搬送して、各室において所定の膜を形成し、アンロード
室16より搬出する構成となっている。
Next, an apparatus used in a part of the manufacturing process of the thin film transistor having such a structure will be described. FIG. 2 schematically shows the in-line type CVD apparatus as the apparatus. The in-line type CVD apparatus, a glass substrate which is input from the load chamber 12, Si 3 N 4 film forming chamber 13, are sequentially transported to the electron cyclotron resonance plasma deposition chamber 14 and Si 3 N 4 film forming chamber 15, each A predetermined film is formed in the chamber and is carried out from the unload chamber 16.

【0024】図3は、本発明のポイントとなる電子サイ
クロトロン共鳴プラズマ成膜室14の断面概略図を示
す。この成膜室14は、ガラス基板1がセットされる基
台21、ヒータ22及びシャッター23を有する反応容
器20を備え、反応容器20の内部には配管24を介し
て反応ガスが供給可能となっている。また、反応容器2
0の内部は、10-5Torr以下の真空にすることが可
能となっている。上記反応容器20には励起容器25が
添設され、この励起容器25にはマイクロ波やプラズマ
励起ガスが供給される。励起容器25の周囲には、冷却
水により水冷される誘導コイル26が設けられた構成と
なっている。
FIG. 3 is a schematic cross-sectional view of the electron cyclotron resonance plasma film forming chamber 14, which is a feature of the present invention. The film forming chamber 14 includes a reaction vessel 20 having a base 21 on which the glass substrate 1 is set, a heater 22 and a shutter 23, and a reaction gas can be supplied to the inside of the reaction vessel 20 through a pipe 24. ing. Also, the reaction container 2
The inside of 0 can be evacuated to 10 -5 Torr or less. An excitation container 25 is attached to the reaction container 20, and a microwave or plasma excitation gas is supplied to the excitation container 25. An induction coil 26 that is water-cooled by cooling water is provided around the excitation container 25.

【0025】かかる構成の電子サイクロトロン共鳴プラ
ズマ成膜室14においては、励起容器25により電子サ
イクロトロン共鳴にて低圧力の条件で高濃度のプラズマ
を発生し、それを誘導コイル26からの発散磁界により
効率よく引き出し、このとき発生する10〜20eVの
イオンエネルギーを利用してガラス基板1付近に導入し
た反応ガスを分解、活性化して成膜を行う。
In the electron cyclotron resonance plasma film forming chamber 14 having such a structure, a high concentration plasma is generated under a low pressure condition by the electron cyclotron resonance by the excitation container 25, and the plasma is efficiently generated by the divergent magnetic field from the induction coil 26. The film is often drawn out, and the reaction gas introduced in the vicinity of the glass substrate 1 is decomposed and activated by utilizing the ion energy of 10 to 20 eV generated at this time to form a film.

【0026】次に、上述のインライン式CVD装置を用
いた、本発明の薄膜トランジスタの製造方法について説
明する。
Next, a method of manufacturing the thin film transistor of the present invention using the above-mentioned in-line type CVD apparatus will be described.

【0027】先ず、ガラス基板1の上に、スパッタリン
グによりTa(タンタル)薄膜を形成し、その後、ホト
リソグラフィーとエッチングからなるパターニングをT
a薄膜に施してTaからなるゲート電極2を形成する。
First, a Ta (tantalum) thin film is formed on the glass substrate 1 by sputtering, and then patterning consisting of photolithography and etching is performed on the glass substrate 1.
The gate electrode 2 made of Ta is formed on the thin film a.

【0028】次に、この状態のガラス基板1を酒石酸ア
ンモニウム溶液中に浸し、外部より電流を流して陽極酸
化することにより、ゲート電極2の上にTa25からな
る厚みが約300nmのゲート絶縁膜3を形成する。
Next, the glass substrate 1 in this state is dipped in an ammonium tartrate solution and anodized by applying a current from the outside to form a gate of Ta 2 O 5 on the gate electrode 2 with a thickness of about 300 nm. The insulating film 3 is formed.

【0029】次に、ゲート絶縁膜4、半導体薄膜5及び
エッチングストッパ6の三層を、上述のインライン式C
VD装置により形成する。まず、ロード室12よりガラ
ス基板1を搬入した後、Si34成膜室13において、
モノシラン(SiH4)、アンモニア(NH3)および水
素(H2)を導入してプラズマ放電により厚みが約30
0nmのゲート絶縁膜4を形成する。続いて、電子サイ
クロトロン共鳴プラズマ成膜室14においてp型μc−
SiCからなる半導体薄膜5を形成する。その後、Si
34成膜室15において、モノシラン(SiH4)、ア
ンモニア(NH3)および水素(H2)を導入してプラズ
マ放電により、後工程でエッチングストッパ6となる、
厚みが約300nmのSi34膜を形成した。その後、
アンロード室16よりガラス基板1をインライン式CV
D装置の外に搬出した。
Next, the three layers of the gate insulating film 4, the semiconductor thin film 5 and the etching stopper 6 are formed into the in-line type C described above.
It is formed by a VD device. First, after loading the glass substrate 1 from the load chamber 12, in the Si 3 N 4 film forming chamber 13,
Monosilane (SiH 4 ), ammonia (NH 3 ) and hydrogen (H 2 ) were introduced and plasma discharge was performed to obtain a thickness of about 30.
A 0 nm gate insulating film 4 is formed. Then, in the electron cyclotron resonance plasma deposition chamber 14, p-type μc−
A semiconductor thin film 5 made of SiC is formed. Then Si
In the 3 N 4 film forming chamber 15, monosilane (SiH 4 ), ammonia (NH 3 ) and hydrogen (H 2 ) are introduced and plasma discharge is performed to form an etching stopper 6 in a later step.
A Si 3 N 4 film having a thickness of about 300 nm was formed. afterwards,
In-line CV of glass substrate 1 from unload chamber 16
It was carried out of the D device.

【0030】次に、上記Si34膜をパターニングして
エッチングストッパ6を形成し、続いてn+型のa−S
iからなる膜を形成してパターニングし、n+型a−S
i膜7を得た。
Next, the Si 3 N 4 film is patterned to form an etching stopper 6, and then an n + type a-S is formed.
A film made of i is formed and patterned to form an n + -type aS
i film 7 was obtained.

【0031】次に、チタン(Ti)をスパッタリング法
により約300nmの厚みに形成してパターニングを行
い、ソース電極8とドレイン電極9とを形成する。この
とき、チャネル長は10μm、チャネル幅は40μmと
した。
Next, titanium (Ti) is formed to a thickness of about 300 nm by a sputtering method and patterned to form a source electrode 8 and a drain electrode 9. At this time, the channel length was 10 μm and the channel width was 40 μm.

【0032】次に、錫(Sn)を5%含む酸化インジウ
ム(ITO)をターゲットとし、酸素雰囲気下でスパッ
タリングを行って、酸化インジウムからなる膜を約70
nmの厚みに形成してパターニングを行い、絵素電極1
0を形成する。続いて、Si34膜を形成してパターニ
ングを行い、保護膜11を形成する。
Next, indium oxide (ITO) containing 5% tin (Sn) as a target is sputtered in an oxygen atmosphere to form a film of indium oxide of about 70.
The pixel electrode 1 is formed with a thickness of nm and patterned.
Form 0. Then, a Si 3 N 4 film is formed and patterned to form a protective film 11.

【0033】以上により、半導体薄膜5がp型μc−S
iCからなる本発明の薄膜トランジスタが製造される
が、半導体薄膜5の成膜条件などについては以下に詳述
する。半導体薄膜5の成膜に用いるガスとしては、プラ
ズマ励起ガスに純度99.9999%の水素(H2)を
用いた。反応ガスには水素によりそれぞれ10%希釈し
たシラン(SiH4)とメタン(CH4)とを用い、ドー
パントガスとして水素によりそれぞれ500ppmに希
釈したジボラン(B26)を用いた。また、半導体薄膜
5の膜厚は約30nmとした。他の半導体薄膜5の成膜
条件を下記表1に示す。
As described above, the semiconductor thin film 5 is the p-type μc-S.
Although the thin film transistor of the present invention made of iC is manufactured, the film forming conditions of the semiconductor thin film 5 will be described in detail below. As a gas used for forming the semiconductor thin film 5, hydrogen (H 2 ) having a purity of 99.9999% was used as a plasma excitation gas. Silane (SiH 4 ) and methane (CH 4 ) each diluted with hydrogen to 10% were used as reaction gases, and diborane (B 2 H 6 ) diluted to 500 ppm with hydrogen was used as a dopant gas. The film thickness of the semiconductor thin film 5 was about 30 nm. The film forming conditions for the other semiconductor thin films 5 are shown in Table 1 below.

【0034】[0034]

【表1】 [Table 1]

【0035】なお、磁束密度は、誘導コイル26から発
散される磁界に関する値である。
The magnetic flux density is a value relating to the magnetic field emitted from the induction coil 26.

【0036】かかる成膜において、μc−SiCの微結
晶化を図る上で重要な条件の一つは水素希釈率H2
(SiH4+CH4)である。水素希釈率が50%を越え
ると、光学的エネルギーギャップ(Eopt)および暗導
電率(σd)に急激な増加が認められ特性が良くなる。
そのため、水素希釈率は35〜65%の範囲に設定し、
26とCH3は反応ガスに対するドーピング比を0.
75〜3.5%とし、CH4/SiH4の比と水素ガスの
比率とを変えることにより、光学的エネルギーギャップ
(Eopt)の制御を行った。なお、Eoptとしては、2.
0eVから2.9eVまで制御可能である。
In such film formation, one of the important conditions for achieving microcrystallization of μc-SiC is the hydrogen dilution ratio H 2 /
(SiH 4 + CH 4 ). When the hydrogen dilution ratio exceeds 50%, a sharp increase in the optical energy gap (Eopt) and the dark conductivity (σd) is recognized, and the characteristics are improved.
Therefore, set the hydrogen dilution ratio in the range of 35-65%,
B 2 H 6 and CH 3 have a doping ratio of 0.
The optical energy gap (Eopt) was controlled by changing the ratio of CH 4 / SiH 4 and the ratio of hydrogen gas to 75 to 3.5%. Note that Eopt is 2.
It can be controlled from 0 eV to 2.9 eV.

【0037】したがって、本発明においては、プラズマ
励起ガスに水素を用いてシリコンカーバイドを成膜して
いるので、従来のRF−PCVD法では困難であった高
い光学的透明度と移動度を兼ね備えたμc−SiCの成
膜が可能になった。その原因として、膜成長表面が適当
なエネルギーのイオンや電子に照射されるため、弱い結
合がネットワークに取り込まれるのが防がれ、また膜成
長に関与したラジカル種の表面拡散が促進されることに
より緻密で構造欠陥の少ないネットワークを有する膜が
得られると考えられる。
Therefore, in the present invention, since hydrogen is used as the plasma excitation gas to form the silicon carbide film, μc having both high optical transparency and mobility, which was difficult by the conventional RF-PCVD method. -SiC film formation is now possible. The cause is that the film growth surface is irradiated with ions and electrons of appropriate energy, which prevents weak bonds from being incorporated into the network and promotes surface diffusion of radical species involved in film growth. It is considered that a film having a dense network with few structural defects can be obtained.

【0038】よって、半導体薄膜が高い光学的透明度を
もつので、光の吸収係数が全波長域に亘ってa−Siよ
り小さくなるため、光を吸収し難くなり、オフ電流を小
さくおさえられる。特に、カーボン含有量を増加させて
光学的エネルギーギャップを大きくした場合には、より
光吸収を抑制できオフ電流の減少化を図れる。なお、そ
の光学的エネルギーギャップとしては、上述したように
大きい方が好ましいが、制御条件を考慮すると2.0e
V以上がよい。望ましくは、2.0eVから2.9eV
までがよい。
Therefore, since the semiconductor thin film has high optical transparency, the absorption coefficient of light becomes smaller than that of a-Si over the entire wavelength range, so that it becomes difficult to absorb light and the off-current can be suppressed. In particular, when the carbon content is increased to increase the optical energy gap, the light absorption can be further suppressed and the off current can be reduced. The optical energy gap is preferably large as described above, but is 2.0e in consideration of control conditions.
V or more is preferable. Desirably, 2.0 eV to 2.9 eV
Is good.

【0039】上述のようにして製造された薄膜トランジ
スタの特性を測定すると、ゲート電極に10Vを印加し
た場合、オン電流は2.5×10-6A以上となり、半導
体薄膜にa−Siを用いた場合の2倍以上の値である。
また、通常の蛍光灯下のオフ電流は10-12A以下とな
り、半導体薄膜にa−Siを用いた場合の10分の1以
下の値である。
When the characteristics of the thin film transistor manufactured as described above were measured, the on-current was 2.5 × 10 −6 A or more when 10 V was applied to the gate electrode, and a-Si was used for the semiconductor thin film. The value is more than twice the value.
Further, the off-current under a normal fluorescent lamp is 10 −12 A or less, which is one-tenth or less the value when a-Si is used for the semiconductor thin film.

【0040】かかる薄膜トランジスタを用いた液晶ディ
スプレイパネルは、以下のように構成される。即ち、図
1に示すような、ソースバスラインを送られるソース信
号とゲートバスラインを送られるゲート信号とにより絵
素電極に電圧を印加する構成のアクティブマトリクス基
板に対し、ガラス板の表面にカラーフィルター、ブラッ
クマトリックスおよびITOからなる対向電極が形成さ
れ対向基板を、絵素電極と対向電極とが内側に位置する
状態に対向させ、かつ両基板の間に隙間を設けて貼り合
わせ、その隙間に液晶を注入する。このようにして作製
された液晶セルの両面に偏光板を貼り付け、更にバック
ライトを取り付けることにより、液晶ディスプレイパネ
ルが出来上がる。
A liquid crystal display panel using such a thin film transistor is constructed as follows. That is, as shown in FIG. 1, an active matrix substrate having a structure in which a voltage is applied to a pixel electrode by a source signal sent through a source bus line and a gate signal sent through a gate bus line is colored on the surface of a glass plate A counter electrode made of a filter, a black matrix, and ITO is formed so that the counter substrate faces each other in a state where the pixel electrode and the counter electrode are located inside, and a gap is provided between both substrates, and the two are bonded to each other in the gap. Inject liquid crystal. A liquid crystal display panel is completed by attaching polarizing plates to both surfaces of the liquid crystal cell thus manufactured and further attaching a backlight.

【0041】このような構成をした本発明の液晶ディス
プレイパネルにあっては、ブラックマトリックスの面積
を小さくでき、開口率を従来の30%から35%に改善
できたため明るくなった。また、移動度の向上によりオ
ン電流が2倍以上に向上したため、従来では困難であっ
た16インチの1280×3×1024の絵素を持つエ
ンジニアリングワークステーション用の液晶ディスプレ
イが作製できるようになった。
In the liquid crystal display panel of the present invention having such a constitution, the area of the black matrix can be made small and the aperture ratio can be improved from 30% to 35% of the conventional one, so that it becomes bright. Further, since the on-current is more than doubled due to the improvement in mobility, it has become possible to manufacture a liquid crystal display for an engineering workstation having 16-inch 1280 × 3 × 1024 picture elements, which was difficult in the past. .

【0042】上記実施例では半導体薄膜にp型のμc−
SiCを用いているが、本発明はこれに限らず、半導体
薄膜にi型又はn型のμc−SiCを用いることも可能
である。
In the above embodiment, the semiconductor thin film has a p-type μc-
Although SiC is used, the present invention is not limited to this, and i-type or n-type μc-SiC can be used for the semiconductor thin film.

【0043】また、上記説明では逆スタガー型の薄膜ト
ランジスタに適用しているが、本発明はこれに限らず、
スタガー型の薄膜トランジスタにも同様にして適用でき
ることはもちろんである。
Further, although the above description is applied to the inverse stagger type thin film transistor, the present invention is not limited to this, and
It is needless to say that the same can be applied to the stagger type thin film transistor.

【0044】[0044]

【発明の効果】以上詳述したように、本発明による場合
には、光を吸収し難くかつ移動度が大きく、しかも通常
のガラスを使用することができる薄膜トランジスタ及び
それを用いた液晶ディスプレイパネルを提供することが
できる。また、ブラックマトリックスの面積を小さくで
き、開口率を従来より改善できるため、液晶ディスプレ
イパネルを明るくできる。更に、移動度の向上によりオ
ン電流を2倍以上に向上させ得るため、従来では困難で
あったエンジニアリングワークシテーション等の大型高
精細液晶ディスプレイが作製できるようになる。
As described above in detail, according to the present invention, a thin film transistor which hardly absorbs light and has a high mobility and can use ordinary glass, and a liquid crystal display panel using the same are provided. Can be provided. Further, the area of the black matrix can be reduced and the aperture ratio can be improved as compared with the conventional one, so that the liquid crystal display panel can be brightened. Further, since the on-current can be more than doubled by improving the mobility, it becomes possible to fabricate a large-scale high-definition liquid crystal display such as engineering work citration which has been difficult in the past.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施例の薄膜トランジスタを示す断面図。FIG. 1 is a cross-sectional view showing a thin film transistor of this embodiment.

【図2】本発明に用いるインライン式CVD装置の概略
図。
FIG. 2 is a schematic view of an in-line type CVD apparatus used in the present invention.

【図3】本発明に用いる電子サイクロトロン共鳴プラズ
マ成膜室を示す断面概略図。
FIG. 3 is a schematic cross-sectional view showing an electron cyclotron resonance plasma film forming chamber used in the present invention.

【図4】電子サイクロトロン共鳴プラズマ化学蒸気成膜
法により作製した微結晶シリコンカーバイドの暗導電率
と光学的エネルギーギャップの関係を示す特性図。
FIG. 4 is a characteristic diagram showing the relationship between the dark conductivity and the optical energy gap of microcrystalline silicon carbide produced by electron cyclotron resonance plasma chemical vapor deposition.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 ゲート電極 3 陽極酸化膜 4 ゲート絶縁膜 5 半導体薄膜 6 エッチングストッパ 7 n+型a−Si膜 8 ソース電極 9 ドレイン電極 10 絵素電極 11 保護膜 12 ロード室 13 Si34成膜室 14 電子サイクロトロン共鳴プラズマ成膜室 15 Si34成膜室 16 アンロード室 20 反応容器 21 基台 22 ヒータ 23 シャッター 24 配管 25 励起容器 26 誘導コイル1 glass substrate 2 gate electrode 3 anodic oxide film 4 gate insulating film 5 semiconductor thin film 6 etching stopper 7 n + type a-Si film 8 source electrode 9 drain electrode 10 picture element electrode 11 protective film 12 load chamber 13 Si 3 N 4 formation Film chamber 14 Electron cyclotron resonance plasma film forming chamber 15 Si 3 N 4 film forming chamber 16 Unloading chamber 20 Reaction vessel 21 Base 22 Heater 23 Shutter 24 Pipe 25 Excitation vessel 26 Induction coil

───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱川 圭弘 兵庫県川西市南花屋敷3丁目17の4 (72)発明者 岡本 博明 兵庫県川西市多田桜木2丁目6の10の113 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Keihiro Hamakawa 3-17-4 Minamihanayashiki, Kawanishi-shi, Hyogo (72) Inventor Hiroaki Okamoto 2-10-6 Sakuragi, Kawanishi-shi, Hyogo 113

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ゲート絶縁膜を挟んで片方にゲート電極
が設けられ、もう片方に半導体薄膜、ソース電極及びド
レイン電極が設けられており、該半導体薄膜が微結晶シ
リコンカーバイドからなる薄膜トランジスタ。
1. A thin film transistor in which a gate electrode is provided on one side of a gate insulating film and a semiconductor thin film, a source electrode and a drain electrode are provided on the other side, and the semiconductor thin film is made of microcrystalline silicon carbide.
【請求項2】 前記半導体薄膜が、電子サイクロトロン
共鳴プラズマ化学蒸気成膜法を用いて形成した微結晶シ
リコンカーバイドからなる請求項1に記載の薄膜トラン
ジスタ。
2. The thin film transistor according to claim 1, wherein the semiconductor thin film is made of microcrystalline silicon carbide formed by using an electron cyclotron resonance plasma chemical vapor deposition method.
【請求項3】 前記半導体薄膜が、2.0eV以上の光
学的エネルギーギャップを有する微結晶シリコンカーバ
イドからなる請求項1に記載の薄膜トランジスタ。
3. The thin film transistor according to claim 1, wherein the semiconductor thin film is made of microcrystalline silicon carbide having an optical energy gap of 2.0 eV or more.
【請求項4】 ゲート絶縁膜を挟んで片方にゲート電極
が設けられ、もう片方に半導体薄膜、ソース電極及びド
レイン電極が設けられており、該半導体薄膜が微結晶シ
リコンカーバイドからなる薄膜トランジスタを使用した
液晶ディスプレイパネル。
4. A thin film transistor, wherein a gate electrode is provided on one side of a gate insulating film and a semiconductor thin film, a source electrode and a drain electrode are provided on the other side, and the semiconductor thin film is made of microcrystalline silicon carbide. Liquid crystal display panel.
JP1118793A 1993-01-26 1993-01-26 Thin-film transistor and liquid crystal display panel Pending JPH06224431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1118793A JPH06224431A (en) 1993-01-26 1993-01-26 Thin-film transistor and liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1118793A JPH06224431A (en) 1993-01-26 1993-01-26 Thin-film transistor and liquid crystal display panel

Publications (1)

Publication Number Publication Date
JPH06224431A true JPH06224431A (en) 1994-08-12

Family

ID=11771072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1118793A Pending JPH06224431A (en) 1993-01-26 1993-01-26 Thin-film transistor and liquid crystal display panel

Country Status (1)

Country Link
JP (1) JPH06224431A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111286A (en) * 1994-10-07 1996-04-30 Tdk Corp Manufacture of organic electroluminescent element
US5801401A (en) * 1997-01-29 1998-09-01 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
US5886368A (en) * 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6140181A (en) * 1997-11-13 2000-10-31 Micron Technology, Inc. Memory using insulator traps
US6504224B1 (en) 1998-02-25 2003-01-07 Micron Technology, Inc. Methods and structures for metal interconnections in integrated circuits
US6541859B1 (en) 1998-02-25 2003-04-01 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
KR100395513B1 (en) * 2000-07-08 2003-08-25 광주과학기술원 Process for Preparing Ta Oxide Thin Film for Storage Capacitors
US6731531B1 (en) 1997-07-29 2004-05-04 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
JP2007229825A (en) * 2006-02-27 2007-09-13 Hirosaki Univ Minute electromechanical structure and manufacturing method thereof, and minute electromechanical element
JP2009010347A (en) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd Method of manufacturing display
US7879674B2 (en) 2005-02-23 2011-02-01 Micron Technology, Inc. Germanium-silicon-carbide floating gates in memories

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111286A (en) * 1994-10-07 1996-04-30 Tdk Corp Manufacture of organic electroluminescent element
US5989958A (en) * 1997-01-29 1999-11-23 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
US5801401A (en) * 1997-01-29 1998-09-01 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
US6166401A (en) * 1997-01-29 2000-12-26 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
US6731531B1 (en) 1997-07-29 2004-05-04 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6307775B1 (en) 1997-07-29 2001-10-23 Micron Technology, Inc. Deaprom and transistor with gallium nitride or gallium aluminum nitride gate
US5886368A (en) * 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6309907B1 (en) 1997-07-29 2001-10-30 Micron Technology, Inc. Method of fabricating transistor with silicon oxycarbide gate
US6249020B1 (en) 1997-07-29 2001-06-19 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6351411B2 (en) 1997-11-13 2002-02-26 Micron Technology, Inc. Memory using insulator traps
US6246606B1 (en) 1997-11-13 2001-06-12 Micron Technology, Inc. Memory using insulator traps
US6232643B1 (en) 1997-11-13 2001-05-15 Micron Technology, Inc. Memory using insulator traps
US6545314B2 (en) 1997-11-13 2003-04-08 Micron Technology, Inc. Memory using insulator traps
US6140181A (en) * 1997-11-13 2000-10-31 Micron Technology, Inc. Memory using insulator traps
US6504224B1 (en) 1998-02-25 2003-01-07 Micron Technology, Inc. Methods and structures for metal interconnections in integrated circuits
US6541859B1 (en) 1998-02-25 2003-04-01 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
KR100395513B1 (en) * 2000-07-08 2003-08-25 광주과학기술원 Process for Preparing Ta Oxide Thin Film for Storage Capacitors
US7879674B2 (en) 2005-02-23 2011-02-01 Micron Technology, Inc. Germanium-silicon-carbide floating gates in memories
US8330202B2 (en) 2005-02-23 2012-12-11 Micron Technology, Inc. Germanium-silicon-carbide floating gates in memories
JP2007229825A (en) * 2006-02-27 2007-09-13 Hirosaki Univ Minute electromechanical structure and manufacturing method thereof, and minute electromechanical element
JP2009010347A (en) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd Method of manufacturing display
US8647933B2 (en) 2007-06-01 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and display device

Similar Documents

Publication Publication Date Title
JP2880322B2 (en) Method of forming deposited film
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US7994508B2 (en) Thin film transistors using thin film semiconductor materials
US6548380B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
JP4341062B2 (en) Thin film transistor and manufacturing method thereof
US20020102820A1 (en) Method of treating semiconductor film and method of fabricating semiconductor device
JPS61287176A (en) Substrate and photovoltaic device having the same
JP2002246310A (en) Method of forming thin semiconductor film, method of manufacturing semiconductor device, device used for executing the methods, and electro-optic device
JP3201492B2 (en) Method for manufacturing amorphous silicon film, method for manufacturing amorphous silicon nitride film, method for manufacturing microcrystalline silicon film, and non-single-crystal semiconductor device
US11217697B2 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
JPH06224431A (en) Thin-film transistor and liquid crystal display panel
US4677738A (en) Method of making a photovoltaic panel
JP4644964B2 (en) Method for forming polycrystalline semiconductor thin film and method for manufacturing semiconductor device
JP2795736B2 (en) Method of forming deposited film
Sakai et al. High performance amorphous-silicon thin film transistors prepared by catalytic chemical vapor deposition with high deposition rate
JP4599746B2 (en) Method for forming polycrystalline semiconductor thin film and method for manufacturing semiconductor device
JP2002294451A (en) Method for forming polycrystalline semiconductor thin- film, method for manufacturing semiconductor device, and apparatus for carrying out these methods
JPH01309378A (en) Thin-film semiconductor element
JPH05166733A (en) Method and apparatus for forming non-single crystal silicon film
JP2002293687A (en) Polycrystalline diamond thin film and method of forming the same, semiconductor device and method of manufacturing the same, apparatus used for implementation of these methods and electrooptic device
JP2002198311A (en) Method for forming polycrystalline semiconductor thin film and method for manufacturing semiconductor device and equipment and electro-optical system for putting these methods into practice
JPH06104283A (en) Thin film transistor
JP4599734B2 (en) Method for forming polycrystalline semiconductor thin film and method for manufacturing semiconductor device
JPH06120499A (en) Thin film transistor, liquid crystal display device and manufacture of same transistor
JPH0352271A (en) Photovoltaic device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990701