JPH0618196B2 - Method of manufacturing a multilayer wiring - Google Patents

Method of manufacturing a multilayer wiring

Info

Publication number
JPH0618196B2
JPH0618196B2 JP467288A JP467288A JPH0618196B2 JP H0618196 B2 JPH0618196 B2 JP H0618196B2 JP 467288 A JP467288 A JP 467288A JP 467288 A JP467288 A JP 467288A JP H0618196 B2 JPH0618196 B2 JP H0618196B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP467288A
Other languages
Japanese (ja)
Other versions
JPH01184849A (en )
Inventor
宏司 塩崎
弘亥 大竹
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、超LSIの金属配線技術として期待されている多層配線の製造方法の改良に関するものである。 BACKGROUND OF THE INVENTION <FIELD OF THE INVENTION> The present invention relates to an improvement of a method for manufacturing a multilayer wiring which is expected to be a metal wire in ultra LSI.

<従来の技術> 集積回路の高集積. Highly integrated <Prior Art> integrated circuit. 高密度化に伴って、多層配線技術が重要となって来ている。 Along with the high-density, multi-layer wiring technology it has become important. しかし層間絶縁層に形成するスルーホールの微細化と共に、従来の多層配線技術では、 But through holes formed in the interlayer insulating layer together with the fine, in the conventional multi-layer wiring technology,
スルーホール内の配線の膜厚が薄くなり、多層配線の信頼性が低下するという問題が発生している。 The thickness of the wiring in the through holes becomes thin, a problem that the reliability of the multilayer wiring is reduced occurs.

このため、最近第2図(a)乃至(c)に示すように、半導体基板21上に第1層の配線22を形成した後、第1の層間絶縁膜23を形成し、更にその上に第2の配線24を形成した後、第2の層間絶縁膜25を形成し、次にこれらの層間絶縁膜23.25にそれぞれ第1層及び第2層の配線22.24に通じるスルーホール26.27を開けた後、スルーホール26.27内にタングステン2 Therefore, as recently shown in FIG. 2 (a) to (c), after forming the wiring 22 of the first layer on the semiconductor substrate 21 to form a first interlayer insulating film 23, further on it after forming the second wiring 24, a second interlayer insulating film 25, and then through hole 26 leading to the wiring 22.24 of the first and second layers each of these interlayer insulating films 23.25 after opening the .27, tungsten 2 in the through-hole 26.27
8.28を選択的に形成し、更にその後に第3の配線2 8.28 selectively formed, further followed by a third wire 2
9を形成する方法が提案されている。 A method of forming a 9 have been proposed.

<発明が解決しようとする問題点> しかしながら、上記した従来の方法では、3層以上の多層配線構造において、深さの異なるスルーホールを有する場合、スルーホールの深さの違いがその中に導体を埋め込む工程である選択成長後の平坦性に反映され、深いスルーホール26で第3層の配線29の被覆特性が低下し、多層配線の信頼性が低下するという問題が発生していた。 <Problems to be Solved by the Invention> However, in the conventional method described above, in the multilayer wiring structure of three or more layers, have different through-hole depths, the difference in depth of the through hole conductors therein is reflected in the flatness after the selective growth is a step of embedding the deep coating properties of the wiring 29 in the through hole 26 third layer decreases, a problem that the reliability of the multilayer wiring is lowered has occurred.

本発明は上記の点に鑑みて創案されたものであり、深さの異なるスルーホールに導体材料を選択的かつ平坦に成長させ、多層配線の信頼性の向上を図り得る新規な多層配線の製造方法を提供することを目的としている。 The present invention has been made in view of the above, selective and a conductive material different through hole depths flat grown, preparation of the novel multilayer interconnection obtaining aims to improve the reliability of the multilayer wiring it is an object to provide a method.

<問題点を解決するための手段> 上記の目的を達成するため、本発明の多層配線の製造方法は、半導体基板上に第1層の導体配線を形成する工程と、この第1層の導体配線にボロンを注入エネルギー5 To achieve the object <Means for solving the problems>, method for manufacturing a multilayer interconnection structure of the present invention includes the steps of forming a conductor wiring of the first layer on a semiconductor substrate, the conductor of the first layer implantation energy of 5 boron into the wiring
0keVで3×10 16 cm -3注入する工程と、上記第1層の導体配線上に第1層の層間絶縁膜を介して第2層の導体配線を形成する工程と、この第2層の導体配線にリンを注入するエネルギー100keVて5×10 16 cm -3注入する工程と、上記第2層の導体配線上に第2の層間絶縁膜を形成する工程と、上記の第2の層間絶縁膜及び第1の層間絶縁膜にそれぞれ上記の第1層及び第2層の導体配線に通じる第1及び第2のスルーホールを形成する工程と、この第1及び第2のスルーホールに選択成長により導体としてタングステンを埋め込む工程と、上記の第2の層間絶縁膜上に上記の第1及び第2のスルーホールに埋め込まれた導体に接続される第3の導体配線を形成する工程と、を含んでなり、上記の第1層及び第2層の導体配線にそれぞ A step of 3 × 10 16 cm -3 implanted at 0KeV, forming a conductor wiring of the second layer via an interlayer insulating film of the first layer on the conductor wiring of the first layer, the second layer a step of 5 × 10 16 cm -3 implantation Te energy 100keV implanting phosphorus into conductive wiring, a step of forming a second interlayer insulating film on the second layer conductor wiring, a second interlayer insulating the forming a first and second through holes communicating with the membrane and the first first layer each of the interlayer insulating film and the second layer conductor wiring, selective growth in the first and second through hole by burying the tungsten conductor, and forming a third conductive wiring to be connected to a conductor embedded in a second of said first and second through holes on the interlayer insulating film above, the comprise becomes, it the conductor wire of the first and second layers of the れ異なる種類の不純物イオンを注入するようになしており、特に第1層の導体配線及び第2 Re different types have no way implanting impurity ions, in particular of the first layer conductor wiring and the second
層の導体配線にそれぞれ異種の不純物イオンを注入することによって、スルーホールに埋め込むタングステンからなる導体材料の選択成長速度を制御し、深さの異なるスルーホールにも選択的かつ平坦にタングステンからなる導体材料を成長し、多層配線の信頼性を向上させるようになしている。 By injecting each impurity ions disparate conductor wiring layer, by controlling the selective growth rate of the conductive material made of tungsten is embedded in the through hole, also different through hole depths consist selectively and flat tungsten conductor grown material, and forms to improve the reliability of the multilayer wiring.

<作 用> 本発明によるタングステンの選択成長では、下地材料への不純物イオン注入の不純物種. The selective growth of tungsten by <work for> present invention, the impurity species of the impurity ions implanted into the underlying material. 表面濃度等により、タングステンの成長速度が異なる。 The surface concentration and the like, the growth rate of the tungsten is different. 例えばWSi に不純物イオンを注入しない場合に比べ、 11を注入エネルギー50keVで3×10 16 cm -2注入した場合には、5 For example compared to the case where no impurity ions are implanted into WSi x, when 3 × 10 16 cm -2 implanted 11 B + at an implantation energy 50keV is 5
0%程度成長速度が増大する。 The growth rate is increased by about 0%. 一方31を100ke On the other hand 31 P + the 100ke
Vで5×10 16 cm -2注入した場合には、10%程度成長速度が低下する。 When of 5 × 10 16 cm -2 are implanted at V, the growth rate decreases by about 10%.

したがって、各層の導体配線に種類の異なる不純物イオンを注入することにより、コンタクト用のスルーホールの深さに限定されることなく、スルーホールにタングステンからなる導体材料を選択的かつ平坦に成長させることが出来、その結果、多層配線の信頼性が向上する。 Therefore, by injecting different impurity ions into each of the conductor wires it is not limited to the depth of the through hole for the contact, selectively and be flat growth of conductive material made of tungsten in the through hole It is possible, As a result, the reliability of the multilayer wiring can be improved.

<実施例> 以下、図面を参照して本発明の一実施例を詳細に説明する。 <Example> Hereinafter, with reference to the drawings in detail an embodiment of the present invention.

第1図(a)乃至(i)は各々本発明に係る多層配線の製造方法の一実施例を示す工程図である。 Figure 1 (a) to (i) are process drawings showing an embodiment of a method for manufacturing a multilayer wiring, each according to the present invention.

まず、第1図(a)に示すように半導体基板1にスパッタ法によりWSi を0.5μm厚で被着し、第1層WS First, a WSi x is deposited at 0.5μm thick by sputtering as shown in FIG. 1 (a) to the semiconductor substrate 1, a first layer WS
配線2を形成する。 to form a i x wiring 2. 次に第1図(b)に示すように上記の第1層WSi 配線2の全面に、イオン注入法により11を52keVで3×10 16 cm -2注入して不純物イオン注入層(B )3を形成する。 Next to the first layer WSi x wire 2 entire as shown in Figure No. 1 (b), 3 × 10 16 cm -2 implanted with impurity ion implantation layer 11 B + at 52keV by ion implantation ( B +) 3 to form a. 次に第1図(c)に示すようにCVD法等の慣用手法により層間絶縁膜4を0.8μm被着した後、第1図(d)に示すようにスパッタ法によりWSi を0.5μm厚で被着して第2層W Then after 0.8μm deposited an interlayer insulating film 4 by conventional techniques such as CVD, as shown in FIG. 1 (c), the WSi x by sputtering as shown in FIG. 1 (d) 0. second layer W was coated with 5μm thick
Si 配線5を形成する。 Forming a Si x wire 5.

次に第1図(e)に示すように上記の第2層WSi 配線5の全面に、イオン注入法により31を100keV Next to the above the entire surface of the second layer WSi x wire 5 as shown in FIG. 1 (e), 100 keV and 31 P + by an ion implantation method
で5×10 16 cm -2注入して、不純物イオン注入層(P )6を形成する。 In 5 × 10 16 to cm -2 are implanted to form the impurity ion implantation layer (P +) 6. 次に第1図(f)に示すようにC Next, as shown in FIG. 1 (f) C
VD法等の慣用手法により層間絶縁膜7を1.2μm被着した後、第1図(g)に示すように、上記した層間絶縁膜4.7の所定の位置に、それぞれ上記した第1層及び第2層配線2.5に達する深さの異なるスルーホール8.9を形成する。 After 1.2μm deposited an interlayer insulating film 7 by conventional techniques VD method, or the like, as shown in FIG. 1 (g), in a predetermined position of the interlayer insulating film 4.7 mentioned above, the above-mentioned respective one forming a through hole 8.9 with different depth reaching the layer and a second layer wiring 2.5. その後、第1図(h)に示すようにそれぞれ深さの異なるスルーホール8.9に、例えばWF Thereafter, different through holes 8.9 of so that each depth shown in FIG. 1 (h), for example, WF
のH 還元法によるタングステンの選択CVD法により、タングステン10を選択的に押込み形成する。 The 6 selective CVD of tungsten by H 2 reduction method of selectively push a tungsten 10. その後第1図(i)に示すように第3層Al−Si配線11を形成する。 Then to form the third layer Al-Si wiring 11 as shown in FIG. 1 (i).

以上のように、各層の導体配線に種類の異なる不純物イオンを注入することにより、深さの異なるスルーホールに、タングステンを選択的かつ平坦に成長させることが出来、多層配線の信頼性が向上する。 As described above, by injecting different impurity ions to the conductive wires of the respective layers, the different through hole depths, tungsten selectively and can be flat grow, thereby improving the reliability of the multilayer wiring .

なお、本発明は上記した実施例に限定されるものではなく、その主旨を逸脱しない範囲で種々の変形で実施することが出来、例えば各層の導体配線に注入する不純物イオン種. The present invention is not limited to the embodiments described above, it is possible to implement a variety of modifications without departing from the scope of the invention, an impurity ion species to be implanted into the layers of conductive wiring. 注入量. The injection volume. 注入エネルギーあるいは注入の有無. The presence or absence of implantation energy or injection.
層間絶縁膜の膜厚は適宜決定することが出来ることは言うまでもない。 Thickness of the interlayer insulating film is naturally can be appropriately determined. また4層以上の多層配線にも適用し得ることは言うまでもない。 Also it is needless to say that also applicable to four or more layers of a multilayer wiring. 更に導体材料としてもWSi Furthermore even WSi x as a conductor material
配線に代えてMOSi MOSi x instead of the wiring. Al−Siなどの他の導体材料を用いても良いことは言うまでもない。 It may of course also use other conductive materials such as al-Si.

<発明の効果> 以上のように本発明によれば、深さの異なるスルーホール内にタングステンからなる導体材料を選択的かつ平坦に成長させることが出来、その結果、多層配線の信頼性を著しく向上させることが出来る。 According to the present invention as described above <Effects of the Invention>, it can be selectively and flat growth of the conductive material consisting of tungsten different slew hole depths, as a result, significantly the reliability of the multilayer wiring it is possible to improve.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図(a)乃至(i)はそれぞれ本発明に係る多層配線の製造方法の一実施例の工程を説明するための図、第2図 Figure 1 (a) to (i) are diagrams for explaining an embodiment of a process of a method for manufacturing a multilayer wiring according to the present invention, respectively, FIG. 2
(a)乃至(c)はそれぞれ従来の多層配線の製造方法の工程を説明するための図である。 (A) to (c) are diagrams for illustrating a process of a method for manufacturing a conventional multilayer wiring respectively. 1……半導体基板、2……第1層WSi x配線、3……不純物イオン注入層(B )、4……層間絶縁膜I、5… 1 ...... semiconductor substrate, 2 ...... first layer WSi x wires, 3 ...... impurity ion implantation layer (B +), 4 ...... interlayer insulating film I, 5 ...
…第2層WSi x配線、6……不純物イオン注入層(P )、7……層間絶縁膜II、8.9……スルーホール、10……選択成長タングステン(導体)、11…… ... second layer WSi x wire, 6 ...... impurity ion implantation layer (P +), 7 ...... interlayer insulating film II, 8.9 ...... through hole, 10 ...... selective growth of tungsten (conductor), 11 ......
第3層Al−Si配線。 Third layer Al-Si wiring.

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】半導体基板上に第1層の導体配線を形成する工程と、 該第1層の導体配線にボロンを注入エネルギー50ke 1. A forming a conductor wiring of the first layer on a semiconductor substrate, implanting boron into the conductor wiring of the first layer energy 50ke
    Vで3×10 16 cm -2注入する工程と、 上記第1層の導体配線上に第1の層間絶縁膜を介して第2層の導体配線を形成する工程と、 該第2層の導体配線にリンを注入エネルギー100ke A step of 3 × 10 16 cm -2 are implanted at V, a step of forming a conductor wiring of the second layer through the first interlayer insulating film on the conductor wiring of the first layer, conductors of the second layer phosphorus to the wiring injection energy 100ke
    Vで5×10 16 cm -2注入する工程と、 上記第2層の導体配線上に第2の層間絶縁膜を形成する工程と、 上記第2の層間絶縁膜及び第1の層間絶縁膜にそれぞれ上記第1層及び第2層の導体配線に通じる第1及び第2 A step of 5 × 10 16 cm -2 are implanted at V, a step of forming a second interlayer insulating film on the second layer of conductor wirings, to the second interlayer insulating film and the first interlayer insulating film each of the first and second leading to the conductor wiring of the first layer and the second layer
    のスルーホールを形成する工程と、 該第1及び第2のスルーホールに選択成長により導体としてタングステンを埋め込む工程と、 上記第2の層間絶縁膜上に上記第1及び第2のスルーホールに埋め込まれた導体に接続される第3層の導体配線を形成する工程と、 を含んでなることを特徴とする多層配線の製造方法。 Embedded in forming a through hole, and burying the tungsten conductor by selective growth in the first and second through holes, to said first and second through holes on said second interlayer insulating film method for manufacturing a multilayer wiring and a step, characterized in that it comprises a forming the conductor wiring of the third layer which is connected to the conductor.
JP467288A 1988-01-14 1988-01-14 Method of manufacturing a multilayer wiring Expired - Lifetime JPH0618196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP467288A JPH0618196B2 (en) 1988-01-14 1988-01-14 Method of manufacturing a multilayer wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP467288A JPH0618196B2 (en) 1988-01-14 1988-01-14 Method of manufacturing a multilayer wiring

Publications (2)

Publication Number Publication Date
JPH01184849A true JPH01184849A (en) 1989-07-24
JPH0618196B2 true JPH0618196B2 (en) 1994-03-09

Family

ID=11590396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP467288A Expired - Lifetime JPH0618196B2 (en) 1988-01-14 1988-01-14 Method of manufacturing a multilayer wiring

Country Status (1)

Country Link
JP (1) JPH0618196B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782912B2 (en) * 1990-04-20 1998-08-06 富士通株式会社 A method of manufacturing a semiconductor device
JP2596848B2 (en) * 1990-05-16 1997-04-02 猛英 白土 A method of manufacturing a semiconductor device
DE4021516A1 (en) * 1990-07-06 1992-01-16 Samsung Electronics Co Ltd Differential tungsten growth by CVD - by controlling reaction gas ratio for improved step coverage e.g. in DRAM mfr.
JP2691974B2 (en) * 1994-11-16 1997-12-17 株式会社東京機械製作所 Plate support device and the plate attachment apparatus
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips

Also Published As

Publication number Publication date Type
JPH01184849A (en) 1989-07-24 application
JP1881994C (en) grant

Similar Documents

Publication Publication Date Title
US5904565A (en) Low resistance contact between integrated circuit metal levels and method for same
US5087589A (en) Selectively programmable interconnections in multilayer integrated circuits
US4617193A (en) Planar interconnect for integrated circuits
US4621276A (en) Buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US4677735A (en) Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US4630357A (en) Method for forming improved contacts between interconnect layers of an integrated circuit
US5317197A (en) Semiconductor device
US6242808B1 (en) Semiconductor device with copper wiring and semiconductor device manufacturing method
US4746621A (en) Planar tungsten interconnect
US5284799A (en) Method of making a metal plug
US4977439A (en) Buried multilevel interconnect system
US4907066A (en) Planar tungsten interconnect with implanted silicon
US5110762A (en) Manufacturing a wiring formed inside a semiconductor device
US4937652A (en) Semiconductor device and method of manufacturing the same
US6518177B1 (en) Method of manufacturing a semiconductor device
US6713875B2 (en) Barrier layer associated with a conductor layer in damascene structures
JP2002075995A (en) Semiconductor device and its manufacturing method
US5296407A (en) Method of manufacturing a contact structure for integrated circuits
US5723362A (en) Method of forming interconnection
US4538344A (en) Method of forming electrode/wiring layer
JP2002075994A (en) Semiconductor device and its manufacturing method
EP0129389A2 (en) A method of producing a layered structure
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
JP2003203914A (en) Semiconductor integrated circuit device and manufacturing method therefor
JPH01184849A (en) Manufacture of multilayer interconnection

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term