JPH06181320A - 量子干渉トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 量子干渉トランジスタ及びその製造方法に関
し、電子が非弾性散乱を受けることなく、電子波の干渉
効果が得られるのは勿論のこと、簡単な手段を採ること
で、その電子波を充分に変調して顕著な干渉効果が得ら
れるようにする。 【構成】 半絶縁性ＧａＡｓ基板２１上に延在するＡｌ
ＧａＡｓバリヤ領域２３ＡとＡｌＧａＡｓグレーデッド
領域２３ＢとＧａＡｓ井戸領域２３ＣとＡｌＧａＡｓバ
リヤ領域２３ＤとＧａＡｓ井戸領域２３ＣとＡｌＧａＡ
ｓグレーデッド領域２３ＥとＡｌＧａＡｓバリヤ領域２
３Ｆとからなる電子走行層２３と、その上に在るｎ型Ａ
ｌＧａＡｓ電子供給層２４と、電子供給層２４と電子走
行層２３との界面近傍の電子走行層２３側に生成される
二次元キャリヤガス層に接続したソース電極２６及びド
レイン電極２７と、ＧａＡｓ井戸領域２３ＣとＡｌＧａ
Ａｓバリヤ領域２３ＤとＧａＡｓ井戸領域２３Ｃの直上
方に在るゲート電極２８とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アハロノフ・ボーム
（Ａｈａｒｏｎｏｖ−Ｂｏｈｍ）効果（以下、ＡＢ効果
とする）を利用した量子干渉トランジスタ及びその製造
方法の改良に関する。

【０００２】近年、半導体分野に於ける微細加工技術は
大きく進歩し、サブミクロンの加工が容易に実現できる
ようになった。このような加工技術に依って現出される
微細な空間に於いては、電子の量子力学的な波の性質が
顕在化する。この現象は、既存の半導体装置の性能向上
を阻害する懸念もあるが、電子の波として性質を積極的
に利用して新たな半導体装置を開発することが試みられ
ている。

【０００３】現在、電子計算機などの電子機器につい
て、更なる高速化、情報処理能力の増大などが要求さ
れ、そして、この要求は将来に亙って絶えることなく引
き継がれてゆくものと考えられる。これを実現する為の
半導体装置の一つとして量子干渉トランジスタが大いに
期待されているのであるが、その実用化には未だ多くの
改良が必要である。

【０００４】

【従来の技術】量子干渉トランジスタでは、電子が波と
しての性質をもつことから、二つのチャネルを通過した
電子が電場や磁場の影響を受けて互いに位相差を生じて
干渉し合う際、量子力学的な干渉の効果としてＡＢ効果
が現れるのである。

【０００５】図１９は従来例を解説する為のＡＢ効果を
利用した量子干渉トランジスタの要部斜面図である（要
すれば「Ｓ．Ｄａｔｔａ，Ｓｕｐｅｒｌａｔｔｉｃｅｓ
ａｎｄ Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ，６，８３
（１９８９）．」を参照）。図に於いて、１は半絶縁性
ＧａＡｓ基板、２はｉ−ＧａＡｓバッファ層、３はｉ−
ＧａＡｓ能動層、４はｎ型ＡｌＧａＡｓ電子供給層、５
はソース電極、６はドレイン電極、７はゲート電極をそ
れぞれ示している。尚、図示していないが、ｉ−ＧａＡ
ｓ能動層３とｎ型ＡｌＧａＡｓ電子供給層４とで形成さ
れるヘテロ界面に於ける近傍のｉ−ＧａＡｓ能動層３側
には二次元電子ガス層が生成されていることは勿論であ
る。

【０００６】この従来例を動作させるには、例えば、ソ
ース電極５を接地し、ドレイン電極６に正電圧を印加す
ると、ソース側から注入された電子は二次元電子ガス層
を通ってドレイン側に到達するのであるが、途中のリン
グ状部分の入口において二つの経路に分岐し、リング状
部分の出口に於いて再び合流する。

【０００７】ここで、リング状部分の一方の経路上に形
成されているゲート電極７に電圧を印加すると、リング
状部分の二つの経路に流れる電子波間に位相差が生じ、
これら電子波の干渉に依ってドレイン電極６に達する電
子の数が変化する。従って、ゲート電極７に印加するゲ
ート電圧の如何に応じてドレイン電流を変化させること
ができるのである。

【０００８】図１９について説明した量子干渉トランジ
スタに於いては、電子波を実空間上で分岐し、また、合
流させることに依って、電子は非弾性散乱を受けること
なく良好な干渉効果が得られている。然しながら、この
量子干渉トランジスタを実現するには、電子波を分岐及
び合流させる為のリング状部分が必要であり、これは通
常の半導体装置には普遍的な形状・構造ではないことか
ら、高集積化には向かない旨の問題があった。

【０００９】そこで、本発明者は、図１９について説明
した従来例の欠点を解消する為、波数空間（逆空間）で
電子波の分岐及び合流を行う量子干渉トランジスタを実
現させた（要すれば、特願平４−４６５４８号を参
照）。

【００１０】図２０は本発明者の発明に係わる既出願の
量子干渉トランジスタを表す要部説明図である。図に於
いて、（Ａ）は平面、（Ｂ）は要部切断側面、１１は半
絶縁性ＧａＡｓ基板、１２はアンドープＧａＡｓバッフ
ァ層、１３は１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ，１３Ｅ
からなる電子走行層、１３ＡはアンドープＡｌ_0.1 Ｇａ
_0.9 Ａｓバリヤ領域、１３ＢはアンドープＡｌＧａＡｓ
グレーデッド領域、１３ＣはアンドープＧａＡｓ井戸領
域、１３ＤはアンドープＡｌＧａＡｓグレーデッド領
域、１３ＥはアンドープＡｌ_0.1 Ｇａ_0.9 Ａｓバリヤ領
域、１４はｎ型Ａｌ_0.3 Ｇａ_0.7 Ａｓ電子供給層、１５
は絶縁膜、１６はゲート電極、１７はソース電極、１８
はドレイン電極をそれぞれ示している。

【００１１】この量子干渉トランジスタでは、電子走行
層１３と電子供給層１４とはヘテロ界面を生成し、その
ヘテロ界面近傍に於ける電子走行層１３側には二次元電
子ガス層を生成させなければならない。従って、同じＡ
ｌＧａＡｓを用いているバリヤ領域１３Ａ及び１３Ｅと
電子供給層１４とはＡｌのｘ値を相違させてヘテロ接合
を生成できるようにしてあり、また、グレーデッド領域
１３Ｂ及び１３Ｄは、Ａｌのｘ値を０．１→０、或い
は、０→０．１に変化させるものであるから、問題なく
電子供給層１４との間でヘテロ接合を生成することがで
きる。

【００１２】図２１は図２０について説明した量子干渉
トランジスタのエネルギ・バンド・ダイヤグラムであ
り、図２０に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。尚、このエネルギ
・バンド・ダイヤグラムでは、簡明にする為、伝導帯の
底Ｅ_C のみを表してある。

【００１３】図から明らかなように、ソース電極１７か
らアンドープＡｌ_0.1 Ｇａ_0.9 Ａｓバリヤ領域１３Ａに
対して注入された電子は電子波となってアンドープＡｌ
_0.1Ｇａ_0.9 Ａｓバリヤ領域１３Ｅに向かって進行する
のであるが、途中のアンドープＡｌＧａＡｓグレーデッ
ド領域１３Ｂ、アンドープＧａＡｓ井戸領域１３Ｃ、ア
ンドープＡｌＧａＡｓグレーデッド領域１３Ｄに於いて
エネルギ（波数）的に分岐して二つのエネルギ準位を生
成する。尚、この二つのエネルギ準位のうちの一方は量
子準位である。

【００１４】さて、各領域１３Ａ乃至１３Ｅではエネル
ギが保存されるので、領域１３Ｂ，１３Ｃ，１３Ｄに於
いては、領域１３Ａ或いは領域１３Ｅに於ける電子波の
波数よりも高い波数の電子波と低い波数の電子波の二つ
に分かれることになる。従って、領域１３Ｂ，１３Ｃ，
１３Ｄでの電子波の周期は領域１３Ａ及び領域１３Ｅで
の周期に比較して大きいものと小さいものとに変化す
る。

【００１５】図２２は図２０及び図２１について説明し
た量子干渉トランジスタの動作を解説する為の電子波の
振幅対距離の関係を表す線図であり、図では、縦軸に電
子波の振幅（任意単位）を、また、横軸に距離をそれぞ
れ採ってある。図に於いて、（Ａ）及び（Ｂ）はそれぞ
れ異なる事例を示し、何れも、電子波が干渉する状態を
説明する為に模式的に表したものである。

【００１６】ここで、領域１３Ｂ乃至領域１３Ｄにゲー
ト電極１６を利用して電場を印加すると電子波は変調さ
れる。二つに分かれた電子波の経路は空間的に同じ位置
にあるので、電場から同じ影響を受け、同じだけ波数が
変換する。然しながら、二つに分かれた電子波の波数の
値が異なっているので、印加された電場に応じた波数の
変化量に依って、合流した電子波の振幅を変化させるこ
とができる。

【００１７】即ち、（Ａ）の場合、合流位置での電子波
の両方の振幅が０であるから、合流した電子波は元の電
子波の状態、従って、領域１３Ａに於ける電子波の状態
に戻ることになる。（Ｂ）の場合、合流位置での電子波
の振幅は、両方とも０ではなく、しかも、同じ符号（マ
イナス）の振幅であることから、合流した電子波は、元
の電子波に比較すると振幅が大きくなる。

【００１８】前記したように、図２０及び図２１に見ら
れる量子干渉トランジスタは、ゲート電極１６に印加す
る電圧に応じて電子波の干渉状態が制御されてドレイン
電流が変化し、トランジスタ動作をすることができる。

【００１９】図２３は図２０乃至図２２について説明し
た量子干渉トランジスタのトランジスタ動作を説明する
為のゲート電圧対ドレイン電流の関係を表す線図であ
り、横軸にゲート電圧を、そして、縦軸にドレイン電流
をそれぞれ採ってある。図から明らかなように、ゲート
電圧を変化させることでドレイン電流が変化している。
尚、これは実験した際のデータであって、ゲート電圧を
周期的に変化させたので、ドレイン電流も周期的に変化
している。

【００２０】

【発明が解決しようとする課題】図２０乃至図２３につ
いて解説した量子干渉トランジスタに於いては、電子波
を波数空間（逆空間）で分岐及び合流させることで、電
子が非弾性散乱を受けることなく干渉効果が得られるの
であるが、量子井戸を用いている関係から、電子波が分
岐している領域を長くすることができず、従って、ゲー
ト電極に依って電子波の位相を大きく変調させることは
困難である。

【００２１】本発明は、電子が非弾性散乱を受けること
なく、電子波の干渉効果が得られるのは勿論のこと、簡
単な手段を採ることで、その電子波を充分に変調するこ
とができるようにし、顕著な干渉効果を得ようとする。

【００２２】

【課題を解決するための手段】本発明では、電子波がエ
ネルギ的に二つに分岐して進行する領域を多重量子井戸
化することで従来の量子干渉トランジスタよりも長く
し、分岐された電子波の位相変調を充分に行って干渉効
果が大きく現れるようにすることが基本になっている。

【００２３】前記したところから、本発明に依る量子干
渉トランジスタ及びその製造方法に於いては、 （１）面指数（１００）から僅かな角度ずれた面を主面
とする化合物半導体基板（例えば半絶縁性ＧａＡｓ基板
２１）上に形成され且つ前記主面と平行する方向に順に
接して延在するアンドープのバリヤ領域（例えばアンド
ープＡｌＧａＡｓバリヤ領域２３Ａ）及びアンドープの
グレーデッド領域（例えばアンドープＡｌＧａＡｓグレ
ーデッド領域２３Ｂ）及びアンドープの井戸領域（例え
ばアンドープＧａＡｓ井戸領域２３Ｃ）及びキャリヤが
トンネル可能な厚さをもつアンドープのバリヤ領域（例
えばアンドープＡｌＧａＡｓバリヤ領域２３Ｄ）及びア
ンドープの井戸領域（例えばアンドープＧａＡｓ井戸領
域２３Ｃ）及びアンドープのグレーデッド領域（例えば
アンドープＡｌＧａＡｓグレーデッド領域２３Ｅ）及び
アンドープのバリヤ領域（例えばアンドープＡｌＧａＡ
ｓバリヤ領域２３Ｆ）のそれぞれからなる電子走行層
（例えば電子走行層２３）と、前記電子走行層上に展延
して形成されヘテロ界面を生成する一導電型不純物含有
キャリヤ供給層（例えばｎ型ＡｌＧａＡｓ電子供給層２
４）と、前記一導電型不純物含有キャリヤ供給層と電子
走行層とのヘテロ界面近傍の電子走行層側に生成される
二次元キャリヤガス層に導電接続されたソース電極（例
えばソース電極２６）及びドレイン電極（例えばドレイ
ン電極２７）と、前記順に接して延在するアンドープの
井戸領域及びキャリヤがトンネル可能な厚さをもつアン
ドープのバリヤ領域及びアンドープの井戸領域の直上方
に在って前記ソース電極及びドレイン電極の間に形成さ
れたゲート電極（例えばゲート電極２８）とを備えてな
ることを特徴とするか、或いは、

【００２４】（２）前記（１）に於いて、アンドープの
井戸領域内に介在しキャリヤがトンネル可能な厚さをも
つアンドープのバリヤ領域が間隔をおいた複数であるこ
とを特徴とするか、或いは、

【００２５】（３）前記（２）に於いて、複数のバリヤ
領域の間隔をソース側からドレイン側に向かって徐々に
狭くしたことを特徴とするか、或いは、

【００２６】（４）面指数（１００）から僅かな角度ず
れた面を主面とし且つ一定の間隔を隔てて相互に平行な
段差（例えば段差２１Ａ）をもつ化合物半導体基板（例
えば半絶縁性ＧａＡｓ基板２１）上に原子層エピタキシ
法を適用することに依って前記段差から前記化合物半導
体基板の主面に平行する方向にアンドープのバリヤ領域
（例えばアンドープＡｌＧａＡｓバリヤ領域２３Ａ）及
びアンドープのグレーデッド領域（例えばアンドープＡ
ｌＧａＡｓグレーデッド領域２３Ｂ）及びアンドープの
井戸領域（例えばアンドープＧａＡｓ井戸領域２３Ｃ）
及びキャリヤがトンネル可能な厚さをもつアンドープの
バリヤ領域（例えばアンドープＡｌＧａＡｓバリヤ領域
２３Ｄ）及びアンドープの井戸領域（例えばアンドープ
ＧａＡｓ井戸領域２３Ｃ）及びアンドープのグレーデッ
ド領域（例えばアンドープＡｌＧａＡｓグレーデッド領
域２３Ｅ）及びアンドープのバリヤ領域（例えばアンド
ープＡｌＧａＡｓバリヤ領域２３Ｆ）のそれぞれを順に
接して延在させる過程を繰り返して所要厚さの電子走行
層（例えば電子走行層２３）を形成する工程と、次い
で、前記電子走行層上にヘテロ界面を生成する為の一導
電型不純物含有キャリヤ供給層（例えばｎ型ＡｌＧａＡ
ｓ電子供給層２４）を展延して形成する工程と、次い
で、前記一導電型不純物含有キャリヤ供給層と電子走行
層とのヘテロ界面近傍の電子走行層側に生成される二次
元キャリヤ・ガス層に導電接続されたソース電極（例え
ばソース電極２６）及びドレイン電極（例えばドレイン
電極２７）を形成する工程と、次いで、前記順に接して
延在するアンドープの井戸領域及びキャリヤがトンネル
可能な厚さをもつアンドープのバリヤ領域及びアンドー
プの井戸領域の直上方且つ前記ソース電極及びドレイン
電極の間にゲート電極（例えばゲート電極２８）を形成
する工程とが含まれてなることを特徴とするか、或い
は、

【００２７】（５）前記（４）に於いて、キャリヤがト
ンネル可能な厚さをもつアンドープのバリヤ領域をアン
ドープの井戸領域内に間隔をおいて複数個形成する工程
が含まれてなることを特徴とするか、或いは、

【００２８】（６）前記（５）に於いて、キャリヤがト
ンネル可能な厚さをもつアンドープのバリヤ領域をアン
ドープの井戸領域内にソース側からドレイン側に向かっ
て間隔を徐々に狭くして複数個形成する工程が含まれて
なることを特徴とする。

【００２９】

【作用】本発明に依って得られる量子干渉トランジスタ
では、勿論、電子波が波数空間（逆空間）で二つに分岐
し、そして合流することで干渉を起こすのであるが、電
子波がゲート電極の制御電圧に依って位相変調を受ける
領域には、電子波がトンネリングできる程度の薄いバリ
ヤ層を介在させてあることから、その位相変調を受ける
領域、即ち、量子井戸は、全体的な幅を広くしても、そ
の量子井戸は所謂多重量子井戸的な構成になるので、薄
いバリヤ層で分けられた各量子井戸に於いてはエネルギ
準位を充分に高く維持することができる。

【００３０】従って、電子波は充分に長い領域に亙って
エネルギ的に二つに分岐して進行することができるか
ら、各々の位相が大きく変調されてから合流するので、
干渉効果は顕著に現れる。

【００３１】また、電子波がトンネリング可能なバリヤ
層が存在する間隔を徐々に狭くする構成を採ると、ソー
ス・ドレイン間に或る程度の高い電圧を印加した場合、
量子準位は全ての量子井戸で連結された状態にすること
ができるので、電子波は長い領域に亙ってエネルギ的に
二つに分岐されるだけでなく、ドレイン電流を大きくす
ることもできる。

【００３２】

【実施例】図１は第一実施例を解説する為の量子干渉ト
ランジスタを表す要部切断側面図である。図に於いて、
２１は半絶縁性ＧａＡｓ基板、２２はアンドープＧａＡ
ｓバッファ層、２３は２３Ａ，２３Ｂ，２３Ｃ，２３
Ｄ，２３Ｅ，２３Ｆからなる電子走行層、２３Ａはアン
ドープＡｌＧａＡｓバリヤ領域、２３ＢはアンドープＡ
ｌＧａＡｓグレーデッド領域、２３ＣはアンドープＧａ
Ａｓ井戸領域、２３ＤはアンドープＡｌＧａＡｓバリヤ
領域、２３ＥはアンドープＡｌＧａＡｓグレーデッド領
域、２３ＦはアンドープＡｌＧａＡｓバリヤ領域、２４
はｎ型ＡｌＧａＡｓ電子供給層、２５は絶縁膜、２６は
ソース電極、２７はドレイン電極、２８はゲート電極を
それぞれ示している。

【００３３】本発明の量子干渉トランジスタに於いて
も、図２０乃至図２３について説明した従来の技術に依
る量子干渉トランジスタと同様、電子走行層２３と電子
供給層２４とはヘテロ界面を生成し、そのヘテロ界面近
傍に於ける電子走行層２３側には二次元電子ガス層を生
成させなければならない。従って、同じＡｌＧａＡｓを
用いているバリヤ領域２３Ａ及び２３Ｄ及び２３Ｆと電
子供給層２４とはＡｌのｘ値を相違させてヘテロ接合を
生成できるようにしてあり、そして、グレーデッド領域
２３Ｂ及び２３Ｅは、Ａｌのｘ値を０．１→０、或い
は、０→０．１に変化させるものであるから、問題なく
電子供給層２４との間でヘテロ接合を生成することがで
きる。尚、これ等の事柄は他の実施例についても同様で
ある。

【００３４】前記各部分について主要なデータを例示す
ると次の通りである。 （１） 半絶縁性ＧａＡｓ基板２１について 主面の面指数が（１００）から僅かにずれたオフ基板で
ある。 （２） アンドープＧａＡｓバッファ層２２について 厚さ：０．３〔μｍ〕 （３） アンドープＡｌＧａＡｓバリヤ領域２３Ａにつ
いて Ａｌのｘ値：０．１ 電子走行方向の幅：５０〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （４） アンドープＡｌＧａＡｓグレーデッド領域２３
Ｂについて Ａｌのｘ値：０．１→０（バリヤ領域２３Ａ→井戸領域
２３Ｃ） 電子走行方向の幅：１５〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （５） 二つのアンドープＧａＡｓ井戸領域２３Ｃにつ
いて 電子走行方向の幅：２０〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （６） アンドープＡｌＧａＡｓバリヤ領域２３Ｄにつ
いて Ａｌのｘ値：０．１ 電子走行方向の幅：５〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （７） アンドープＡｌＧａＡｓグレーデッド領域２３
Ｅについて Ａｌのｘ値：０→０．１（井戸領域２３Ｃ→バリヤ領域
２３Ｆ） 電子走行方向の幅：１５〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （８） アンドープＡｌＧａＡｓバリヤ領域２３Ｆにつ
いて Ａｌのｘ値：０．１ 電子走行方向の幅：５０〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （９） ｎ型ＡｌＧａＡｓ電子供給層２４について Ａｌのｘ値：０．３ 不純物：Ｓｉ 不純物濃度：１×１０¹⁸〔cm^-3〕 厚さ：１００〔ｎｍ〕 （１０） 絶縁膜２５について 材料：ＳｉＯ₂ 厚さ：２００〔ｎｍ〕 （１１） ソース電極２６及びドレイン電極２７につい
て 材料：ＡｕＧｅ／Ａｕ 厚さ：２００〔ｎｍ〕／３００〔ｎｍ〕 （１２） ゲート電極２８について 材料：Ａｌ 厚さ：３００〔ｎｍ〕

【００３５】図２乃至図１０は図１に見られる第一実施
例を製造する工程を解説する為の工程要所に於ける量子
干渉トランジスタを表す要部切断側面図であり、以下、
これ等の図を参照しつつ詳細に説明する。尚、図１に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとし、また、図１も後の工程説明に用い
る。

【００３６】図２参照 ２−（１） 図示されているように、一定の間隔を隔てて相互に平行
な段差２１Ａをもつ（１００）面からのオフ基板である
半絶縁性ＧａＡｓ基板２１を用意する。

【００３７】図３参照 ３−（１） 原子層エピタキシ（ａｔｏｍｉｃ ｌａｙｅｒ ｅｐｉ
ｔａｘｙ：ＡＬＥ）法を適用することに依り、基板２１
上に厚さ０．３〔μｍ〕のアンドープＧａＡｓバッファ
層２２を成長させる。このバッファ層２２の表面は、基
板２１の表面に在る段差２１Ａを引き継ぐ段差が生成さ
れるのであるが、その段差は一原子層に相当する整った
形状になる。尚、以下、段差は全て記号２１Ａで指示す
る。

【００３８】図４参照 ４−（１） ＡＬＥ法を適用することに依って、バッファ層２２に於
ける一原子層の段差２１Ａから表面に沿って一原子層の
厚さだけアンドープＡｌＧａＡｓバリヤ領域２３Ｆを成
長させ、電子走行方向に５０〔ｎｍ〕延在させる。尚、
この場合に於けるＡｌのｘ値は前記したように例えば
０．１である。

【００３９】図５参照 ５−（１） 引き続きＡＬＥ法を適用することに依って、Ａｌのｘ値
を０．１から０へと漸減しつつアンドープＡｌＧａＡｓ
の成長を行い、アンドープＡｌＧａＡｓグレーデッド領
域２３Ｅを形成し、電子走行方向に１５〔ｎｍ〕延在さ
せる。

【００４０】図６参照 ６−（１） 引き続きＡＬＥ法を適用することに依り、アンドープＧ
ａＡｓ井戸領域２３Ｃの成長を行い、電子走行方向に２
０〔ｎｍ〕延在させる。 ６−（２） 引き続きＡＬＥ法を適用することに依り、アンドープＡ
ｌＧａＡｓバリヤ領域２３Ｄの成長を行い、電子走行方
向に５〔ｎｍ〕延在させる。尚、このバリヤ領域２３Ｄ
の厚さは電子波が充分にトンネリングできる。また、こ
の場合、Ａｌのｘ値は前記したように例えば０．１であ
る。 ６−（３） 引き続きＡＬＥ法を適用することに依り、アンドープＧ
ａＡｓ井戸領域２３Ｃの成長を行い、電子走行方向に２
０〔ｎｍ〕延在させる。

【００４１】図７参照 ７−（１） 引き続きＡＬＥ法を適用することに依り、Ａｌのｘ値を
０から０．１へと漸増しつつアンドープＡｌＧａＡｓの
成長を行い、アンドープＡｌＧａＡｓグレーデッド領域
２３Ｂを形成し、電子走行方向に１５〔ｎｍ〕延在させ
る。

【００４２】図８参照 ８−（１） 引き続きＡＬＥ法を適用することに依り、アンドープＡ
ｌＧａＡｓバリヤ領域２３Ａを成長させ、電子走行方向
に５０〔ｎｍ〕延在させる。尚、この場合に於けるＡｌ
のｘ値は前記したように例えば０．１である。

【００４３】図９参照 ９−（１） 図４乃至図８について説明した工程を繰り返し、前記し
た各領域の厚さを約８００〔ｎｍ〕程度にして電子走行
層２３を完成させる。

【００４４】図１０参照 １０−（１） ＡＬＥ法を適用することに依り、電子走行層２３上にｎ
型ＡｌＧａＡｓ電子供給層２４を形成する。この段階
で、電子走行層２３と電子供給層２４との界面近傍に於
ける電子走行層２３側には二次元電子ガス層が生成され
る。

【００４５】図１参照 １−（１） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、厚
さ例えば２００〔ｎｍ〕のＳｉＯ₂ からなる絶縁膜２５
を形成する。 １−（２） リソグラフィ技術に於けるレジスト・プロセス及びエッ
チング・ガスをＣＨＦ₃ とする反応性イオン・エッチン
グ（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩ
Ｅ）法を適用することに依り、ＳｉＯ₂ からなる絶縁膜
２５の選択的エッチングを行ってソース電極コンタクト
用開口及びドレイン電極コンタクト用開口を形成する。

【００４６】１−（３） 前記工程１−（２）で形成したレジスト膜をそのまま残
した状態で真空蒸着法を適用することに依ってＡｕＧｅ
／Ａｕ膜を形成し、その後、レジスト膜を除去するリフ
ト・オフ法に依ってパターニングを行う。 １−（４） 温度約４５０〔℃〕、時間約１〔分〕の合金化熱処理を
行ってオーミック・コンタクトのソース電極２６及びド
レイン電極２７を形成する。 １−（５） リソグラフィ技術に於けるレジスト・プロセス及びエッ
チング・ガスをＣＨＦ₃ とするＲＩＥ法を適用すること
に依り、ＳｉＯ₂ からなる絶縁膜２５の選択的エッチン
グを行ってゲート電極コンタクト用開口を形成する。

【００４７】１−（６） 前記工程１−（４）で形成したレジスト膜をそのまま残
した状態で真空蒸着法を適用することに依ってＡｌ膜を
形成し、その後、レジスト膜を除去するリフト・オフ法
に依って、Ａｌ膜からなるショットキ・コンタクトのゲ
ート電極２８を形成する。

【００４８】このようにして得られた第一実施例の量子
干渉トランジスタに於いては、電子波がエネルギ的に二
つに分岐して進行する領域が、図２０乃至図２３につい
て説明した従来の量子干渉トランジスタに比較し、単純
に二倍とはならないまでも、約１．７倍乃至１．８倍程
度に長くすることができるので、電子波の位相変調を充
分に行うことが可能であって、干渉効果が顕著に現れ
る。

【００４９】図１１は第一実施例の量子干渉トランジス
タに関するエネルギ・バンド・ダイヤグラムである。
尚、図１乃至図１０に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。また、図
１１では、簡明にする為、伝導帯の底Ｅ_C のみを表して
ある。

【００５０】第一実施例の場合、二つの量子井戸である
各井戸領域２３Ｃの幅は同じである為、そこに生成され
る電子に関する第一量子準位ｅ₁ は同じエネルギとなっ
ていて、ソース側から注入された電子は量子井戸領域の
入口に達するとエネルギ・レベルが高いものと低いもの
との二つに分かれ、高いものは、バリヤ領域２３Ｄに依
る電位障壁の上を越えて進行し、また、低いものは、バ
リヤ領域２３Ｄをトンネルして進行することができるの
で、何れにせよドレイン側に達することができる。

【００５１】この場合、ソース・ドレイン間に印加する
電圧は低くて良いので、ソース側及びドレイン側のエネ
ルギは等しいと考えて良く、図でもそのように表してあ
る。若し、ソース・ドレイン間にエネルギ差が若干存在
したとしても、量子井戸中に生成される量子準位にはエ
ネルギのぼけがあるので、電子はトンネリング可能であ
る。

【００５２】図１２は図１乃至図１１について説明した
第一実施例の量子干渉トランジスタのゲート電圧対ドレ
イン電流の関係を表す線図であり、横軸にゲート電圧
を、そして、縦軸にドレイン電流をそれぞれ採ってあ
る。図から明らかなように、ゲート電圧を変化させるこ
とでドレイン電流が変化している。尚、これは実験した
際のデータであって、ゲート電圧を周期的に変化させた
ので、ドレイン電流も周期的に変化している。

【００５３】図１３は第二実施例を解説する為の量子干
渉トランジスタを表す要部切断側面図であり、図１乃至
図１２に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。第二実施例が第一実施
例と相違するところは、井戸領域２３Ｃと薄いバリヤ領
域２３Ｄの数を第一実施例に比較して更に多くしたとこ
ろにあり、第一実施例では二重量子井戸であるのに対
し、第二実施例では更に多重化された量子井戸になって
いる。

【００５４】このような構成をもつ第二実施例の量子干
渉トランジスタに於いては、電子波の位相変調を行う領
域が第一実施例に比較し、更に長くなっていることは云
うまでもなく、従って、図からも明らかなようにゲート
電極２８に於けるゲート長も長くなっている。

【００５５】図１４は第二実施例の量子干渉トランジス
タに関するエネルギ・バンド・ダイヤグラムである。
尚、図１乃至図１３に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。また、図
１４では、簡明にする為、伝導帯の底Ｅ_C のみを表して
ある。

【００５６】第二実施例の場合、全ての量子井戸につい
て、生成された第一量子準位のエネルギが同じになるよ
うな井戸幅、即ち、井戸領域２３Ｃの厚さを設定してあ
る。但し、この場合、最もソース側及び最もドレイン側
の量子井戸の形状は、他の量子井戸と異なる為、これ等
二つの量子井戸の井戸幅は他の量子井戸の井戸幅に比較
して若干広くすることが必要である。

【００５７】また、この場合も、第一実施例と同様、各
量子井戸間のポテンシャル・バリヤをなすバリヤ領域２
３Ｄは薄いので、電子はトンネル効果に依って容易に透
過することができる。従って、量子井戸領域の入口で二
つに分かれた電子波のうち、低エネルギで量子井戸内を
進行する電子波も複数のバリヤ領域２３Ｄをトンネルし
てドレイン側に達することができる。

【００５８】更にまた、この場合も、第一実施例と同
様、ソース・ドレイン間に印加する電圧は低くて良いの
で、ソース側並びにドレイン側のエネルギは等しいと考
えて良く、図でもそのように表してある。若し、ソース
・ドレイン間にエネルギ差が若干存在したとしても、量
子井戸中に生成される量子準位にはエネルギのぼけがあ
るので、電子はトンネリング可能である。

【００５９】図１５は図１３及び図１４について説明し
た第二実施例の量子干渉トランジスタのゲート電圧対ド
レイン電流の関係を表す線図であり、横軸にゲート電圧
を、そして、縦軸にドレイン電流をそれぞれ採ってあ
る。図から明らかなように、ゲート電圧を変化させるこ
とでドレイン電流が変化している。尚、これも、第一実
施例と同様、実験した際のデータであって、ゲート電圧
を周期的に変化させたので、ドレイン電流も周期的に変
化している。

【００６０】図１６は第三実施例を解説する為の量子干
渉トランジスタを表す要部切断側面図であり、図１乃至
図１５に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。第三実施例が第一実施
例或いは第二実施例と相違するところは、井戸領域２３
Ｃと薄いバリヤ領域２３Ｄの数を第一実施例に比較して
更に多くし且つ量子井戸の井戸幅、即ち、井戸領域の厚
さをソース側からドレイン側に向かって徐々に薄くした
ところにあり、従って、ここでは、井戸領域を記号２３
Ｃ₁ ，２３Ｃ₂ ，２３Ｃ₃ ・・・・で指示してある。
尚、バリヤ領域２３Ｄの厚さは変わりない。

【００６１】このような構成をもつ第三実施例の量子干
渉トランジスタに於いては、第二実施例と同様、電子波
の位相変調を行う領域が第一実施例に比較して長くなっ
ていて、しかも、第一実施例或いは第二実施例に比較す
るとソース・ドレイン間に高い電圧を印加することが可
能である。

【００６２】図１７は第三実施例の量子干渉トランジス
タに関するエネルギ・バンド・ダイヤグラムである。
尚、図１乃至図１６に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。また、図
１７では、簡明にする為、伝導帯の底Ｅ_C のみを表して
ある。

【００６３】一般に、ソース・ドレイン間に高い電圧を
印加した場合、その間のエネルギ・バンドは傾斜をもつ
ようになる。第二実施例では、多数のバリヤ領域２３
Ｄ、従って、多数の井戸領域２３Ｃが設けられているの
で、高い電圧を印加した場合、各量子井戸内に生成され
る第一量子準位のエネルギは一致せず、従って、電子が
各バリヤ領域２３Ｄをトンネルすることは困難になる。

【００６４】第三実施例の場合、第二実施例と同様、多
数のバリヤ領域２３Ｄ及び多数の井戸領域２３Ｃ₁ ，２
３Ｃ₂ ・・・・を設けた構成になっていて、ソース・ド
レイン間に高い電圧を印加した場合、エネルギ・バンド
は傾斜するのであるが、各量子井戸の幅がソース側から
ドレイン側に向かって徐々に狭くなるように、即ち、第
一量子準位のエネルギが徐々に高くなるように設定され
ていることから、エネルギ・バンドに傾斜を生じても、
第一量子準位のエネルギはフラットになり、電子が複数
の全バリヤ領域２３Ｄをトンネルできる。

【００６５】図１８は図１６及び図１７について説明し
た第三実施例の量子干渉トランジスタのゲート電圧対ド
レイン電流の関係を表す線図であり、横軸にゲート電圧
を、そして、縦軸にドレイン電流をそれぞれ採ってあ
る。図から明らかなように、ゲート電圧を変化させるこ
とでドレイン電流が充分に変化している。尚、これも、
第一実施例と同様、実験した際のデータであって、ゲー
ト電圧を周期的に変化させたので、ドレイン電流も周期
的に変化している。

【００６６】

【発明の効果】本発明に依る量子干渉トランジスタ及び
その製造方法に於いては、化合物半導体基板上に主面と
平行する方向に順に接して延在するアンドープのバリヤ
領域及びアンドープのグレーデッド領域及びアンドープ
の井戸領域及びキャリヤがトンネル可能な厚さをもつア
ンドープのバリヤ領域及びアンドープの井戸領域及びア
ンドープのグレーデッド領域及びアンドープのバリヤ領
域のそれぞれからなる電子走行層が形成され、電子走行
層上にヘテロ界面を生成する一導電型不純物含有キャリ
ヤ供給層が形成され、ヘテロ界面近傍の電子走行層側に
生成される二次元キャリヤガス層に導電接続されたソー
ス電極及びドレイン電極が形成され、順に接して延在す
るアンドープの井戸領域及びキャリヤがトンネル可能な
厚さをもつアンドープのバリヤ領域及びアンドープの井
戸領域の直上方の且つソース電極及びドレイン電極間に
ゲート電極が形成されている。

【００６７】本発明に於いては、電子波がゲート電極の
制御電圧に依って位相変調を受ける領域に電子波がトン
ネリングできる程度の薄いバリヤ層を介在させてあるこ
とから、その位相変調を受ける領域、即ち、量子井戸
は、全体的な幅を広くしても、その量子井戸は所謂多重
量子井戸的な構成になるので、薄いバリヤ層で分けられ
た各量子井戸に於いてはエネルギ準位を充分に高く維持
することができる。従って、電子波は充分に長い領域に
亙ってエネルギ的に二つに分岐して進行することができ
るから、各々の位相は大きく変調されてから合流するの
で、干渉効果が顕著に現れる。

【００６８】また、電子波がトンネリング可能なバリヤ
層が存在する間隔を徐々に狭くする構成を採ると、ソー
ス・ドレイン間に或る程度の高い電圧を印加した場合、
量子準位は全ての量子井戸で連結された状態にすること
ができるので、電子波は長い領域に亙ってエネルギ的に
二つに分岐されるだけでなく、ドレイン電流を大きくす
ることもできる。

【図面の簡単な説明】

【図１】第一実施例を解説する為の量子干渉トランジス
タを表す要部切断側面図である。

【図２】図１に見られる第一実施例を製造する工程を解
説する為の工程要所に於ける量子干渉トランジスタを表
す要部切断側面図である。

【図３】図１に見られる第一実施例を製造する工程を解
説する為の工程要所に於ける量子干渉トランジスタを表
す要部切断側面図である。

【図４】図１に見られる第一実施例を製造する工程を解
説する為の工程要所に於ける量子干渉トランジスタを表
す要部切断側面図である。

【図５】図１に見られる第一実施例を製造する工程を解
説する為の工程要所に於ける量子干渉トランジスタを表
す要部切断側面図である。

【図６】図１に見られる第一実施例を製造する工程を解
説する為の工程要所に於ける量子干渉トランジスタを表
す要部切断側面図である。

【図７】図１に見られる第一実施例を製造する工程を解
説する為の工程要所に於ける量子干渉トランジスタを表
す要部切断側面図である。

【図８】図１に見られる第一実施例を製造する工程を解
説する為の工程要所に於ける量子干渉トランジスタを表
す要部切断側面図である。

【図９】図１に見られる第一実施例を製造する工程を解
説する為の工程要所に於ける量子干渉トランジスタを表
す要部切断側面図である。

【図１０】図１に見られる第一実施例を製造する工程を
解説する為の工程要所に於ける量子干渉トランジスタを
表す要部切断側面図である。

【図１１】第一実施例の量子干渉トランジスタに関する
エネルギ・バンド・ダイヤグラムである。

【図１２】図１乃至図１１について説明した第一実施例
の量子干渉トランジスタのゲート電圧対ドレイン電流の
関係を表す線図である。

【図１３】第二実施例を解説する為の量子干渉トランジ
スタを表す要部切断側面図である。

【図１４】第二実施例の量子干渉トランジスタに関する
エネルギ・バンド・ダイヤグラムである。

【図１５】図１３及び図１４について説明した第二実施
例の量子干渉トランジスタのゲート電圧対ドレイン電流
の関係を表す線図である。

【図１６】第三実施例を解説する為の量子干渉トランジ
スタを表す要部切断側面図である。

【図１７】第三実施例の量子干渉トランジスタに関する
エネルギ・バンド・ダイヤグラムである。

【図１８】図１６及び図１７について説明した第三実施
例の量子干渉トランジスタのゲート電圧対ドレイン電流
の関係を表す線図である。

【図１９】従来例を解説する為のＡＢ効果を利用した量
子干渉トランジスタの要部斜面図である。

【図２０】本発明者の発明に係わる既出願の量子干渉ト
ランジスタを表す要部説明図である。

【図２１】図２０について説明した量子干渉トランジス
タのエネルギ・バンド・ダイヤグラムである。

【図２２】図２０及び図２１について説明した量子干渉
トランジスタの動作を解説する為の電子波の振幅対距離
の関係を表す線図である。

【図２３】図２０乃至図２２について説明した量子干渉
トランジスタのトランジスタ動作を説明する為のゲート
電圧対ドレイン電流の関係を表す線図である。

【符号の説明】

２１ 半絶縁性ＧａＡｓ基板 ２２ アンドープＧａＡｓバッファ層 ２３ ２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ，２３Ｅ，２３
Ｆからなる電子走行層 ２３Ａ アンドープＡｌＧａＡｓバリヤ領域 ２３Ｂ アンドープＡｌＧａＡｓグレーデッド領域 ２３Ｃ アンドープＧａＡｓ井戸領域 ２３Ｄ アンドープＡｌＧａＡｓバリヤ領域 ２３Ｅ アンドープＡｌＧａＡｓグレーデッド領域 ２３Ｆ アンドープＡｌＧａＡｓバリヤ領域 ２４ ｎ型ＡｌＧａＡｓ電子供給層 ２５ 絶縁膜 ２６ ソース電極 ２７ ドレイン電極 ２８ ゲート電極

Claims (6)

【特許請求の範囲】
1. 【請求項１】面指数（１００）から僅かな角度ずれた面
   を主面とする化合物半導体基板上に形成され且つ前記主
   面と平行する方向に順に接して延在するアンドープのバ
   リヤ領域及びアンドープのグレーデッド領域及びアンド
   ープの井戸領域及びキャリヤがトンネル可能な厚さをも
   つアンドープのバリヤ領域及びアンドープの井戸領域及
   びアンドープのグレーデッド領域及びアンドープのバリ
   ヤ領域のそれぞれからなる電子走行層と、 前記電子走行層上に展延して形成されヘテロ界面を生成
   する一導電型不純物含有キャリヤ供給層と、 前記一導電型不純物含有キャリヤ供給層と電子走行層と
   のヘテロ界面近傍の電子走行層側に生成される二次元キ
   ャリヤガス層に導電接続されたソース電極及びドレイン
   電極と、 前記順に接して延在するアンドープの井戸領域及びキャ
   リヤがトンネル可能な厚さをもつアンドープのバリヤ領
   域及びアンドープの井戸領域の直上方に在って前記ソー
   ス電極及びドレイン電極の間に形成されたゲート電極と
   を備えてなることを特徴とする量子干渉トランジスタ。
2. 【請求項２】アンドープの井戸領域内に介在しキャリヤ
   がトンネル可能な厚さをもつアンドープのバリヤ領域が
   間隔をおいた複数であることを特徴とする請求項１記載
   の量子干渉トランジスタ。
3. 【請求項３】複数のバリヤ領域の間隔をソース側からド
   レイン側に向かって徐々に狭くしたことを特徴とする請
   求項２記載の量子干渉トランジスタ。
4. 【請求項４】面指数（１００）から僅かな角度ずれた面
   を主面とし且つ一定の間隔を隔てて相互に平行な段差を
   もつ化合物半導体基板上に原子層エピタキシ法を適用す
   ることに依って前記段差から前記化合物半導体基板の主
   面に平行する方向にアンドープのバリヤ領域及びアンド
   ープのグレーデッド領域及びアンドープの井戸領域及び
   キャリヤがトンネル可能な厚さをもつアンドープのバリ
   ヤ領域及びアンドープの井戸領域及びアンドープのグレ
   ーデッド領域及びアンドープのバリヤ領域のそれぞれを
   順に接して延在させる過程を繰り返して所要厚さの電子
   走行層を形成する工程と、 次いで、前記電子走行層上にヘテロ界面を生成する為の
   一導電型不純物含有キャリヤ供給層を展延して形成する
   工程と、 次いで、前記一導電型不純物含有キャリヤ供給層と電子
   走行層とのヘテロ界面近傍の電子走行層側に生成される
   二次元キャリヤガス層に導電接続されたソース電極及び
   ドレイン電極を形成する工程と、 次いで、前記順に接して延在するアンドープの井戸領域
   及びキャリヤがトンネル可能な厚さをもつアンドープの
   バリヤ領域及びアンドープの井戸領域の直上方且つ前記
   ソース電極及びドレイン電極の間にゲート電極を形成す
   る工程とが含まれてなることを特徴とする量子干渉トラ
   ンジスタの製造方法。
5. 【請求項５】キャリヤがトンネル可能な厚さをもつアン
   ドープのバリヤ領域をアンドープの井戸領域内に間隔を
   おいて複数個形成する工程が含まれてなることを特徴と
   する請求項４記載の量子干渉トランジスタの製造方法。
6. 【請求項６】キャリヤがトンネル可能な厚さをもつアン
   ドープのバリヤ領域をアンドープの井戸領域内にソース
   側からドレイン側に向かって間隔を徐々に狭くして複数
   個形成する工程が含まれてなることを特徴とする請求項
   ５記載の量子干渉トランジスタの製造方法。