JPH06166205A - サーマルヘッド駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 印画むらの少ない高品質な記録画像を出力す
るサーマルヘッド駆動回路を提供する。 【構成】 サーマルヘッド９の各発熱抵抗体１６にそれ
ぞれ一定抵抗値の基準抵抗１５を直列に接続し、基準抵
抗１５の両端の電圧を測定することによって各発熱抵抗
体１６に流れる電流を検出し、Ａ／Ｄ変換器１４から２
ビットのデジタルデータをパルス幅変調回路１３に出力
する。パルス幅変調回路１３は、前記デジタルデータに
基づいて、相互に異なるパルス幅で出力されるストロー
ブ信号ＳＴＢ１〜ＳＴＢ４のうちから１のストローブ信
号を選択し、各発熱抵抗体１６に最適値に最も近い通電
時間を選ぶことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置や画
像記録装置などに用いられ、印画信号に基づいて、複数
の発熱抵抗体を選択的に発熱させることによって、感熱
紙や熱転写フィルムを加熱、印画するためのサーマルヘ
ッド駆動回路に関し、特に印画濃度変動を抑制すること
ができるサーマルヘッド駆動回路に関する。

【０００２】

【従来の技術】図８は、従来技術のサーマルヘッド８の
一例を示す回路図である。サーマルヘッド８は、一走査
線分の画素に対応する複数の発熱抵抗体７とサーマルヘ
ッド駆動回路１などから構成される。このサーマルヘッ
ド駆動回路１は、シリアルデータから成る印画信号ＤＡ
ＴＡを外部からのクロック信号ＣＬＫに同期して転送す
ることによって、所定ビット数毎にパラレルデータに変
換して出力するシフトレジスタ２と、外部からのラッチ
信号ＬＡＴＣＨによって、シフトレジスタ２の出力を記
憶する複数のラッチ回路３と、外部からのストローブ信
号ＳＴＢによって、各ラッチ回路３の出力を開閉する複
数のゲート素子４と、各ゲート素子４の出力によって、
発熱抵抗体７に流れる電流を制御する複数のスイッチン
グ素子５などから構成されている。

【０００３】サーマルヘッド８に形成された多数の発熱
抵抗体７の一端は、各スイッチング素子５のドレイン側
に接続されるとともに、各発熱抵抗体７の他端は共通に
外部電源６の出力側に接続されており、各スイッチング
素子５のソース側が共通して接続された端子に、外部電
源６の接地側が接続されている。

【０００４】図９は、図８に示すサーマルヘッド駆動回
路１の動作を説明するためのタイミングチャートであ
る。一走査線として形成される画素分の印画信号ＤＡＴ
Ａは、クロック信号ＣＬＫに同期して各サーマルヘッド
用駆動回路１のシフトレジスタ２に入力、転送され、画
素分の印画信号ＤＡＴＡがそれぞれパラレルデータに変
換される。次に、ラッチ信号ＬＡＴＣＨが反転して、各
サーマルヘッド駆動回路１のシフトレジスタ２の出力
が、各ラッチ回路３に記憶される。

【０００５】次に、ストローブ信号ＳＴＢがローレベル
に反転すると、サーマルヘッド駆動回路１の各ゲート素
子５が開いて、各ラッチ回路３に記憶された印画信号Ｄ
ＡＴＡに基づいて各スイッチング素子５が選択的に導通
状態となる。すると、発熱抵抗体７に選択的に電流が流
れて発熱し、感熱紙や熱転写フィルムを加熱して一走査
線分の印画動作を行う。

【０００６】そして、ストローブ信号ＳＴＢがハイレベ
ルに反転して印画動作が終わる。このようにして、一走
査線分の印画が行われ、感熱紙や熱転写フィルムをステ
ップ搬送しながら上述の動作を繰返すことによって一連
の画像が記録される。

【０００７】

【発明が解決しようとする課題】一方、こうした熱印画
動作において、（ａ）各発熱抵抗体の抵抗値が全て一定
でないこと、（ｂ）共通電極の配線抵抗に起因する発熱
抵抗部への印加電力が不均一であること、などの原因に
よって、ヘッド内で発熱量に分布が生じ画像にムラを生
じるという問題がある。特に６４階調や２５６階調など
の階調印字にして画像を印字する場合においては、ムラ
があってはならず、これをなくすことが必要である。

【０００８】そこで従来は、抵抗体そのものをトリミン
グなどの手段によって抵抗値のばらつきをなくす工夫
や、予め抵抗値を記憶しておき抵抗値に応じて通電時間
を制御するという制御方法などが考えられている。しか
し、トリミングを行うにはサーマルヘッドの発熱抵抗体
の数が２０８６個（Ａ４サイズ・８ｄｏｔ／ｍｍ）や４
８００個（Ａ３サイズ・１６ｄｏｔ／ｍｍ）と非常に多
く処理に時間が掛かり生産性に劣る。また、抵抗値に応
じて制御する方法は、１ラインを印字する時間内に何度
もデータを入れ替える必要があり、印字速度を上げられ
ないという問題を有している。

【０００９】また、転写記録や感熱記録の場合、各発熱
抵抗体は一度のパルスで加熱されるため、前述のような
発熱抵抗体毎の補正を行うことが困難であり、そのため
分割印画動作におけるブロック毎に平均濃度が一定とな
るようにストローブパルス幅を可変制御することによっ
て印画濃度補正を行うことが考えられる。

【００１０】しかし、このような場合、分割印画動作に
おけるブロック単位で印画濃度補正を行っているため、
ブロック内で生ずる印画濃度変動には対処できず、充分
な画質が得られないという課題がある。

【００１１】本発明の目的は、前述した課題を解決する
ため、簡単な構成で発熱抵抗体毎に印画濃度補正を行う
ことによって高品質の記録画像を得ることができるサー
マルヘッド駆動回路を提供することである。

【００１２】

【課題を解決するための手段】本発明は、シリアルデー
タから成る印画信号をパラレルデータに変換するシフト
レジスタと、外部からのラッチ信号によって、前記シフ
トレジスタの出力を記憶する複数のラッチ回路と、外部
からのストローブ信号によって、各ラッチ回路の出力を
開閉する複数のゲート素子と、各ゲート素子の出力によ
って発熱抵抗体に流れる電流を制御する複数のスイッチ
ング素子とを備えたサーマルヘッド駆動回路において、
発熱抵抗体に流れる電流を検出する電流検出回路と、前
記電流検出回路からの出力に基づいて、相互に異なるパ
ルス幅で出力され、発熱抵抗体の通電時間を制御する複
数のストローブ信号のうちから１つのストローブ信号を
選択し、前記各ゲート素子に出力するパルス幅変調回路
とを含むことを特徴とするサーマルヘッド駆動回路であ
る。

【００１３】また本発明は、シリアルデータから成る印
画信号をパラレルデータに変換するシフトレジスタと、
外部からのラッチ信号によって、前記シフトレジスタの
出力を記憶する複数のラッチ回路と、外部からのストロ
ーブ信号によって、各ラッチ回路の出力を開閉する複数
のゲート素子と、各ゲート素子の出力によって発熱抵抗
体に流れる電流を制御する複数のスイッチング素子とを
備えたサーマルヘッド駆動回路において、発熱抵抗体に
流れる電流を検出する電流検出回路と、前記電流検出回
路からの出力に基づいて、一定のパルス幅で出力される
ストローブ信号のパルス数を選択し、選択されたストロ
ーブ信号のパルス数に対応する通電時間制御信号を前記
各ゲート素子に出力するパルス幅変調回路とを含むこと
を特徴とするサーマルヘッド駆動回路である。

【００１４】

【作用】本発明に従えば、サーマルヘッド駆動回路にお
いて電流検出回路は各発熱抵抗体毎に流れる電流を検出
する。前記電流検出回路で検出された各発熱抵抗体に流
れる電流の大きさに応じて、パルス幅変調回路は、各ゲ
ート素子に複数の相異なるパルス幅で出力されるストロ
ーブ信号のうちから１つのストローブ信号を選択して出
力する。したがって、各発熱抵抗体の最適通電時間に近
いパルス幅のストローブ信号を選択することによって、
各発熱抵抗体の抵抗値のばらつきによる発熱抵抗体の発
熱量のばらつきを均一化することができる。したがって
印画濃度変動の少ない高品質の記録画像を得ることがで
きる。

【００１５】また本発明に従えば、サーマルヘッド駆動
回路のパルス幅変調回路は、電流検出回路からの出力に
基づいて、一定のパルス幅で出力されるストローブ信号
のパルス数を選択し、選択されたパルス数に対応する通
電時間制御信号を前記各ゲート素子に出力するので、各
発熱抵抗体の抵抗値のばらつきによる発熱抵抗体の発熱
量のばらつきを均一化することができる。したがつて印
画濃度変動の少ない高品質の記録画像を得ることができ
る。

【００１６】

【実施例】図１は、本発明の一実施例であるサーマルヘ
ッド駆動回路１０を備えるサーマルヘッド９の全体の構
成を示す回路図である。サーマルヘッド９は、一走査線
分の画素に対応する複数の、たとえば１５３６個の発熱
抵抗体１６と、複数の、たとえば２４個のサーマルヘッ
ド駆動回路１０とから構成される。たとえば、６４個の
発熱抵抗体１６が１個のサーマルヘッド駆動回路１０に
接続され、さらに３８４個の発熱抵抗体１６および６個
のサーマルヘッド駆動回路１０を１のブロックとして、
計４のブロックに区分されて印画動作を行う。

【００１７】このサーマルヘッド駆動回路１０は、シリ
アルデータから成る印画信号ＤＡＴＡを外部からのクロ
ック信号ＣＬＫに同期して転送することによって、所定
ビット数毎にパラレルデータに変換して出力するシフト
レジスタ１１と、外部からのラッチ信号ＬＡＴＣＨによ
ってシフトレジスタ１１の出力を記憶する複数のラッチ
回路１２と、外部からのストローブ信号ＳＴＢ１〜ＳＴ
Ｂ４およびイネーブル信号ＥＮＢによって各ラッチ回路
１２の出力を開閉する後述の複数のゲート素子１９〜２
７と、各ゲート素子１９〜２７による論理演算の出力に
よって、発熱抵抗体１６に流れる電流を制御する複数の
スイッチング素子１８と、各発熱抵抗体１６に流れる電
流を検出するために各発熱抵抗体１６に１ずつ接続され
る複数の基準抵抗１５と、基準抵抗１５の両端の電圧を
測定し、各発熱抵抗体１６に流れる電流の電流値に比例
する２ビットのデジタルデータを出力する複数のアナロ
グ／デジタル（Ａ／Ｄ）変換器１４と、前記デジタルデ
ータに基づき、イネーブル信号ＥＮＢのパルス幅内で、
パルス幅がそれぞれ異なる４のストローブ信号ＳＴＢ
１，ＳＴＢ２，ＳＴＢ３，ＳＴＢ４の中から１を選択し
て各発熱抵抗体１６の通電時間を決め、前記選択された
ストローブ信号を各スイッチング素子１８に出力するパ
ルス幅変調回路１３などから構成されている。

【００１８】サーマルヘッドに形成された複数の発熱抵
抗体１６の一端は、各スイッチング素子１８のドレイン
側に接続されるとともに、各発熱抵抗体１６の他端は共
通に外部電源１７の出力側ＶＨに接続されており、各ス
イッチング素子１８のソース側が共通して接続された端
子に、外部電源１７の接地側が接続されている。

【００１９】図２は、各発熱抵抗体１６に接続されるパ
ルス幅変調回路１３の構成を示す回路図である。発熱抵
抗体１６には、スイッチング素子１８を介して直列に基
準抵抗１５が接続され、各基準抵抗１５には、基準抵抗
１５の両端の電圧を検出し、検出された電圧値をアナロ
グ／デジタル（Ａ／Ｄ）変換するためのＡ／Ｄ変換器１
４が接続される。基準抵抗１５の抵抗値は全て同一に選
ばれ、それぞれ印加電力に対する効率を考慮して、発熱
抵抗体１６の抵抗値の２０分の１以下に選ばれることが
好ましい。前記Ａ／Ｄ変換器１４は、予め定められる０
〜３の電圧レベルのうち、検出された電圧値の属するレ
ベルを２ビットのデジタル信号（ａ１，ａ０）、たとえ
ば（０，０），（０，１），（１，０），（１，１）と
して出力する。Ａ／Ｄ変換器１４からのデジタル信号ａ
０，ａ１を導出する各ライン３７，３８は、それぞれ分
岐されて各ＡＮＤ素子１９〜２２に接続される。前記各
ＡＮＤ素子１９〜２２には、それぞれ１の入力端子にイ
ンバータ３５，３４，３３，３２を介して反転されたス
トローブ信号ＳＴＢ１〜ＳＴＢ４が入力される。

【００２０】Ａ／Ｄ変換器１４から出力されるデジタル
信号ａ０，ａ１は、それぞれインバータ２８，２９を介
して反転され、ともにＡＮＤ素子１９に入力される。ま
た、前記デジタル信号ａ０，ａ１は、デジタル信号ａ０
はそのまま、デジタル信号ａ１はインバータ３０を介し
て反転され、ともにＡＮＤ素子２０に入力される。さら
にデジタル信号ａ０はインバータ３１を介して反転さ
れ、デジタル信号ａ１はそのまま、ともにＡＮＤ素子２
１に入力される。またさらに、デジタル信号ａ０，ａ１
ともに、そのままＡＮＤ素子２２に入力される。したが
って、たとえばＡ／Ｄ変換器１４からの出力信号が
（０，１）であるとき、ＡＮＤ素子１９には（１，０）
が入力され、ＡＮＤ素子１９は他の入力、すなわちスト
ローブ信号ＳＴＢ４がハイ（Ｈ）レベルであってもロー
（Ｌ）レベルであっても０、すなわちＬレベルを出力す
る。またＡＮＤ素子２２は、（０，０）が入力され、Ａ
ＮＤ素子２０も他の入力、すなわちストローブ信号ＳＴ
Ｂ３のレベルにかかわらずＬレベルを出力する。さら
に、ＡＮＤ素子２１には、（１，１）が入力され、他の
入力、すなわちストローブ信号ＳＴＢ２がＬレベルのと
きＨレベルを、ストローブ信号ＳＴＢ２がＨレベルのと
きＬレベルを出力する。また、ＡＮＤ素子２２には
（０，１）が入力され、他の入力、すなわちストローブ
信号ＳＴＢ１のレベルにかかわらずＡＮＤ素子２２はＬ
レベルを出力する。したがって、Ａ／Ｄ変換器１４から
のデジタル信号（０，１）によって、ストローブ信号Ｓ
ＴＢ２が選択されたことになる。前記各ＡＮＤ素子１９
〜２２の出力端子はＯＲ素子２３の各入力端子に接続さ
れ、前述のようにして選択されたストローブ信号がＯＲ
素子２３から出力される。以上のように、パルス幅変調
回路１３は、ＡＮＤ素子１９〜２２、ＯＲ素子２３およ
びインバータ２８〜３５で構成され、Ａ／Ｄ変換器１４
からの２ビットバイナリデータによって４種のストロー
ブ信号ＳＴＢ１〜ＳＴＢ４を１対１で選択することがで
きる。

【００２１】さらに前記ＯＲ素子２３の出力は、インバ
ータ３６を介して反転されたイネーブル信号ＥＮＢとと
もにＡＮＤ素子２４に入力される。したがってＡＮＤ素
子２４はイネーブル信号ＥＮＢがＬレベルの間、ＯＲ素
子２３の出力を出力し、イネーブル信号ＥＮＢがＨレベ
ルになるとＯＲ素子２３からの出力がＨレベルであるか
ＬレベルであるかにかかわらずＬレベルを出力する。一
方、ストローブ信号ＳＴＢ４と、インバータ３６によっ
て反転されたイネーブル信号ＥＮＢとはＮＯＲ素子２５
に入力され、したがってストローブ信号ＳＴＢ４がＬレ
ベルになってから、イネーブル信号ＥＮＢがＬレベルに
なるまでの時間ｔｗの間、ＮＯＲ素子２５はＨレベルを
出力する。すなわち、イネーブル信号ＥＮＢがＨレベル
のとき、ＮＯＲ素子２５は反転されたストローブ信号Ｓ
ＴＢ４を出力する。また、イネーブル信号ＥＮＢがＬレ
ベルのときＡＮＤ素子２４は選択されたストローブ信号
を出力し、ＮＯＲ素子２５はＬレベルを出力する。

【００２２】前記ＡＮＤ素子２４、ＮＯＲ素子２５の出
力は、ともにＯＲ素子２６に入力される。ＯＲ素子２６
はＡＮＤ素子２４とＮＯＲ素子２５とのうちいずれかが
Ｈレベルを出力するときＨレベルを出力し、ＡＮＤ素子
２４とＮＯＲ素子２５とのうち両方ともＬレベルを出力
するときＬレベルを出力する。ＯＲ素子２６の出力は、
印画データに基づいて発熱抵抗体１６に通電するか通電
しないかを表す印画制御信号ＤＡＴＡ１とともにＡＮＤ
素子２７に入力される。

【００２３】したがって前記ＮＯＲ素子２５は、ストロ
ーブ信号ＳＴＢ１〜ＳＴＢ４がＬレベルになると同時に
イネーブル信号ＥＮＢがＬレベルになるまでの時間ｔｗ
の間、どのストローブ信号が選択されるかにかかわら
ず、印画制御信号ＤＡＴＡ１がＨレベルであれば、スイ
ッチング素子１８を導通し、発熱抵抗体１６に通電させ
る。この時間ｔｗの間に、Ａ／Ｄ変換器１４は、発熱抵
抗体１６に流れる電流を検出してデジタル信号ａ０，ａ
１を出力し、パルス幅変調回路１３はＡ／Ｄ変換器１４
からのデジタル信号ａ０，ａ１に基づいてストローブ信
号の選択を完了する。前記時間ｔｗの後、イネーブル信
号ＥＮＢがＬレベルになると、ＮＯＲ素子２５はＬレベ
ルとなり、ＡＮＤ素子２４から前述のようにパルス幅変
調回路１３によって選択されたストローブ信号が出力さ
れ、スイッチング素子１８の導通状態は前記ストローブ
信号のパルス幅で制御される。

【００２４】図３は、図１に示すサーマルヘッド駆動回
路１０の動作を説明するための波形図である。１走査線
分の画素に対応する印画信号ＤＡＴＡは、クロック信号
ＣＬＫに同期して、シフトレジスタ１１に入力、転送さ
れ、それぞれパラレルデータに変換される。次に、ラッ
チ信号ＬＡＴＣＨがＬレベルに反転してシフトレジスタ
１１の出力が各ラッチ回路１２に記憶される。さらに次
のラッチ信号ＬＡＴＣＨがＬレベルに反転するとストロ
ーブ信号ＳＴＢ１〜ＳＴＢ４が同時にＨレベルからＬレ
ベルに反転し、これに時間ｔｗだけ遅れてイネーブル信
号ＥＮＢがＨレベルからＬレベルに反転する。この時間
ｔｗの間に、ＮＯＲ素子２５からのＨレベルの出力によ
ってＡＮＤ素子２７を介して印画制御信号ＤＡＴＡ１が
スイッチング素子１８のゲート端子に与えられ、印画制
御信号ＤＡＴＡ１がＨレベルであればスイッチング素子
１８が導通される。さらに前述のようにパルス幅変調回
路１３は、Ａ／Ｄ変換器１４からのデジタル信号ａ０，
ａ１に基づいてストローブ信号の選択を完了する。時間
ｔｗの後に、イネーブル信号ＥＮＢがＬレベルに反転す
ると、図３に示すようなパルス幅ｔｍがそれぞれ異なる
ストローブ信号ＳＴＢ１〜ＳＴＢ４のうちのパルス幅変
調回路１３によって選択された１のストローブ信号がＡ
ＮＤ素子２４から出力され、スイッチング素子１８のス
イッチングは前記選択されたストローブ信号と印画制御
信号ＤＡＴＡ１とによって制御される。

【００２５】図４は、本発明の他の実施例のサーマルヘ
ッド４０の構成を示す回路図である。図１に示したサー
マルヘッド９と同一の構成については、同一の参照符号
を付す。サーマルヘッド９は、１走査線分の画素に対応
する複数の発熱抵抗体１６とサーマルヘッド駆動回路４
１とから構成される。サーマルヘッド駆動回路４１は、
図１に示したサーマルヘッド駆動回路１０と同様の回路
から成るシフトレジスタ１１、複数のラッチ回路１２、
Ａ／Ｄ変換器１４、基準抵抗１５、スイッチング素子１
８および後述のゲート素子２４〜２７と、Ａ／Ｄ変換器
１４からのデジタル信号に基づいて一定のパルス幅で出
力されるストローブ信号ＳＴＢのパルス数を選択し、選
択された数のストローブ信号ＳＴＢに対応するパルス幅
の通電時間制御信号ＰＷ０〜ＰＷ１５を前記ゲート素子
２４に出力するパルス幅変調回路４２などから構成され
る。

【００２６】図５は、図４に示すパルス幅変調回路４２
の構成を示す回路図である。Ａ／Ｄ変換器１４は、各発
熱抵抗体１６にスイッチング素子１８を介して直列に接
続される基準抵抗１５の両端の電圧を測定することによ
って前記各発熱抵抗体１６に流れる電流を検出し、その
電流値に比例するたとえば４ビットのデジタルデータ
（ａ３，ａ２，ａ１，ａ０）を比較器４４の一方入力端
子ＩＮ２に出力する。また、カウンタ４５には、ラッチ
信号ＬＡＴＣＨがＨレベルからＬレベルに反転すると同
時に一定のパルス幅で出力されるストローブ信号ＳＴＢ
がクロック入力端子ＣＫに入力される。さらにカウンタ
４５のセット入力端子ＳＥＴとリセット入力端子ＲＥＳ
ＥＴとにはイネーブル信号ＥＮＢが入力される。カウン
タ４５は、イネーブル信号ＥＮＢがＨレベルからＬレベ
ルに反転するときセットされ、ストローブ信号ＳＴＢを
カウントし、カウントしたデータを比較器４４に逐次入
力する。比較器４４では、Ａ／Ｄ変換器１４からのデジ
タルデータ（ａ３，ａ２，ａ１，ａ０）とカウンタ４５
から入力されるカウントデータとを比較し、カウントさ
れたストローブ信号ＳＴＢのパルス数０〜１５に相当す
るパルス幅の通電時間制御信号ＰＷ０〜ＰＷ１５をＡＮ
Ｄ素子２４に出力する。その後、イネーブル信号ＥＮＢ
がＬレベルからＨレベルに反転すると、カウンタ４５は
カウントデータをクリアされ、リセットされる。

【００２７】さらにＡＮＤ素子２４にはインバータ３６
を介して反転されたイネーブル信号ＥＮＢが入力され、
ＡＮＤ素子２４はイネーブル信号ＥＮＢがＬレベルの
間、比較器４４から出力される通電時間制御信号を出力
する。一方、ストローブ信号ＳＴＢとインバータ３６を
介して反転されたイネーブル信号ＥＮＢとはＮＯＲ素子
２５に入力され、したがってストローブ信号ＳＴＢがＬ
レベルになりイネーブル信号ＥＮＢがＬレベルになるま
での時間ｔｗの間、ＮＯＲ素子２５はＨレベルを出力す
る。したがって、以上のようにイネーブル信号ＥＮＢが
ＬレベルのときＡＮＤ素子２４は比較器４４から出力さ
れる通電時間制御信号を出力し、ＮＯＲ素子２５はＬレ
ベルを出力する。また、イネーブル信号ＥＮＢがＨレベ
ルのとき、ＮＯＲ素子２５はストローブ信号ＳＴＢを出
力する。

【００２８】前記ＡＮＤ素子２４およびＮＯＲ素子２５
の出力は、ともにＯＲ素子２６に入力される。ＯＲ素子
２６はＡＮＤ素子２４とＮＯＲ素子２５とのうちのいず
れかがＨレベルを出力するときＨレベルを出力し、ＡＮ
Ｄ素子２４とＮＯＲ素子２５とのうちの両方ともＬレベ
ルを出力するときＬレベルを出力する。ＯＲ素子２６の
出力は、印画信号ＤＡＴＡに基づいて各発熱抵抗体１６
に通電するか通電しないかを表す印画制御信号ＤＡＴＡ
１とともにＡＮＤ素子２７に入力される。したがって前
記ＮＯＲ素子２５は、ストローブ信号ＳＴＢがＨレベル
になると同時にイネーブル信号ＥＮＢがＬレベルになる
までの時間ｔｗの間、選択されるストローブ信号の数に
かかわらず、印画制御信号ＤＡＴＡ１がＨレベルであれ
ばスイッチング素子１８を導通し、各発熱抵抗体１６に
通電させる。この時間ｔｗの間に、Ａ／Ｄ変換器１４
は、各発熱抵抗体１６に流れる電流を検出し、パルス幅
変調回路４２はＡ／Ｄ変換器１４からの４ビットのデジ
タル信号ａ３，ａ２，ａ１，ａ０に基づいてカウントす
べきストローブ信号のパルス数を決定する。前記時間ｔ
ｗの後、イネーブル信号ＥＮＢがＬレベルに反転する
と、ＮＯＲ素子２５はＬレベルとなり、ＡＮＤ素子２４
からパルス幅変調回路４２によって出力される通電時間
制御信号が出力され、スイッチング素子１８の導通状態
は前記通電時間制御信号のパルス幅で制御される。図６
は図５に示すパルス幅変調回路４２の動作を説明するた
めの波形図であり、図７は図５に示す比較器４４から出
力される通電時間制御信号ＰＷ０〜ＰＷ１５を示す波形
図である。１走査線分の画素に対応する印画信号ＤＡＴ
Ａは、クロック信号ＣＬＫに同期して、シフトレジスタ
１１に入力、転送され、それぞれパラレルデータに変換
される。次に、ラッチ信号ＬＡＴＣＨがＬレベルに反転
してシフトレジスタ１１の出力が各ラッチ回路１２に記
憶される。さらに次のラッチ信号ＬＡＴＣＨがＬレベル
に反転するとストローブ信号ＳＴＢが同時にＨレベルか
らＬレベルに反転し、これに時間ｔｗだけ遅れてイネー
ブル信号ＥＮＢがＨレベルからＬレベルに反転する。こ
の時間ｔｗの間に、ＮＯＲ素子２５から出力されるＨレ
ベルの出力によってＡＮＤ回路２７を介して印画制御信
号ＤＡＴＡ１がスイッチング素子１８のゲート端子に与
えられ、スイッチング素子１８の導通状態は印画制御信
号ＤＡＴＡ１によって制御される。前記印画制御信号Ｄ
ＡＴＡ１がＨレベルのとき、スイッチング素子１８は導
通され、Ａ／Ｄ変換器１４からの４ビットのデジタル信
号ａ３，ａ２，ａ１，ａ０に基づいて、パルス幅変調回
路４２はカウントするストローブ信号ＳＴＢの数を決定
する。ストローブ信号ＳＴＢのパルス幅より充分短い時
間ｔｗ後にイネーブル信号ＥＮＢがＬレベルに反転する
と、カウンタ４５はストローブ信号ＳＴＢのパルスのカ
ウントを開始する。比較器４４はＡ／Ｄ変換器１４から
４ビットのデジタル信号ａ３，ａ２，ａ１，ａ０で与え
られた各発熱抵抗体１６の電流データとカウンタ４５か
ら逐次入力されるカウント値とを比較して、たとえばカ
ウンタ４５からのカウント値がＡ／Ｄ変換器１４からの
４ビットのデジタル値（ａ３，ａ２，ａ１，ａ０）を越
えるまでＨレベルを出力する。

【００２９】このようにして比較器４４からは図７に示
すような０〜１５の１６段階のパルス幅を出力する通電
時間制御信号ＰＷ０〜ＰＷ１５が出力される。

【００３０】以上のように本実施例のサーマルヘッド駆
動回路１０によれば、各発熱抵抗体１６に直列にそれぞ
れ同一抵抗値の基準抵抗１５を接続し、基準抵抗１５の
両端の電圧を測定することによって、各発熱抵抗体１６
に流れる電流を検出する。前記検出された電流に比例す
る基準抵抗１５両端の電圧レベルを、０を含む４レベル
に区分し、これに対応するパルス幅のストローブ信号、
すなわちストローブ信号ＳＴＢ１〜ＳＴＢ４のうちの１
を選択することによって発熱抵抗体１６への通電時間を
調整することができ、各発熱抵抗体１６の抵抗値のばら
つきに起因する各発熱抵抗体の発熱量のばらつきを４段
階に補正することができる。したがって、多階調で印画
を行う際にも印字の濃淡にむらを生じることが少なく、
高品質の記録画像を得ることができる。また、長期間使
用を続けていくにあたって生ずる各発熱抵抗体１６の抵
抗値の経時的変化に対しても、サーマルヘッド９内部で
印字の都度各発熱抵抗体１６に流れる電流を検出し、自
動的に制御を行うので長期間安定した記録画像を得るこ
とができる。

【００３１】また、本発明の他の実施例であるサーマル
ヘッド駆動回路４０によれば、前記各発熱抵抗体１６に
流れる電流値に比例する基準抵抗１５の両端の電圧値を
測定し、その電圧レベルを０を含む１６段階のレベルに
区分する。前記各電圧レベルに対応する発熱抵抗体１６
への通電時間を一定パルス幅で出力されるストローブ信
号ＳＴＢのパルス数０〜１５に対応させ、前記ストロー
ブ信号ＳＴＢのパルス数に相当する通電時間制御信号Ｐ
Ｗ０〜ＰＷ１５のパルス幅で発熱抵抗体１６への通電時
間を制御することによって、各発熱抵抗体１６の各抵抗
値のばらつきによる発熱量のばらつきを１６段階に補正
することができ、印字の濃淡むらの少ないより高品質な
記録画像を得ることができる。また、サーマルヘッド駆
動回路４１は、前記サーマルヘッド駆動回路９と同様、
印字の都度各発熱抵抗体１６に流れる電流を検出し、前
記補正を行うので発熱抵抗体１６の抵抗値の経時的変化
にも対してサーマルヘッド４０内部で自動的に補正制御
を行うことができ、長期間安定した記録画像を得ること
ができる。

【００３２】

【発明の効果】以上のように本発明によれば、サーマル
ヘッド駆動回路の電流検出回路は、各発熱抵抗体に流れ
る電流を検出し、パルス幅変調回路は前記電流検出回路
からの出力に基づき、相互に異なるパルス幅で出力さ
れ、各発熱抵抗体の通電時間を制御する複数のストロー
ブ信号のうちから１つのストローブ信号を選択して各ゲ
ート素子に出力する。したがって、各発熱抵抗体は、各
発熱抵抗体を流れる電流に基づいて複数のストローブ信
号のうちから各発熱抵抗体に最適な通電時間に最も近い
パルス幅で出力されるストローブ信号を選ぶことによっ
て最適通電時間だけ通電される。前述のようにしてサー
マルヘッド駆動回路は、各発熱抵抗体の抵抗値のばらつ
きによって生ずる発熱量のばらつきを補正することがで
きる。したがって、印字むらの少ない高品質な記録画像
を得ることができる。またサーマルヘッド駆動回路は印
字の都度発熱抵抗体に流れる電流を検出し、前記補正を
行うので、発熱抵抗体の抵抗値の経時的変化にもサーマ
ルヘッド内部で自動的に補正、制御を行うことができ、
長期間安定した記録画像を得ることができる。

【００３３】また本発明によれば、パルス幅変調回路
は、電流検出回路からの出力に基づいて一定のパルス幅
で出力されるストローブ信号のパルス数を選択し、選択
されたストローブ信号のパルス数に対応する通電時間制
御信号を各ゲート素子に出力する。したがって、複雑な
回路構成を必要とせずに通電時間制御信号のパルス幅を
多段階に調整することができ、したがって、各発熱抵抗
体の抵抗値のばらつきによって生じる発熱量のばらつき
に対して、より最適値に近い補正を行うことができる。
したがってさらに印字むらの少ない、より高品質な記録
画像を得ることができる。さらにまたサーマルヘッド駆
動回路は印字の都度各発熱抵抗体に流れる電流を検出
し、前記補正を行うので各発熱抵抗体の抵抗値の経時的
変化にもサーマルヘッド内部で自動的に補正、制御を行
うことができ、長期間安定した記録画像を得ることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施例であるサーマルヘッド９の全
体の構成を示す回路図である。

【図２】各発熱抵抗体１６に接続されるパルス幅変調回
路１３の構成を示す回路図である。

【図３】図１に示すサーマルヘッド駆動回路１０の動作
を説明するための波形図である。

【図４】本発明の他の実施例のサーマルヘッド４０の構
成を示す回路図である。

【図５】図４に示すパルス幅変調回路４２の構成を示す
回路図である。

【図６】図５に示すパルス幅変調回路４２の動作を説明
するための波形図である。

【図７】図５に示す比較器４４から出力される通電時間
制御信号ＰＷ０〜ＰＷ１５を示す波形図である。

【図８】従来技術のサーマルヘッド８の一例を簡単に示
す回路図である。

【図９】図８に示すサーマルヘッド駆動回路１の動作を
説明するための波形図である。

【符号の説明】

９ サーマルヘッド １０ サーマルヘッド駆動回路 １１ シフトレジスタ １２ ラッチ回路 １３ パルス幅変調回路 １４ アナログ／デジタル（Ａ／Ｄ）変換器 １５ 基準抵抗 １６ 発熱抵抗体 １７ 外部電源 ＳＴＢ１〜ＳＴＢ４ ストローブ信号 ＥＮＢ イネーブル信号 ＬＡＴＣＨ ラッチ信号 ＤＡＴＡ 画像信号 ＣＬＫ クロック信号 ＤＡＴＡ１ 印画制御信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 3/20 １１４ Ｃ １１５ Ｂ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 シリアルデータから成る印画信号をパラ
   レルデータに変換するシフトレジスタと、 外部からのラッチ信号によって、前記シフトレジスタの
   出力を記憶する複数のラッチ回路と、 外部からのストローブ信号によって、各ラッチ回路の出
   力を開閉する複数のゲート素子と、 各ゲート素子の出力によって発熱抵抗体に流れる電流を
   制御する複数のスイッチング素子とを備えたサーマルヘ
   ッド駆動回路において、 発熱抵抗体に流れる電流を検出する電流検出回路と、 前記電流検出回路からの出力に基づいて、相互に異なる
   パルス幅で出力され、発熱抵抗体の通電時間を制御する
   複数のストローブ信号のうちから１つのストローブ信号
   を選択し、前記各ゲート素子に出力するパルス幅変調回
   路とを含むことを特徴とするサーマルヘッド駆動回路。
2. 【請求項２】 シリアルデータから成る印画信号をパラ
   レルデータに変換するシフトレジスタと、 外部からのラッチ信号によって、前記シフトレジスタの
   出力を記憶する複数のラッチ回路と、 外部からのストローブ信号によって、各ラッチ回路の出
   力を開閉する複数のゲート素子と、 各ゲート素子の出力によって発熱抵抗体に流れる電流を
   制御する複数のスイッチング素子とを備えたサーマルヘ
   ッド駆動回路において、 発熱抵抗体に流れる電流を検出する電流検出回路と、 前記電流検出回路からの出力に基づいて、一定のパルス
   幅で出力されるストローブ信号のパルス数を選択し、選
   択されたストローブ信号のパルス数に対応する通電時間
   制御信号を前記各ゲート素子に出力するパルス幅変調回
   路とを含むことを特徴とするサーマルヘッド駆動回路。