JPH0595074U - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH0595074U
JPH0595074U JP3636092U JP3636092U JPH0595074U JP H0595074 U JPH0595074 U JP H0595074U JP 3636092 U JP3636092 U JP 3636092U JP 3636092 U JP3636092 U JP 3636092U JP H0595074 U JPH0595074 U JP H0595074U
Authority
JP
Japan
Prior art keywords
circuit board
component
region
slits
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3636092U
Other languages
English (en)
Inventor
勝男 伊藤
洋二 前田
一則 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP3636092U priority Critical patent/JPH0595074U/ja
Publication of JPH0595074U publication Critical patent/JPH0595074U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 回路基板が撓んでも、その上に実装された部
品に及ぼされるストレスを低減し、部品の破壊を防止す
る。 【構成】 部品12を実装すべき領域16と他の領域と
を連結する連結部分19および20を残して、部品12
を実装すべき領域16を取り囲むスリット17および1
8を、回路基板11に設ける。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案は、回路基板に関するもので、特に、回路基板の撓みによる部品の破 壊を防止するための構造に関するものである。
【0002】
【従来の技術】
図5(a)には、回路基板1へ部品2を実装した従来の構造が示されている。 このような部品2の実装にあたっては、回路基板1と部品2とは、半田3によっ て接続される。この半田3の付与は、たとえばリフロー法によって行なわれる。 すなわち、回路基板1の電極パターン上にクリーム半田を塗布し、その上に部品 2を載せた状態としてから、リフロー法によって、半田付けが達成される。
【0003】
【考案が解決しようとする課題】
上述したような実装構造が、たとえばICメモリーカードのようなカード型電 子機器に適用される場合を想定する。このようなカード型電子機器は、より薄型 化されるほうが望ましい。そのため、カード型電子機器は、全体として撓みやす く、また、そこに備える回路基板も、たとえば、0.1〜0.5mm程度の厚み しかないものが用いられる。
【0004】 このような状況において、カード型電子機器が、外部からの不測の力により、 全体として撓んだとき、図5(b)に示すように、そこに備える回路基板1も同 様に撓む。その結果、応力が半田3を介して部品2にも及ぶことから、部品2が 破壊してしまうことがある。
【0005】 特に、カード型電子機器の場合、薄型化を優先するため、部品2の外装を簡略 化したり、外装を省略して、素子が剥き出しの状態となっていることが多い。た とえば、部品2がチップ型弾性表面波フィルタの場合には、ガラス板が剥き出し の状態となっている。このようなことから、部品2は、ストレスに対して弱く、 容易に破壊に至っている。
【0006】 また、カード型電子機器が、携帯用である場合には、静撓みだけでなく、落下 衝撃の危険にも常にさらされており、この場合にも、部品が破壊に至る恐れが十 分にある。
【0007】 それゆえに、この考案の目的は、上述したようなストレスによる部品の破壊の 可能性を低減できる、回路基板を提供しようとすることである。
【0008】
【課題を解決するための手段】
この考案では、上述した技術的課題を解決するため、部品を実装すべき領域と 他の領域とを連結する連結部分を残して、前記部品を実装すべき領域を取り囲む スリットが設けられた、回路基板が提供される。
【0009】
【作用】
上述したスリットは、回路基板全体の撓みが部品を実装すべき領域に伝わるこ とを防止する。
【0010】
【考案の効果】
したがって、この考案によれば、外部からの力により回路基板全体が撓んだと しても、部品が破壊される可能性を低減することができる。それゆえ、この考案 に係る回路基板は、薄型化が要求されるカード型電子機器に有利に適用すること ができる。
【0011】
【実施例】
図1は、この考案の一実施例による回路基板11の主要部を示す平面図である 。また、図2は、図1の線II−IIに沿う断面図である。
【0012】 これらの図面に示すように、回路基板11には、部品12が実装されている。 部品12は、回路基板11上に形成された配線パターン13および14に対して 半田15により接続される。この半田15の付与方法は、従来と同様である。
【0013】 上述したような回路基板11において、部品12を実装すべき領域16を取り 囲むように、たとえばU字状に延びる2個のスリット17および18が設けられ ている。これらスリット17および18は、部品12を実装すべき領域16と他 の領域とを連結する2個の連結部分19および20を残して、領域16を取り囲 むように延びている。なお、前述した配線パターン13および14は、それぞれ 、連結部分19および20を通って、領域16から外方へ導かれる。
【0014】 図2において、(a)は回路基板11に撓みが生じていない状態、(b)は回 路基板11に撓みが生じた状態を示している。この図2(b)からわかるように 、回路基板11全体に撓みが生じても、スリット17および18の存在により、 この撓みが領域16に伝わることが実質的に防止される。したがって、部品12 が、回路基板11の撓みによって破壊される可能性が低減される。
【0015】 図3は、図1および図2に示した構造が適用された回路基板11の全体が斜視 図で示されている。この回路基板11において、部品12が実装された部分にお いて、上述した構成が採用されている。なお、図3において、図1および図2に 示した要素に相当する要素には、同様の参照符号を付し、重複する説明は省略す る。
【0016】 上述したスリット17および18によって例示されたスリットは、その形状、 大きさおよび数等については、実装されるべき部品に合わせて適宜決定される。
【0017】 図4は、この考案の他の実施例による回路基板21の主要部を示す平面図であ る。この回路基板21上には、部品22が実装されている。
【0018】 回路基板21には、部品22を実装すべき領域23と他の領域とを連結する4 個の連結部分24〜27を残して、領域23を取り囲む4個のスリット28〜3 1が設けられる。この実施例では、スリット28〜31は、それぞれ、直線状に 延びている。
【0019】 4個の連結部分24〜27をそれぞれ通って、配線パターン32〜35が回路 基板21上に形成され、前述した部品22は、これら配線パターン32〜35に 半田36により接続される。
【0020】 図4に示した実施例は、前述した図1ないし図3に示した実施例と比較して、 効果は劣るが、同様に、回路基板21全体の撓みが領域23に伝わることをスリ ット28〜31によって低減することができる。
【図面の簡単な説明】
【図1】この考案の一実施例による回路基板11の主要
部分を示す平面図である。
【図2】図1の線II−IIに沿う断面図であって、
(a)は回路基板11に撓みが生じていない状態、
(b)は回路基板11に撓みが生じた状態をそれぞれ示
す。
【図3】図1に示した回路基板11全体の斜視図であ
る。
【図4】この考案の他の実施例による回路基板21の主
要部を示す平面図である。
【図5】従来の回路基板1に部品2が実装された状態を
示す正面図であって、(a)は回路基板1に撓みが生じ
ていない状態、(b)は回路基板1に撓みが生じた状態
をそれぞれ示す。
【符号の説明】
11,21 回路基板 12,22 部品 13,14,32〜35 配線パターン 15,36 半田 16,23 部品を実装すべき領域 17,18,28〜31 スリット 19,20,24〜27 連結部分

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 部品を実装すべき領域と他の領域とを連
    結する連結部分を残して、前記部品を実装すべき領域を
    取り囲むスリットが設けられた、回路基板。
JP3636092U 1992-05-29 1992-05-29 回路基板 Pending JPH0595074U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3636092U JPH0595074U (ja) 1992-05-29 1992-05-29 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3636092U JPH0595074U (ja) 1992-05-29 1992-05-29 回路基板

Publications (1)

Publication Number Publication Date
JPH0595074U true JPH0595074U (ja) 1993-12-24

Family

ID=12467667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3636092U Pending JPH0595074U (ja) 1992-05-29 1992-05-29 回路基板

Country Status (1)

Country Link
JP (1) JPH0595074U (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212152B2 (en) 2008-04-28 2012-07-03 Tdk Corporation Electronic device
US20140001498A1 (en) * 2011-03-22 2014-01-02 Koninklijke Philips N.V. Substrate for mounting a plurality of light emitting elements
WO2019216244A1 (ja) * 2018-05-07 2019-11-14 株式会社村田製作所 多層基板及びその接続構造
JP2021168356A (ja) * 2020-04-10 2021-10-21 株式会社デンソー 電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057152B2 (ja) * 1978-03-15 1985-12-13 株式会社日立製作所 磁気テ−プ再生装置
JPS6242272B2 (ja) * 1981-06-12 1987-09-07 Takahiro Tanaka

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057152B2 (ja) * 1978-03-15 1985-12-13 株式会社日立製作所 磁気テ−プ再生装置
JPS6242272B2 (ja) * 1981-06-12 1987-09-07 Takahiro Tanaka

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212152B2 (en) 2008-04-28 2012-07-03 Tdk Corporation Electronic device
US20140001498A1 (en) * 2011-03-22 2014-01-02 Koninklijke Philips N.V. Substrate for mounting a plurality of light emitting elements
US9337404B2 (en) * 2011-03-22 2016-05-10 Koninklijke Philips N.V. Substrate for mounting a plurality of light emitting elements
WO2019216244A1 (ja) * 2018-05-07 2019-11-14 株式会社村田製作所 多層基板及びその接続構造
JPWO2019216244A1 (ja) * 2018-05-07 2021-03-11 株式会社村田製作所 多層基板及びその接続構造
US11470728B2 (en) 2018-05-07 2022-10-11 Murata Manufacturing Co., Ltd. Multilayer board and connecting structure of the same
JP2021168356A (ja) * 2020-04-10 2021-10-21 株式会社デンソー 電子装置

Similar Documents

Publication Publication Date Title
JP2000082868A (ja) フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JP2001119107A (ja) プリント配線板
JPH0595074U (ja) 回路基板
JP2857492B2 (ja) Tabパッケージ
JPS63241979A (ja) 印刷配線板
JPH0430741B2 (ja)
JP2821315B2 (ja) シングルインラインモジュール
JPH0595073U (ja) 回路基板への部品実装構造
JP3747484B2 (ja) フィルム配線基板およびその接続構造
JPH05185787A (ja) 携帯形半導体記憶装置
JPH0590982U (ja) 回路基板への部品実装構造
JP5437670B2 (ja) 電子回路ユニット
JP2000031320A (ja) 印刷配線ユニット及び印刷配線ユニットを内蔵した電子機器
JP2606673B2 (ja) 実装体
JPH0595069U (ja) 回路基板
JP3226240B2 (ja) フイルムキャリアlsi
JP3087728B2 (ja) Tab用フィルムキャリア
JP2000031636A (ja) 電子部品実装方法および電子部品実装体
JP2568812B2 (ja) 実装体
JP2519379Y2 (ja) 表示装置
JPH09232714A (ja) プリント基板及びプリント基板の製造方法
JP3239461B2 (ja) プリント基板
JPH081977B2 (ja) 基板の接続構造
JPH0396395A (ja) Icカード
JPS63166286A (ja) フレキシブルプリント配線板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980127