JPH0590754A - Production of multilayer circuit board - Google Patents
Production of multilayer circuit boardInfo
- Publication number
- JPH0590754A JPH0590754A JP25178691A JP25178691A JPH0590754A JP H0590754 A JPH0590754 A JP H0590754A JP 25178691 A JP25178691 A JP 25178691A JP 25178691 A JP25178691 A JP 25178691A JP H0590754 A JPH0590754 A JP H0590754A
- Authority
- JP
- Japan
- Prior art keywords
- green sheets
- circuit board
- multilayer circuit
- land electrode
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、回路基板の製造方法、
特に多層回路基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a circuit board,
In particular, it relates to a method for manufacturing a multilayer circuit board.
【０００２】[0002]
【従来の技術】一般的な多層回路基板は、複数の基板を
含む積層基板と、基板間に配置された内部回路とを備え
ている。このような多層回路基板は、内部回路パターン
が印刷されたグリーンシートを複数枚積層し、これを一
体焼成すると製造できる。2. Description of the Related Art A general multi-layer circuit board includes a laminated board including a plurality of boards and an internal circuit arranged between the boards. Such a multilayer circuit board can be manufactured by laminating a plurality of green sheets on which an internal circuit pattern is printed and firing them integrally.
【０００３】[0003]
【発明が解決しようとする課題】前記従来の多層回路基
板は、製造時に、グリーンシートの積層順序、積層方向
及び表裏等の取り違えが起こりやすく、不良品の発生率
が高い。このため、グリーンシートごとに識別マークを
付与し、作業ミスを排除しようとしているが、グリーン
シートの積層が完了した後は、積層作業に誤りがあった
か否かについての確認ができない。In the conventional multilayer circuit board described above, the stacking order of green sheets, stacking direction, front and back, and the like are likely to be confused at the time of manufacture, and the defective product rate is high. For this reason, an identification mark is given to each green sheet in order to eliminate a work error, but it is impossible to confirm whether or not there is an error in the stacking work after the stacking of the green sheets is completed.
【０００４】本発明の目的は、グリーンシートの積層作
業に誤りがあったか否かが容易に確認できる多層回路基
板の製造方法を提供することにある。It is an object of the present invention to provide a method for manufacturing a multilayer circuit board, by which it is possible to easily confirm whether or not there is an error in the stacking work of the green sheets.
【０００５】[0005]
【課題を解決するための手段】本発明に係る多層回路基
板の製造方法は、複数枚のグリーンシートをその間に内
部回路を配して積層体とするとともに焼成一体化してな
る多層回路基板の製造方法である。この方法は、積層体
を構成する各グリーンシートに各々スルーホール導体及
びスルーホール導体に接続するランド電極パターンを形
成し、スルーホール導体が上下に位置するグリーンシー
トのランド電極パターンに電気的に接続するようグリー
ンシートを積層している。A method for manufacturing a multilayer circuit board according to the present invention is a method for manufacturing a multilayer circuit board in which a plurality of green sheets are provided with an internal circuit therebetween to form a laminated body and are fired and integrated. Is the way. According to this method, a through-hole conductor and a land electrode pattern connected to the through-hole conductor are formed on each green sheet that constitutes the laminated body, and the through-hole conductor is electrically connected to the land electrode patterns of the green sheets located above and below. So that the green sheets are laminated.
【０００６】[0006]
【作用】本発明の多層回路基板の製造方法では、グリー
ンシートの積層体の製造工程において、グリーンシート
を所定の積層順等にしたがって正しく積層すると、グリ
ーンシートの積層方向にスルーホール導体及びランド電
極パターンからなる一連の導通路が形成される。したが
って、導通路の導通状況を電気的にチェックすることに
より、グリーンシートの積層に誤りがあったか否かが判
断できる。したがって、本発明の製造方法は、製造途中
で不良品を容易に発見できるので、製造歩留りが高い。In the method of manufacturing a multilayer circuit board according to the present invention, when the green sheets are correctly stacked in the predetermined stacking order in the manufacturing process of the green sheet stack, the through-hole conductor and the land electrode are arranged in the stacking direction of the green sheet. A series of conducting paths consisting of patterns are formed. Therefore, by electrically checking the conduction state of the conduction path, it can be determined whether or not there is an error in stacking the green sheets. Therefore, according to the manufacturing method of the present invention, a defective product can be easily found during the manufacturing process, so that the manufacturing yield is high.
【０００７】[0007]
【実施例】図１及び図２に本発明の一実施例により製造
された多層回路基板の一例を示す。なお、図２は図１の
II−II断面図である。図において、多層回路基板１は、
複数の基板２ａ，２ｂ…２ｆ，２ｇを含む積層基板２
と、基板２ａ，２ｂ…２ｆ，２ｇ間にそれぞれ配置され
た内部回路領域３ａ…３ｆ（図２）と、積層基板２の図
上面に設けられた表面配線領域４とから主に構成されて
いる。1 and 2 show an example of a multilayer circuit board manufactured according to an embodiment of the present invention. Note that FIG. 2 is similar to FIG.
It is a II-II sectional view. In the figure, the multilayer circuit board 1 is
Laminated substrate 2 including a plurality of substrates 2a, 2b ... 2f, 2g
3f (FIG. 2) arranged between the substrates 2a, 2b ... 2f, 2g, and a surface wiring region 4 provided on the upper surface of the laminated substrate 2 in the figure. ..
【０００８】積層基板２は、たとえばＳｉＯ2 、Ａｌ2
Ｏ3 、ＺｎＯ及びＭｇＯを主成分とする結晶化ガラス粉
末とアルミナ粉末とを含む混合粉末の焼成体であり、各
基板２ａ…２ｇが焼成時に一体化したものである。この
積層基板２には、図３（図１のIII −III 断面図）に示
すように、積層基板２の端部、即ち内部回路領域３ａ…
３ｆ以外の位置に導通路５が形成されている。導通路５
は、積層基板２の図上面から図下面にかけて一連に形成
されており、各基板２ａ…２ｇに設けられた導電部６ａ
…６ｇが互いに接続されたものである。導通路５の図上
端及び下端には、それぞれ基板２ａ及び基板２ｂの図上
面及び下面に電極部５ａ，５ｂが形成されている。各導
電部６ａ…６ｇは、それぞれ基板２ａ…２ｇを貫通して
おり、最上層の基板２ａから最下層の基板２ｇにかけて
図の左側から右側に徐々に位置をずらして設けられてい
る。The laminated substrate 2 is made of, for example, SiO 2 , Al 2
It is a fired body of a mixed powder containing crystallized glass powder containing O 3 , ZnO and MgO as main components and alumina powder, and the substrates 2a ... 2g are integrated during firing. As shown in FIG. 3 (III-III cross-sectional view of FIG. 1), the laminated substrate 2 has an end portion, that is, an internal circuit region 3a ...
The conduction path 5 is formed at a position other than 3f. Conduction path 5
Are formed in series from the upper surface to the lower surface of the laminated substrate 2, and the conductive portions 6a provided on the respective substrates 2a ... 2g.
... 6 g are connected to each other. Electrode portions 5a and 5b are formed on the upper and lower surfaces of the conductive path 5 on the upper and lower surfaces of the substrate 2a and the substrate 2b, respectively. .. 6g penetrates through the substrates 2a .. 2g, respectively, and is provided so as to gradually shift from the left side to the right side of the drawing from the uppermost substrate 2a to the lowermost substrate 2g.
【０００９】内部回路領域３ａ…３ｆは、所定のパター
ンに形成された内部配線を含んでいる。内部配線は、た
とえば銀製であり、他の内部回路領域３ａ…３ｆに含ま
れる内部配線パターンと図示しないスルーホールを通じ
て接続されている。表面配線領域４は、所定のパターン
に形成された表面配線を含んでいる。表面配線は、内部
配線と同じくたとえば銀製又は銅製であり、基板２ａに
設けられた図示しないスルーホールを通じて内部回路領
域３ａの内部回路と通じている。The internal circuit regions 3a ... 3f include internal wiring formed in a predetermined pattern. The internal wiring is made of silver, for example, and is connected to internal wiring patterns included in the other internal circuit regions 3a ... 3f through through holes (not shown). The surface wiring area 4 includes surface wiring formed in a predetermined pattern. The surface wiring is made of, for example, silver or copper like the internal wiring, and communicates with the internal circuit of the internal circuit region 3a through a through hole (not shown) provided in the substrate 2a.
【００１０】次に、図４を参照して、本発明の一実施例
に係る、前記多層回路基板１の製造方法について説明す
る。まず、基板２ａ…２ｇを形成するためのグリーンシ
ート７ａ…７ｇを作成する。ここでは、例えばＳｉ
Ｏ2 、Ａｌ2 Ｏ3 、ＺｎＯ、ＭｇＯを主成分とする結晶
化ガラス粉末７０重量％とアルミナ粉末３０重量％とを
含むガラスセラミックス混合粉末に溶剤、バインダー及
び可塑剤を加えて混練し、スラリーを作成する。そし
て、得られたスラリーをドクターブレード法によりシー
ト状に成形する。得られた各グリーンシート７ａ…７ｇ
には、取扱いを容易にするために、外周に図示しない金
属製の枠を取り付けるのが好ましい。Next, with reference to FIG. 4, a method of manufacturing the multilayer circuit board 1 according to an embodiment of the present invention will be described. First, green sheets 7a ... 7g for forming the substrates 2a ... 2g are prepared. Here, for example, Si
A solvent, a binder, and a plasticizer are added to a glass-ceramics mixed powder containing 70% by weight of crystallized glass powder containing O 2 , Al 2 O 3 , ZnO, and MgO as main components and 30% by weight of alumina powder, and the mixture is kneaded to form a slurry. To create. Then, the obtained slurry is formed into a sheet by the doctor blade method. Each of the obtained green sheets 7a ... 7g
In order to facilitate handling, it is preferable to attach a metal frame (not shown) to the outer circumference.
【００１１】次に、得られた各グリーンシート７ａ…７
ｇの内部回路領域８ａ…８ｇ内の所定部位にスルーホー
ル（図示せず）を設ける。このスルーホールは、グリー
ンシート間の内部配線を連結するためのものである。ま
た、内部回路領域８ａの外側にスルーホール９ａ…９ｇ
をそれぞれ設ける。各スルーホール９ａ…９ｇは、最上
層のグリーンシート７ａから最下層のグリーンシート７
ｇにかけて図の左から右方向に徐々に位置をずらして形
成する（図５参照）。なお、スルーホールは、たとえば
パンチングマシンにより形成できる。Next, the obtained green sheets 7a ... 7
8g of the internal circuit regions 8a ... 8g are provided with through holes (not shown). The through holes are for connecting the internal wiring between the green sheets. Also, through holes 9a ... 9g are provided outside the internal circuit region 8a.
Are provided respectively. Each of the through holes 9a ... 9g is formed from the uppermost green sheet 7a to the lowermost green sheet 7a.
It is formed by gradually shifting the position from left to right in the drawing over g (see FIG. 5). The through holes can be formed by, for example, a punching machine.
【００１２】次に、内部回路領域８ａ…８ｇ内の図示し
ないスルーホールとスルーホール９’ａ…９’ｇ内に印
刷により銀ペーストを充填する。これにより、スルーホ
ール導体９ａ…９ｇが形成される。そして、充填した銀
ペーストを乾燥した後に、内部回路領域８ａ…８ｇ内に
所定の内部配線パターンを形成する。また、図４及び図
５に示すように、スルーホール導体９ａ…９ｇが露出す
る一方の面に、それぞれスルーホール導体９ａ…９ｇと
接続するランド電極パターン１０ａ…１０ｇを形成す
る。なお、ランド電極パターン１０ａ…１０ｇは、例え
ば図５に示すようにグリーンシート７ａのスルーホール
導体９ａの下面露出部がグリーンシート７ｂ上に形成さ
れたランド電極パターン１０ｂと接続し得るように形成
されており、図の左方向に延びている。内部配線パター
ン及びランド電極パターン１０ａ…１０ｇは、銀ペース
トを印刷すると同時形成できる。Next, through holes (not shown) and through holes 9'a ... 9'g in the internal circuit regions 8a ... 8g are filled with silver paste by printing. As a result, through-hole conductors 9a ... 9g are formed. Then, after the filled silver paste is dried, a predetermined internal wiring pattern is formed in the internal circuit regions 8a ... 8g. As shown in FIGS. 4 and 5, land electrode patterns 10a ... 10g connected to the through hole conductors 9a ... 9g are formed on one surface where the through hole conductors 9a ... 9g are exposed. The land electrode patterns 10a ... 10g are formed so that the exposed bottom surface of the through-hole conductor 9a of the green sheet 7a can be connected to the land electrode pattern 10b formed on the green sheet 7b, as shown in FIG. And extends to the left in the figure. The internal wiring pattern and the land electrode patterns 10a ... 10g can be simultaneously formed by printing a silver paste.
【００１３】なお、積層基板２の最下層に相当するグリ
ーンシート７ｇの下面には、電極部５ｂとなるランド電
極パターンを形成する。次に、グリーンシート７ａ…７
ｇを、図４に示すようにこの順に積層する。ここでは、
図５に示すように、グリーンシート７ａ…７ｇ間のラン
ド電極パターン１０ａ…１０ｇがスルーホール導体９ａ
…９ｇを介して多層回路基板１の厚み方向に階段状に当
接する。そして、グリーンシート７ａ…７ｇを熱圧着
し、一体化する。このようにして一体化されたグリーン
シート７ａ…７ｇには、スルーホール導体９ａ…９ｇが
ランド電極パターン１０ａ…１０ｇにより連なった導通
路が形成される。A land electrode pattern to be the electrode portion 5b is formed on the lower surface of the green sheet 7g corresponding to the lowermost layer of the laminated substrate 2. Next, the green sheets 7a ... 7
g are stacked in this order as shown in FIG. here,
As shown in FIG. 5, the land electrode patterns 10a ... 10g between the green sheets 7a.
.. are contacted in a stepwise manner in the thickness direction of the multilayer circuit board 1 via 9 g. Then, the green sheets 7a ... 7g are thermocompression bonded to be integrated. 9g thus formed are connected to each other through the through-hole conductors 9a ... 9g by the land electrode patterns 10a.
【００１４】次に、一体化されたグリーンシート７ａ…
７ｇについて、ランド電極パターン１０ａ，１０ｇ間の
導通を電気的にチェックする。ここでは、スルーホール
導体９ａ…９ｇによる一連の導通路が形成されているの
で、図３の電極部５ａ，5b間の導通路５に相当するグリ
ーンシート７ａ上のランド電極パターン１０ａとグリー
ンシート７ｇの下面に形成したランド電極パターン間は
導通しているはずである。ところが、たとえばグリーン
シート７ｂの積層位置や積層方向が取り違えられている
と、グリーンシート７ｂのランド電極パターン１０ｂと
上側のグリーンシート７ａのスルーホール導体９ａ又は
グリーンシート７ｂのスルーホール導体９ｂと下側のグ
リーンシート７ｃのランド電極パターン１０ｃとが導通
しなくなる。したがって、グリーンシート７ａ…７ｇの
積層体の上下面のランド電極パターン間の導通が確認で
きれば、グリーンシート７ａ…７ｇが間違いなく積層さ
れているのが容易に判断できる。Next, the integrated green sheet 7a ...
For 7g, the conduction between the land electrode patterns 10a and 10g is electrically checked. Here, since a series of conductive paths are formed by the through-hole conductors 9a ... 9g, the land electrode pattern 10a and the green sheet 7g on the green sheet 7a corresponding to the conductive path 5 between the electrode portions 5a and 5b in FIG. 3 are formed. There should be continuity between the land electrode patterns formed on the lower surface of the. However, if the stacking position and stacking direction of the green sheet 7b are confused, for example, the land electrode pattern 10b of the green sheet 7b and the through-hole conductor 9a of the upper green sheet 7a or the through-hole conductor 9b of the green sheet 7b and the lower side. The land electrode pattern 10c of the green sheet 7c is no longer conductive. Therefore, if the conduction between the land electrode patterns on the upper and lower surfaces of the laminated body of the green sheets 7a ... 7g can be confirmed, it can be easily determined that the green sheets 7a.
【００１５】次に、積層体の外周部を切断し、各グリー
ンシート７ａ…７ｇに装着されている枠体を除去し、そ
の後にシートの積層体を焼成する。これにより、積層基
板２が得られる。得られた積層基板２には、スルーホー
ル導体９ａ…９ｇがランド配線パターン１０ａ…１０ｇ
を通じて接続した導通路５（図３）が形成される。次
に、積層基板２の上面に表面配線を形成する。表面配線
は、通常の厚膜手法により形成できる。これにより、多
層回路基板１が得られる。Next, the outer peripheral portion of the laminated body is cut, the frame body attached to each green sheet 7a ... 7g is removed, and then the laminated body of the sheets is fired. Thereby, the laminated substrate 2 is obtained. The laminated substrate 2 thus obtained has through-hole conductors 9a ... 9g and land wiring patterns 10a ... 10g.
A conductive path 5 (FIG. 3) connected through the is formed. Next, surface wiring is formed on the upper surface of the laminated substrate 2. The surface wiring can be formed by an ordinary thick film method. Thereby, the multilayer circuit board 1 is obtained.
【００１６】〔他の実施例〕前記実施例では、多層回路
基板１内に導通路５を形成したが、導通路５は積層体の
外周部の切断位置よりも外部に形成してもよい。また、
切断線にまたがるように形成してもよい。この場合、切
断端面に現れるランド電極パターン１０ａ…１０ｇの配
列状況によってもグリーンシート７ａ…７ｇの積層状況
が確認できる。[Other Embodiments] In the above embodiments, the conducting path 5 is formed in the multilayer circuit board 1, but the conducting path 5 may be formed outside the cutting position of the outer peripheral portion of the laminated body. Also,
You may form so that it may straddle a cutting line. In this case, the stacking state of the green sheets 7a ... 7g can also be confirmed by the arrangement state of the land electrode patterns 10a ... 10g appearing on the cut end face.
【００１７】なお、前記実施例ではランド電極パターン
が順次階段状に配列されているが、ランド電極パターン
は積層の途中で配列方向が変わるように設けられていて
もよい。Although the land electrode patterns are sequentially arranged in a staircase pattern in the above-mentioned embodiment, the land electrode patterns may be arranged such that the arrangement direction changes during the lamination.
【００１８】[0018]
【発明の効果】本発明に係る多層回路基板の製造方法で
は、グリーンシートの積層方向にスルーホール導体及び
ランド電極パターンからなる一連の導通路が形成される
ので、製造途中においてグリーンシートの積層作業に誤
りがあったか否かが容易に確認できる。In the method for manufacturing a multilayer circuit board according to the present invention, a series of conductive paths consisting of through-hole conductors and land electrode patterns are formed in the stacking direction of green sheets. You can easily check whether or not there was an error.
【図１】本発明の一実施例により製造された多層回路基
板の斜視図。FIG. 1 is a perspective view of a multilayer circuit board manufactured according to an embodiment of the present invention.
【図２】図１のII−II断面図。FIG. 2 is a sectional view taken along line II-II of FIG.
【図３】図１のIII −III 断面図。FIG. 3 is a sectional view taken along the line III-III in FIG.
【図４】前記実施例の製造工程を示す斜視図。FIG. 4 is a perspective view showing a manufacturing process of the embodiment.
【図５】図４の縦断面部分図。5 is a partial vertical cross-sectional view of FIG.
１ 多層回路基板 ２ 積層基板 ２ａ…２ｇ 基板 ３ａ…３ｆ 内部回路領域 ５ 導通路 ７ａ…７ｇ グリーンシート ９ａ…９ｇ スルーホール導体 1 Multilayer circuit board 2 Laminated board 2a ... 2g Board 3a ... 3f Internal circuit area 5 Conduction path 7a ... 7g Green sheet 9a ... 9g Through-hole conductor
Claims (1)
路を配して積層体とするとともに焼成一体化してなる多
層回路基板の製造方法であって、前記積層体を構成する
前記各グリーンシートに各々スルーホール導体及び前記
スルーホール導体に接続するランド電極パターンを形成
し、前記スルーホール導体が上下に位置する前記グリー
ンシートの前記ランド電極パターンに電気的に接続する
よう前記各グリーンシートを積層することを特徴とする
多層回路基板の製造方法。1. A method for manufacturing a multi-layer circuit board, comprising: stacking a plurality of green sheets with an internal circuit interposed therebetween to form a laminated body and firing and integrating the green sheets to each of the green sheets constituting the laminated body. Forming through-hole conductors and land electrode patterns connected to the through-hole conductors, respectively, and stacking the green sheets so that the through-hole conductors are electrically connected to the land electrode patterns of the green sheets located above and below. A method for manufacturing a multilayer circuit board, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25178691A JPH0590754A (en) | 1991-09-30 | 1991-09-30 | Production of multilayer circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25178691A JPH0590754A (en) | 1991-09-30 | 1991-09-30 | Production of multilayer circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590754A true JPH0590754A (en) | 1993-04-09 |
Family
ID=17227913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25178691A Pending JPH0590754A (en) | 1991-09-30 | 1991-09-30 | Production of multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590754A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009060505A1 (en) * | 2007-11-05 | 2009-05-14 | Fujitsu Limited | Lamination order inspection method and wiring board manufacturing method |
| US8090497B2 (en) | 2006-12-06 | 2012-01-03 | Kojima Press Industry Co., Ltd. | Vehicle accessory touch switch |
| US8203468B2 (en) | 2006-08-29 | 2012-06-19 | Kojima Press Industry Co., Ltd. | Electric capacitance-type touch switch |
-
1991
- 1991-09-30 JP JP25178691A patent/JPH0590754A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8203468B2 (en) | 2006-08-29 | 2012-06-19 | Kojima Press Industry Co., Ltd. | Electric capacitance-type touch switch |
| US8090497B2 (en) | 2006-12-06 | 2012-01-03 | Kojima Press Industry Co., Ltd. | Vehicle accessory touch switch |
| WO2009060505A1 (en) * | 2007-11-05 | 2009-05-14 | Fujitsu Limited | Lamination order inspection method and wiring board manufacturing method |
| JP5104874B2 (en) * | 2007-11-05 | 2012-12-19 | 富士通株式会社 | Lamination sequence inspection method and wiring board manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0929207B1 (en) | Multi-layer ceramic substrate including a passive component, and method for producing the same | |
| JPH10270282A (en) | Multilayer ceramic capacitor | |
| JP2008218628A (en) | Laminate and its manufacturing method | |
| JPH1167554A (en) | Laminated coil component and its manufacture | |
| JP2005322743A (en) | Manufacturing method of laminated coil component | |
| JPH06112100A (en) | Manufacture of electronic part | |
| JPH0590754A (en) | Production of multilayer circuit board | |
| JPH05218653A (en) | Ceramic multilayer circuit board | |
| JP2712295B2 (en) | Hybrid integrated circuit | |
| JP2002246752A (en) | Via hole structure of ceramic multilayer board | |
| JP2946261B2 (en) | Manufacturing method of laminated electronic components | |
| JPH0252497A (en) | Multilayer ceramic printed circuit board | |
| JPH0493096A (en) | Multilayer ceramic board | |
| JPH0563007B2 (en) | ||
| JP2000068149A (en) | Laminated electronic component and manufacture therefor | |
| JPH1131881A (en) | Ceramics multilayered substrate | |
| JPH06314630A (en) | Ceramic-lamination electronic component | |
| JPH08227821A (en) | Termination and manufacture of electronic thick film element | |
| JP3097877B2 (en) | Multilayer circuit board | |
| JPH11340628A (en) | Manufacture of ceramic circuit substrate | |
| JPH0750462A (en) | Electronic circuit board | |
| JPH11233944A (en) | Manufacture of multilayer ceramic substrate | |
| JPH0427155Y2 (en) | ||
| KR20020065261A (en) | ceramic piled components and method of manufacturing thereof | |
| JPH0563373A (en) | Structure of power hybrid ic |