JPH0578176B2 - - Google Patents

Info

Publication number
JPH0578176B2
JPH0578176B2 JP58233120A JP23312083A JPH0578176B2 JP H0578176 B2 JPH0578176 B2 JP H0578176B2 JP 58233120 A JP58233120 A JP 58233120A JP 23312083 A JP23312083 A JP 23312083A JP H0578176 B2 JPH0578176 B2 JP H0578176B2
Authority
JP
Japan
Prior art keywords
chip
inspection
image
circuit
illumination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP58233120A
Other languages
Japanese (ja)
Other versions
JPS60125547A (en
Inventor
Hiroyuki Tsukahara
Tetsuo Hizuka
Noryuki Hiraoka
Masahito Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23312083A priority Critical patent/JPS60125547A/en
Publication of JPS60125547A publication Critical patent/JPS60125547A/en
Publication of JPH0578176B2 publication Critical patent/JPH0578176B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は電子部品などの検査装置、例えば集積
回路(IC)のダイスボンデイング組立工程にお
ける欠陥を自動的に検査するための装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to an inspection apparatus for electronic components, for example, an apparatus for automatically inspecting defects in an integrated circuit (IC) die bonding assembly process.

(2) 技術の背景 IC組立工程にはチツプ分離(ウエハを個々の
チツプに切断すること)、ダイボンデイング(前
記のチツプをパツケージにダイ付けすなわち装着
すること)、ワイヤボンデイング(パツケージに
ダイ付けされたチツプの電極とパツケージのリー
ドにワイヤを張ること)、封止(パツケージを封
止すること)などがあり、各工程とも自動化が進
んでいる。しかし、ICの信頼性を上げるための
各工程後の検査はまだ自動化されてなく、作業者
の目視検査に頼つている状況にある。
(2) Technology background The IC assembly process includes chip separation (cutting the wafer into individual chips), die bonding (dying or attaching the chips to a package), and wire bonding (die attaching the chips to a package). These processes include stringing wires between the chip's electrodes and package leads) and sealing (sealing the package), and automation is progressing in each process. However, inspections after each process to increase IC reliability have not yet been automated and rely on visual inspection by workers.

(3) 従来技術と問題点 現在、ダイボンデイング工程は自動化され、高
速加工が行われている。しかし、加工後の検査は
まだ作業者の目視検査に頼つているため、全数検
査(すべてのICの検査)が行なえない、また作
業者の個人差により検査基準が異なるなどの欠点
がある。またダイボンデイングにおいて、チツプ
が完全にダイ付けされていない状態でワイヤボン
デイングするとチツプが割れ、不良品を作ると同
じ結果になる問題がある。
(3) Conventional technology and problems Currently, the die bonding process is automated and high-speed processing is performed. However, post-processing inspections still rely on visual inspection by workers, which has drawbacks such as not being able to perform a 100% inspection (inspection of all ICs), and inspection standards differing depending on individual differences among workers. Furthermore, in die bonding, there is a problem in that if wire bonding is performed without the chip being completely attached to the die, the chip will break, resulting in the same result if a defective product is produced.

(4) 発明の目的 本発明は上記従来の問題に鑑み、作業者の目視
検査に頼つているダイボンデイング加工後検査を
自動化し、高速全数検査を可能にする装置を提供
することを目的とする。
(4) Purpose of the Invention In view of the above-mentioned conventional problems, an object of the present invention is to provide an apparatus that automates the post-die bonding inspection that relies on visual inspection by an operator and enables high-speed 100% inspection. .

(5) 発明の構成 そしてこの目的は本発明によれば、撮像装置か
らの信号をアナログ/デジタル変換するA/D変
換器と、該A/D変換器からの信号を記憶する画
像メモリと、ICチツプ位置を撮像するため垂直
落射照明する第1の照明装置と、該ICチツプの
4方から、該ICチツプの周囲を撮像するための
第2の照明装置と、該第1の照明による画像から
該ICチツプの位置を検出する位置検出回路と、
該第2の照明による画像と、ICチツプの位置と
からICチツプ周囲4方に該ICチツプの外周のそ
れぞれに対応する所定の検査領域を設定し、該検
査領域内におけるICチツプ周囲にはみ出したIC
チツプ取付部材の検査領域の全体に対する割合を
検査する取付部材検査回路と、該取付部材検査回
路の出力から、ダイボンデイング状態の良、不良
を自動判定する良、不良判定回路を具備したこと
を特徴とするダイボンデイング検査装置を提供す
ることによつて達成される。
(5) Structure of the Invention According to the present invention, this object includes: an A/D converter that converts a signal from an imaging device into analog/digital; an image memory that stores the signal from the A/D converter; A first illumination device that performs vertical epi-illumination to image the IC chip position; a second illumination device that images the area around the IC chip from four sides of the IC chip; and an image obtained by the first illumination. a position detection circuit for detecting the position of the IC chip;
Based on the image obtained by the second illumination and the position of the IC chip, predetermined inspection areas corresponding to each of the outer peripheries of the IC chip were set in four directions around the IC chip, and the areas protruding around the IC chip within the inspection area were set. I C
It is characterized by comprising a mounting member inspection circuit that inspects the ratio of the inspection area of the chip mounting member to the whole, and a pass/fail determination circuit that automatically determines whether the die bonding condition is good or bad based on the output of the mounting member inspection circuit. This is achieved by providing a die bonding inspection device that achieves this.

(6) 発明の実施例 以下本発明実施例を図面によつて詳説する。(6) Examples of the invention Embodiments of the present invention will be explained in detail below with reference to the drawings.

ダイボンデイングとは第1図に示す如くウエハ
から分離されたICチツプ(ダイともいう)1を
パツケージ2のダイスステージ3に取り付ける工
程である。先ずダイスステージ3上に金ペレツト
4を載せ、その上からチツプ1をこすりつける。
これによつて金とシリコンの共晶が起り、チツプ
1がダイステージ3の上に固定される。なお第1
図において5はリードを示す。
Die bonding is a process of attaching an IC chip (also called die) 1 separated from a wafer to a die stage 3 of a package 2, as shown in FIG. First, a gold pellet 4 is placed on the die stage 3, and a chip 1 is rubbed onto it.
This causes eutectic formation of gold and silicon, and the chip 1 is fixed on the die stage 3. Note that the first
In the figure, 5 indicates a lead.

第2図はダイボンデイング後のパツケージのダ
イボンデイング部の拡大断面図である。共晶した
金シリコンの一部はチツプの側面に付着し、金シ
リコン・フイレツト6を形成する。フイレツト6
の有無によりダイボンデイングがうまくいつたか
どうかが判定されうる。なお第2図において7は
リードを示す。
FIG. 2 is an enlarged sectional view of the die bonding portion of the package after die bonding. A portion of the eutectic gold-silicon adheres to the sides of the chip and forms a gold-silicon fillet 6. Fillet 6
Whether or not die bonding was successful can be determined based on the presence or absence of . Note that in FIG. 2, 7 indicates a lead.

第3図と第4図は本発明で使うICチツプと金
シリコンフイレツト画像入力方法を示すための図
であり、第3図aにはICチツプ1を撮像するた
めの垂直落射照明のための照明系が示される。撮
像においては先ず第1の照明装置である照明11
を点灯し、チツプ1の真上から照明する。この像
を真上のTVカメラ13で撮像すると例えば第3
図bに示す画像が得られる。なお第3図において
は15はハーフミラー、16はレンズ、17は
ICチツプ画像を示す。
3 and 4 are diagrams showing the method of inputting images of the IC chip and the gold-silicon fillet used in the present invention, and FIG. A lighting system is shown. In imaging, first the illumination 11, which is the first illumination device,
, and illuminate from directly above chip 1. If this image is captured by the TV camera 13 directly above, for example, the third
The image shown in Figure b is obtained. In Fig. 3, 15 is a half mirror, 16 is a lens, and 17 is a half mirror.
An IC chip image is shown.

第4図aは金シリコン・フイレツト6を撮像す
るための照明系の図で、第2の照明装置である照
明12をICチツプ1の4方から照明し、真上の
TVカメラ14で、フイレツトを撮像すると第4
図bに示す画像が得られる。なお図において18
はフイレツト画像を示す。
FIG. 4a is a diagram of the illumination system for imaging the gold-silicon fillet 6, in which the second illumination device, the illumination 12, illuminates the IC chip 1 from four sides, and
When the TV camera 14 captures an image of the fillet, the fourth
The image shown in Figure b is obtained. In the figure, 18
indicates a fillet image.

本装置の検査手順を第5図のブロツク図により
説明する。図においてSは検査開始を示す。
The testing procedure of this device will be explained with reference to the block diagram of FIG. In the figure, S indicates the start of the test.

第5図にaで示すステツプにおいては照明11
を点灯しICチツプ1の画像を入力する。かくし
て得られた画像は第6図に示される。
In the step indicated by a in FIG.
Turn on and input the image of IC chip 1. The image thus obtained is shown in FIG.

第5図にbで示すステツプにおいては、前記ス
テツプaで得られた画像からICチツプ1の4コ
ーナのアドレスを求める。
In step b shown in FIG. 5, the addresses of the four corners of IC chip 1 are determined from the image obtained in step a.

第5図にcで示すステツプでは照明12を点灯
し、金シリコン・フイレツト6の画像を入力す
る。金シリコン・フイレツト6の画像は第7図に
示される。
In step c in FIG. 5, the illumination 12 is turned on and an image of the gold silicon fillet 6 is input. An image of the gold silicon fillet 6 is shown in FIG.

第5図にdで示すステツプにおいては、ステツ
プbで求めたアドレスからステツプcの画像のチ
ツプ外周(外周は第7図に点線で示す)を規定す
る。
In the step indicated by d in FIG. 5, the chip outer circumference (the outer circumference is shown by the dotted line in FIG. 7) of the image in step c is defined from the address obtained in step b.

第5図のeのステツプにおいては、チツプ外周
から所定の検査エリア(領域、第8図に符号Aで
示す)を設定する。
In step e in FIG. 5, a predetermined inspection area (region, indicated by reference numeral A in FIG. 8) is set from the outer periphery of the chip.

第5図のfのステツプにおいて、検査エリアA
内のフイレツト信号を計数し、その値が所定の値
(スライスレベル)以上ならば、“フイレツトあ
り”とする。
In step f in Fig. 5, the inspection area A
The fillet signals within the slice are counted, and if the value is greater than or equal to a predetermined value (slice level), it is determined that there is a fillet.

計数すなわちハイ(high)レベルをみるための
試験は第9図に矢印の示す方向になし、1、0
のレベルを調べて1がいくつあるかを計数する。
1がいくつあつたかを走査し、計数信号を得た上
でそれをあるレベルでスライスし、どこまでフ
イレツト信号があつたかを試験する。スライスレ
ベルはノイズ等を考慮してオフセツトを設け
る。
There is no test for counting, that is, high level, in the direction indicated by the arrow in Figure 9, 1, 0.
Check the level of and count how many 1s there are.
Scan to see how many 1's there are, obtain a count signal, slice it at a certain level, and test how far the fillet signal is. An offset is provided for the slice level in consideration of noise and the like.

最後に第5図のgに示すステツプにおいて検査
エリア全体の何%にフイレツト6が存在するかを
求め、その値が所定の値(検査基準)以上なら良
品、未満なら不良品と判定する。
Finally, in step g in FIG. 5, the percentage of the entire inspection area in which the fillet 6 is present is determined, and if the value is greater than or equal to a predetermined value (inspection standard), it is determined to be a good product, and if it is less than a predetermined value, it is determined to be a defective product.

次に本発明装置の構成と動作を第10図のブロ
ツク図を参照して説明する。
Next, the structure and operation of the apparatus of the present invention will be explained with reference to the block diagram of FIG.

照明装置11を点灯し、IC1をTVカメラ13
で撮像する。そのビデオ信号はTVカメラ駆動回
路22を通り、A/D変換器23でアナログ・デ
イジタル変換され、画像メモリ24に格納され
る。画像メモリ24のデータから位置検出回路2
5でICチツプコーナ・アドレスを求める。以上
は第5図のa〜bのステツプに該当する。
Turn on the lighting device 11 and connect the IC1 to the TV camera 13
Take an image with The video signal passes through a TV camera drive circuit 22, is analog-to-digital converted by an A/D converter 23, and is stored in an image memory 24. Position detection circuit 2 from data in image memory 24
Find the IC chip corner address in step 5. The above corresponds to steps a to b in FIG.

次に照明装置12を点灯し、IC1をTVカメラ
13で撮像する。そのビデオ信号は同様にして画
像メモリ24に格納され、画像メモリ24のデー
タからフイレツト検査回路26でフイレツトの検
査をする。以上は第5図のc〜fのステツプに該
当する。
Next, the illumination device 12 is turned on, and the IC 1 is imaged with the TV camera 13. The video signal is similarly stored in the image memory 24, and a fillet inspection circuit 26 inspects the fillet from the data in the image memory 24. The above corresponds to steps c to f in FIG.

更に良、不良判定回路27でダイボンデイング
の良、不良を判定する。これは第5図のステツプ
gに該当する。
Further, a good/bad judgment circuit 27 judges whether the die bonding is good or bad. This corresponds to step g in FIG.

なお制御装置21はこの検査装置全体を制御す
るためのものである。すなわち、制御装置21
は、照明装置11,12の切り換え、および画像
メモリ24、位置検出回路25、フイレツト検査
回路26、良、不良判定回路27の動作指示を行
うものである。
Note that the control device 21 is for controlling the entire inspection device. That is, the control device 21
is used to switch the illumination devices 11 and 12, and instruct the image memory 24, position detection circuit 25, fillet inspection circuit 26, and pass/fail judgment circuit 27.

以上、金とシリコンの共晶を利用するダイボン
デイング加工後の検査を例に本発明の実施例を説
明した。その他の導電性樹脂あるいは接着剤によ
るダイボンデイングに対しても同様に検査でき
る。
The embodiments of the present invention have been described above, taking as an example the inspection after die bonding processing using eutectic of gold and silicon. Die bonding using other conductive resins or adhesives can be similarly tested.

(7) 発明の効果 以上詳細に説明した如く本発明によれば、撮像
装置、照明装置、A/D変換器、画像メモリおよ
び検査回路からなるICチツプなどの検査装置に
おいて、試料例えばICチツプの取付けの具合を、
この取付け部材の形状によつて自動的に検査する
ことが可能となり、また全数検査が可能となるの
で、半導体装置の信頼性向上に効果大である。
(7) Effects of the Invention As described in detail above, according to the present invention, an inspection device for an IC chip or the like consisting of an imaging device, a lighting device, an A/D converter, an image memory, and an inspection circuit can be used to test a sample, for example, an IC chip. How is the installation done?
The shape of the mounting member allows for automatic inspection, and also allows for 100% inspection, which is highly effective in improving the reliability of semiconductor devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はダイボンデイングを説明するための分
解斜視図、第2図はダイボンデイング部の拡大断
面図、第3図はICチツプ画像入力方法を示す図、
第4図は金シリコンフイレツト画像入力方法を示
す図、第5図は本発明装置の検査手順を示す図、
第6図はICチツプ画像を模式的に示す図、第7
図はフイレツト画像を模式的に示す図、第8図は
検査エリアを示す図、第9図はフイレツトの計数
原理を示す図、第10図はダイ付け検査装置構成
ブロツク図である。 1……ICチツプ、2……パツケージ、3……
ダイスステージ、4……金ペレツト、5……リー
ド、6……金シリコン・フイレツト、11,12
……照明、13,14……TVカメラ、15……
ハーフミラー、16……レンズ、17……ICチ
ツプ画像、18……フイレツト画像、21……制
御回路、22……TVカメラ駆動回路、23……
A/D変換器、24……画像メモリ、25……位
置検出回路、26……金シリコンフイレツト検出
回路、27……良、不良判定回路、A……検査エ
リア、S……検査開示、a……ICチツプ画像入
力、b……ICチツプコーナ検出、c……金シリ
コン・フイレツト画像入力、d……ICチツプ外
周検出、e……検査エリア設定、f……検査エリ
ア内フイレツト信号計数、g……良、不良判定、
……計数方向、……スライスレベル。
Fig. 1 is an exploded perspective view for explaining die bonding, Fig. 2 is an enlarged sectional view of the die bonding part, Fig. 3 is a diagram showing an IC chip image input method,
FIG. 4 is a diagram showing a gold silicon fillet image input method, FIG. 5 is a diagram showing an inspection procedure of the apparatus of the present invention,
Figure 6 is a diagram schematically showing an IC chip image, Figure 7
8 is a diagram schematically showing a fillet image, FIG. 8 is a diagram showing an inspection area, FIG. 9 is a diagram showing a fillet counting principle, and FIG. 10 is a block diagram of the configuration of a die attaching inspection apparatus. 1...IC chip, 2...package, 3...
Dice stage, 4... Gold pellet, 5... Lead, 6... Gold silicon fillet, 11, 12
...Lighting, 13,14...TV camera, 15...
Half mirror, 16... Lens, 17... IC chip image, 18... Fillet image, 21... Control circuit, 22... TV camera drive circuit, 23...
A/D converter, 24...Image memory, 25...Position detection circuit, 26...Gold silicon fillet detection circuit, 27...Good, defective determination circuit, A...Inspection area, S...Inspection disclosure, a...IC chip image input, b...IC chip corner detection, c...gold silicon fillet image input, d...IC chip outer periphery detection, e...inspection area setting, f...fillet signal counting within the inspection area, g...Good, bad judgment,
...Counting direction, ...Slice level.

Claims (1)

【特許請求の範囲】 1 撮像装置からの信号をアナログ/デジタル変
換するA/D変換器と、 該A/D変換器からの信号を記憶する画像メモ
リと、 ICチツプ位置を撮像するため垂直落射照明す
る第1の照明装置と、該ICチツプの4方から、
該ICチツプの周囲を撮像するための第2の照明
装置と、 該第1の照明による画像から該ICチツプの位
置を検出する位置検出回路と、 該第2の照明による画像と、ICチツプの位置
とからICチツプ周囲4方に該ICチツプの外周の
それぞれに対応する所定の検査領域を設定し、該
検査領域内におけるICチツプ周囲にはみ出した
ICチツプ取付部材の検査領域の全体に対する割
合を検査する取付部材検査回路と、 該取付部材検査回路の出力から、ダイボンデイ
ング状態の良、不良を自動判定する良、不良判定
回路を具備したことを特徴とするダイボンデイン
グ検査装置。
[Claims] 1. An A/D converter that converts signals from an imaging device into analog/digital, an image memory that stores signals from the A/D converter, and a vertical epi-illumination device for imaging the IC chip position. A first illumination device that illuminates, and from four sides of the IC chip,
a second illumination device for capturing an image around the IC chip; a position detection circuit for detecting the position of the IC chip from the image produced by the first illumination; and a position detection circuit for detecting the position of the IC chip from the image produced by the second illumination A predetermined inspection area corresponding to each of the outer periphery of the IC chip is set in four directions around the IC chip from the position, and the area protruding around the IC chip within the inspection area is
It is equipped with a mounting member inspection circuit that inspects the ratio of the IC chip mounting member to the entire inspection area, and a pass/fail judgment circuit that automatically determines whether the die bonding condition is good or bad based on the output of the mounting member inspection circuit. Features of die bonding inspection equipment.
JP23312083A 1983-12-09 1983-12-09 Checking device Granted JPS60125547A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23312083A JPS60125547A (en) 1983-12-09 1983-12-09 Checking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23312083A JPS60125547A (en) 1983-12-09 1983-12-09 Checking device

Publications (2)

Publication Number Publication Date
JPS60125547A JPS60125547A (en) 1985-07-04
JPH0578176B2 true JPH0578176B2 (en) 1993-10-28

Family

ID=16950072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23312083A Granted JPS60125547A (en) 1983-12-09 1983-12-09 Checking device

Country Status (1)

Country Link
JP (1) JPS60125547A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194322A (en) * 2000-01-14 2001-07-19 Sharp Corp External appearance inspection device and inspection method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368847A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Automatic appearance inspecting device
JPS5733304A (en) * 1980-08-06 1982-02-23 Hitachi Ltd Method and device for shape inspection
JPS57198638A (en) * 1981-05-30 1982-12-06 Toshiba Corp Detection of wire bonding state and device therefore

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368847A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Automatic appearance inspecting device
JPS5733304A (en) * 1980-08-06 1982-02-23 Hitachi Ltd Method and device for shape inspection
JPS57198638A (en) * 1981-05-30 1982-12-06 Toshiba Corp Detection of wire bonding state and device therefore

Also Published As

Publication number Publication date
JPS60125547A (en) 1985-07-04

Similar Documents

Publication Publication Date Title
US4688939A (en) Method and apparatus for inspecting articles
JPH09504401A (en) Method and apparatus for ball bond inspection system
JPH0376137A (en) Wire bonding testing device
JP2851151B2 (en) Wire bonding inspection equipment
US6339337B1 (en) Method for inspecting semiconductor chip bonding pads using infrared rays
JPH0578176B2 (en)
JPS60227431A (en) Inspecting device of die bonding state
KR950004592B1 (en) Method of inspecting jointed portion
JPH0576185B2 (en)
JPH07294450A (en) Soldering inspection method for high density surface mounting substrate
JPH033941B2 (en)
JP2842486B2 (en) Transparent mold IC inspection equipment
JPS59144140A (en) Inspecting method of wire bonding portion
JPS62274205A (en) Method and device for inspecting lead flatness
JPS6336543A (en) Method and apparatus for automatic inspection of semiconductor device
JPS59663A (en) Waveform testing method
JPH05288687A (en) Lead inspection apparatus
JPS634348B2 (en)
JPH05335390A (en) Inspection apparatus of bonding wire
JPH01140636A (en) Semiconductor assembling equipment
JPH047448B2 (en)
KR20030085874A (en) Sorting method of semiconductor package
KR970025356A (en) Component adsorption defect inspection device using image processing and its control method
JPH0524667B2 (en)
JPS6223457B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees