JPH0575890A - Synchronizing step-out protector - Google Patents

Synchronizing step-out protector

Info

Publication number
JPH0575890A
JPH0575890A JP23287391A JP23287391A JPH0575890A JP H0575890 A JPH0575890 A JP H0575890A JP 23287391 A JP23287391 A JP 23287391A JP 23287391 A JP23287391 A JP 23287391A JP H0575890 A JPH0575890 A JP H0575890A
Authority
JP
Japan
Prior art keywords
memory
circuit
signal
data
memory circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23287391A
Other languages
Japanese (ja)
Inventor
Nobuyuki Nagano
Kaichiro Yonekura
嘉一郎 米倉
宣行 長野
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, 三菱電機株式会社 filed Critical Mitsubishi Electric Corp
Priority to JP23287391A priority Critical patent/JPH0575890A/en
Publication of JPH0575890A publication Critical patent/JPH0575890A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE:To protect the synchronizing step-out of horizontal and vertical synchronizing signals and to prevent the disturbance on the display. CONSTITUTION:In the case of an error in data to be D/A converted which is inputted to and stored in a memory circuit A (first memory part) 4, the erroneous data is not transmitted to a D/A conversion circuit 2 and the correct data which is one frame before stored in a memory circuit B (second memory part) 5 is transmitted, thus preventing the synchronizing step-out of a synchronizing signal. A synchronizing test part 20 checks the data synchronizing signal, and when it is abnormal, a control circuit (control part) 9 prohibits the data transfer from the memory circuit A4 to the memory circuit B5.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、同期はずれ保護装置に関し、たとえば、D/A変換部において同期信号を保護する保護回路に関するものである。 The present invention relates to relates to out-of-sync protection apparatus, for example, to a protection circuit for protecting a synchronous signal in the D / A converter.

【0002】 [0002]

【従来の技術】図5は、従来のD/A変換部を示す構成図である。 BACKGROUND ART FIG. 5 is a block diagram showing a conventional D / A conversion unit. 従来はディジタル映像信号1をアナログ映像信号3に変換するD/A変換回路2のみで構成される。 Conventionally composed only of D / A converter circuit 2 for converting a digital video signal 1 into an analog video signal 3.

【0003】次に動作について説明する。 [0003] Next, the operation will be described. D/A変換回路によって、ディジタル映像信号はアナログ映像信号に変換される。 By D / A conversion circuit, the digital video signal is converted into an analog video signal.

【0004】 [0004]

【発明が解決しようとする課題】従来の映像信号のD/ THE INVENTION Problems to be Solved] The conventional video signal D /
A変換部は以上のように構成されており、ディジタル映像信号の誤りを補間することができず、誤ったデータがそのまま、D/A変換回路で変換されるので、アナログ映像信号の水平同期部・垂直同期部の波形が崩れ、画面上に著しい乱れが生じていた。 A converter is configured as described above, it is impossible to interpolate the error of the digital video signal, since erroneous data as it is converted by the D / A conversion circuit, the horizontal sync portion of the analog video signal vertical sync portion of the waveform collapse had occurred significant disturbance on the screen.

【0005】この発明は上記のような問題点を解消するためになされたもので、同期信号の同期はずれを保護する同期はずれ保護装置を提供することを目的とする。 [0005] The present invention has been made to solve the above problems, and an object thereof is to provide a synchronous out protection device for protecting an out-of-sync synchronization signals.

【0006】 [0006]

【課題を解決するための手段】本発明はたとえばディジタル映像信号をそれぞれ1フレーム分記憶する第1と第2メモリ部と、同期信号の抽出の有無を検出する同期検査部と、同期検査部からの制御信号により、第1から第2のメモリ部へのディジタル映像信号の書き込みを制御する制御部とで構成される。 The present invention SUMMARY OF] The first to each stores one frame of the digital video signal for example and a second memory section, and the synchronization checking unit for detecting the presence or absence of extraction of the sync signal, the synchronization checking unit the control signal, and a control unit for controlling the writing of the digital video signal from the first to the second memory unit.

【0007】 [0007]

【作用】この発明においては、誤ったデータが第1のメモリ部に入力され、正常な同期信号が抽出できない時に、第2のメモリにある1フレーム前の正しいデータを利用するものである。 [Action] In the present invention, erroneous data is input to the first memory portion, when can not be extracted is successful synchronization signal is to utilize the correct data one frame before in the second memory. すなわち、正常な同期信号が抽出できないとき、制御部は、第1のメモリ部から第2のメモリ部へのデータ転送をやめるので、第2のメモリ部にある1フレーム前のデータが再び外部よりアクセスされることになる。 That is, when it can not extract a normal synchronization signal, the control unit, from so from the first memory unit stop the data transfer to the second memory unit, preceding frame data in the second memory unit again outside to be accessed. このように、1フレーム前の正しいデータを補間することによって、同期信号の同期はずれを保護するので、たとえば、画面上の著しい乱れが生じなくなる。 Thus, by interpolating the correct data one frame before, so to protect the out-of-sync synchronization signals, for example, will not occur a significant disturbance on the screen.

【0008】 [0008]

【実施例】実施例1. EXAMPLE 1. 以下、この発明の一実施例を説明する。 Hereinafter, an embodiment of the present invention. 図1において、1はディジタル映像信号で、これをメモリ回路A(第1のメモリ部の一例)4に1ライン分記憶する。 In Figure 1, 1 is a digital video signal, which is (an example of a first memory unit) memory circuit A 4 in the storage one line. 制御回路(制御部の一例)9はメモリ回路A4から1ライン遅延した1ライン分のデータを読み出して、メモリ回路B(第2のメモリ部の一例)5に記憶させる。 Control circuit (an example of a control unit) 9 reads the data of one line by one line delay from the memory circuit A4, (an example of a second memory unit) memory circuit B is 5 in the memory. そして、メモリ回路B5から読み出された1ライン分のデータがD/A変換回路2からアクセスされる。 Then, one line of data read from the memory circuit B5 is accessed from the D / A conversion circuit 2.

【0009】次に、同期検査部20について説明する。 [0009] Next, a description will be given of the synchronization checking unit 20.
上述のメモリ回路A4に書き込まれるディジタル映像信号をD/A変換回路6でアナログ映像信号に変換し、同期抽出回路7で水平同期信号を抽出し、検出回路8で水平同期信号の抽出の有無を検出し、制御回路9へ制御信号を送り、メモリ回路A4からメモリ回路B5への書き込みを制御する。 The digital video signal written into the memory circuit A4 described above is converted into an analog video signal by the D / A converter circuit 6, and extracts a horizontal sync signal in sync extraction circuit 7, whether the extraction of the horizontal synchronization signal detection circuit 8 detecting, sends a control signal to the control circuit 9, controls the writing of the memory circuit A4 to the memory circuit B5. 同期抽出回路7で水平同期信号が抽出できた時は正常なデータがメモリ回路A4からメモリ回路B5へ書き込まれ、メモリ回路B5から読み出されたデータがD/A変換回路2でD/A変換され、正常なアナログ映像信号が送出される。 When the horizontal sync signal can be extracted by the synchronous extracting circuit 7 is normal data is written from memory circuit A4 to the memory circuit B5, D / A conversion data read from the memory circuit B5 is a D / A converter 2 is a normal analog video signal is transmitted. もし、同期抽出回路7で水平同期信号が抽出できない時は、誤ったデータであることがわかり、制御回路9でメモリ回路A4からメモリ回路B5への誤ったデータの書き込みを禁止する。 If, when a synchronous extracting circuit 7 can not be extracted horizontal synchronizing signal, it is incorrect data to understand, to prohibit the writing of erroneous data from the memory circuit A4 in the control circuit 9 to the memory circuit B5. これによって、メモリ回路B5には1ライン前の正しいデータが残っており、このデータを読み出して、D/A変換回路2でD/A変換し、正常なアナログ映像信号として送出することができる。 Thus, the memory circuit B5 and remains correct data of one line before, reads the data, and D / A converted by D / A conversion circuit 2, can be delivered as a normal analog video signal. よって水平同期信号の波形は崩れず、同期はずれが保護できる。 Thus not collapse the waveform of the horizontal synchronization signal, out-of-sync can be protected.

【0010】実施例2. [0010] Example 2. 次に、この発明の他の実施例を説明する。 Next, another embodiment of the present invention. 上記実施例1では水平同期信号の同期はずれを保護しているが、垂直同期信号の同期はずれの保護にも適用できる。 While protecting the desynchronization of Example 1, the horizontal sync signal can be applied to the protection of synchronization loss of the vertical synchronizing signal. 構成も上記実施例と同じで、その例を図2に示し、以下に説明する。 Configuration is also the same as in the embodiment, as shown in the FIG. 2 will be described below. ディジタル映像信号をメモリ回路A4に1フレーム分記憶し、メモリ回路A4から読み出すことにより1フレーム遅延した1フレーム分のデータが制御回路9を経てメモリ回路B5に記憶される。 A digital video signal by one frame stored in the memory circuit A4, one frame of data delayed by one frame by reading from the memory circuit A4 is stored in the memory circuit B5 via the control circuit 9. メモリ回路B5から読み出された1フレーム分のデータはD/A変換回路2に送出される。 Data of one frame read out from the memory circuit B5 is sent to the D / A conversion circuit 2. また、上述のメモリ回路部4に書き込まれるディジタル映像信号をD/ Further, the digital video signal written into the memory circuit section 4 of the above D /
A変換回路6でアナログ映像信号に変換し、同期抽出回路7で垂直同期信号を抽出し、検出回路8で垂直同期信号が抽出できたかどうかを検出し、制御回路9へ制御信号を送り、メモリ回路A4からメモリ回路B5へのデータの書き込みを制御する。 Is converted into an analog video signal by the A converter circuit 6, extracts a vertical synchronizing signal in synchronism extracting circuit 7, the detection circuit 8 detects whether or not extracted vertical synchronizing signal, sends a control signal to the control circuit 9, a memory controlling the writing of data from the circuit A4 to the memory circuit B5. 同期抽出回路7で垂直同期信号が抽出できた時は正常なデータがメモリ回路A4からメモリ回路B5へ書き込まれ、メモリ回路B5から読み出されたデータがD/A変換回路2でD/A変換され、 When the vertical synchronizing signal can be extracted by the synchronous extracting circuit 7 is normal data is written from memory circuit A4 to the memory circuit B5, D / A conversion data read from the memory circuit B5 is a D / A converter 2 It is,
正常なアナログ映像信号が送出される。 Normal analog video signal is transmitted. もし、同期抽出回路7で垂直同期信号が抽出できない時は、誤ったデータであることがわかり、制御回路9でメモリ回路A4からメモリ回路B5への誤ったデータの書き込みを禁止する。 If, when a synchronous extracting circuit 7 can not be extracted vertical synchronization signal, it is incorrect data to understand, to prohibit the writing of erroneous data from the memory circuit A4 in the control circuit 9 to the memory circuit B5. これによって、メモリ回路B5には1フレーム前の正しいDATAが残っており、このデータを読み出して、D/A変換回路2でD/A変換し、正常なアナログ映像信号として送出することができる。 Thus, the memory circuit B5 and remains correct DATA of the previous frame, reads out the data, and D / A converted by D / A conversion circuit 2, can be delivered as a normal analog video signal. よって垂直同期信号の波形は崩れず、同期はずれが保護できる。 Thus not collapse the waveform of the vertical synchronizing signal, out-of-sync can be protected.

【0011】実施例3. [0011] Example 3. 次に、この発明の他の実施例を図3を用いて説明する。 Next, another embodiment of the present invention will be described with reference to FIG. 上記実施例1では水平同期信号の同期はずれの検出をアナログ映像信号の抽出により行っているが、ディジタル映像信号のまま、水平同期信号のディジタル部分を同期信号比較回路(同期検査部の一例)10で、正常な水平同期信号のディジタル部分と比較し、同期はずれを検出する。 Is performed out of synchronization detection of Example 1, the horizontal synchronizing signal by extracting the analog video signals, while digital video signal (an example of the synchronization checking unit) synchronous signal comparison circuit digital portion of the horizontal synchronizing signal 10 in, compared with the digital portion of the normal horizontal synchronization signal, detects out of synchronization. この場合、回路のディジタル化により、回路構成が小さくなる。 In this case, the digitization of circuits, the circuit arrangement is reduced.

【0012】実施例4. [0012] Example 4. 次に、この発明の他の実施例を説明する。 Next, another embodiment of the present invention. 上記実施例3ではディジタル信号での水平同期信号の同期はずれを検出しているが、検出する信号が垂直同期信号の場合にも適用できる。 While detecting the desynchronization of the horizontal synchronizing signal in the digital signal in the third embodiment, the signal to be detected is also applicable to the case of the vertical synchronizing signal. 回路構成はディジタル化により、縮小できる。 Circuitry by digitization can be reduced. 図4にその構成図を示す。 Figure 4 shows the block diagram.

【0013】実施例5. [0013] Example 5. 上記実施例では、ディジタル映像信号の場合を示したが、その他のディジタル信号でもよい。 In the above embodiment, the case of a digital video signal, or other digital signals. また、アナログ信号の場合でもかまわない。 In addition, it does not matter even in the case of analog signal. また、映像信号でない他の信号でもかまわない。 In addition, it may be in other signal is not a video signal. さらに、 further,
上記実施例ではD/A変換を例にして説明したが、その他の信号処理であってもかまわない。 In the above embodiment has been described as an example the D / A conversion, but may be any other signal processing.

【0014】 [0014]

【発明の効果】以上のように、この発明によれば水平同期信号および垂直同期信号等の同期信号の同期はずれを保護するように構成したので、信号の誤りを補間することができ、たとえば、表示画面上に乱れを生じさせない等の効果がある。 As is evident from the foregoing description, since it is configured to protect the out-of-sync synchronization signals such as horizontal and vertical synchronizing signals according to the present invention, it is possible to interpolate an error signal, for example, there is an effect such as that does not cause a disturbance on the display screen.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明のアナログ形式の水平同期信号保護回路図。 [1] the horizontal synchronizing signal protection circuit diagram of an analog form of the present invention.

【図2】この発明のアナログ形式の垂直同期信号保護回路図。 [2] the vertical synchronizing signal protection circuit diagram of an analog form of the present invention.

【図3】この発明のディジタル形式の水平同期信号保護回路図。 [3] the horizontal synchronizing signal protection circuit diagram of a digital form of the present invention.

【図4】この発明のディジタル形式の垂直同期信号保護回路図。 [4] the vertical synchronizing signal protection circuit diagram of a digital form of the present invention.

【図5】従来のD/A変換部の構成図。 Figure 5 is a configuration diagram of a conventional D / A conversion unit.

【符号の説明】 DESCRIPTION OF SYMBOLS

2 D/A変換回路 4 メモリ回路A(第1のメモリ部の一例) 5 メモリ回路B(第2のメモリ部の一例) 6 D/A変換回路 7 同期信号抽出回路 8 検出回路 9 制御回路(制御部の一例) 10 同期信号比較回路 20 同期検出部 2 D / A converter circuit 4 memory circuit A (an example of a first memory unit) 5 memory circuit B (an example of a second memory unit) 6 D / A conversion circuit 7 synchronizing signal extracting circuit 8 detecting circuit 9 a control circuit ( An example of a control unit) 10 synchronous signal comparison circuit 20 synchronization detector

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 以下の要素を有する同期はずれ保護装置。 1. A synchronization loss protection device having the following elements. (a)同期信号を伴う所定単位の信号を外部から入力して記憶する第1のメモリ部、 (b)前記第1のメモリ部に記憶された信号を入力して記憶し、外部からアクセスされる第2のメモリ部、 (c)前記第1のメモリ部に記憶される信号の同期信号の正常性をチェックする同期検査部、 (d)前記同期検査部のチェックに基づいて、前記第1 First memory unit for inputting and storing externally predetermined units of signal with (a) synchronizing signal, and stores the input signals stored in said first memory part (b), are accessible from the outside that the second memory section, (c) the synchronization checking unit for checking the normality of the synchronizing signal of the first memory unit to store the signal, based on the check; (d) the synchronization checking unit, the first
    のメモリ部に記憶した信号の第2のメモリ部への記憶を制御する制御部。 Control unit for controlling the storage to the second memory portion of the stored signals in the memory unit.
JP23287391A 1991-09-12 1991-09-12 Synchronizing step-out protector Pending JPH0575890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23287391A JPH0575890A (en) 1991-09-12 1991-09-12 Synchronizing step-out protector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23287391A JPH0575890A (en) 1991-09-12 1991-09-12 Synchronizing step-out protector

Publications (1)

Publication Number Publication Date
JPH0575890A true JPH0575890A (en) 1993-03-26

Family

ID=16946171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23287391A Pending JPH0575890A (en) 1991-09-12 1991-09-12 Synchronizing step-out protector

Country Status (1)

Country Link
JP (1) JPH0575890A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751256A (en) * 1994-03-04 1998-05-12 Flexcon Company Inc. Resonant tag labels and method of making same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751256A (en) * 1994-03-04 1998-05-12 Flexcon Company Inc. Resonant tag labels and method of making same
US5902437A (en) * 1994-03-04 1999-05-11 Flexcon Company Inc. Method of making resonant tag labels
US5920290A (en) * 1994-03-04 1999-07-06 Flexcon Company Inc. Resonant tag labels and method of making the same

Similar Documents

Publication Publication Date Title
US4580165A (en) Graphic video overlay system providing stable computer graphics overlayed with video image
CA1135842A (en) Block sync signal extracting system
KR100603389B1 (en) Television apparatus for simultaneous decoding of auxiliary data included in multiple television signals
KR0175662B1 (en) A digital signal synchronizer
CN1168300C (en) Apparatus and method for TV broadcast copy protection
EP0581227A2 (en) Apparatus for the recording and/or the reproducing of video signals
US5523853A (en) Circuit for including a copy-inhibit signal with a video signal
US5680151A (en) Method and apparatus for transmitting video, data over a computer bus using block transfers
US3969577A (en) System for evaluating similar objects
JP3134894B2 (en) Presence detection device duplication prevention process
US5452010A (en) Synchronizing digital video inputs
GB1576621A (en) Television synchronizing apparatus
US4212027A (en) Time base compensator
JPH06339110A (en) Picture information transmission system, picture information recorded and picture information reproduction device
US4380047A (en) Interface apparatus employing a video tape drive to back-up a disc drive and including error detecting and correcting circuitry
US4750038A (en) Television picture display device
EP0502673A2 (en) Video signal switching apparatus
US5486865A (en) Data decoder adapted to decode data of different rates and/or encoded formats
KR940010731A (en) Signal generator
KR100225185B1 (en) Device for programming a video recorder comprising the same
GB2026278A (en) Television frame synchronizer having a write-inhibit circuit
KR950035312A (en) Bit stuffing removal device
US4638497A (en) Framing code detector for a teletext receiver
US4238770A (en) Vertical synchronizing signal detector circuit
US4486780A (en) Sequential data block address processing circuits