JPH0574667A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0574667A
JPH0574667A JP23786591A JP23786591A JPH0574667A JP H0574667 A JPH0574667 A JP H0574667A JP 23786591 A JP23786591 A JP 23786591A JP 23786591 A JP23786591 A JP 23786591A JP H0574667 A JPH0574667 A JP H0574667A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
alignment mark
soi
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23786591A
Other languages
Japanese (ja)
Inventor
Seita Haga
成太 羽賀
Tsunenori Yamauchi
経則 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23786591A priority Critical patent/JPH0574667A/en
Publication of JPH0574667A publication Critical patent/JPH0574667A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor device manufacturing method which can manufacture an SOI device provided with buried diffusion layers without making epitaxial growth. CONSTITUTION:An SOI substrate provided with buried diffusion layers 5 and 6 and a positioning mark 3 is manufactured by sticking a semiconductor substrate 1, on which the impurity diffusion layers 5 and 6 and positioning mark 3 and an insulating film 7 coating the surface of the substrate 1 including the layers 5 and 6 and mark 3 are formed in advance, to a supporting substrate 8 with the film 7 in between and grinding the substrate 1 to a desired thickness.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。より詳しく言えば、本発明は、埋込み拡散層
を有するSOIデバイスの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. More specifically, the present invention relates to a method of manufacturing an SOI device having a buried diffusion layer.

【0002】[0002]

【従来の技術】従来、埋込み拡散層を有するSOIデバ
イスの製造に際しては、図2に示すように、支持基板2
2上に絶縁膜23を介して素子基板24が位置するSO
I基板21(図2(a))を作製後に、不純物拡散を行
って拡散層25,26,27を形成し(図2(b))、
素子基板24上にエピタキシャル層28を成長させて
(図2(c))埋込み拡散層30,31,32を形成し
ていた。
2. Description of the Related Art Conventionally, in manufacturing an SOI device having a buried diffusion layer, as shown in FIG.
2 on which the element substrate 24 is positioned with the insulating film 23 interposed therebetween.
After producing the I substrate 21 (FIG. 2A), impurity diffusion is performed to form diffusion layers 25, 26 and 27 (FIG. 2B).
The epitaxial layer 28 was grown on the element substrate 24 (FIG. 2C) to form the buried diffusion layers 30, 31, 32.

【0003】[0003]

【発明が解決しようとする課題】従来の方法は、上述の
ように埋込み拡散層の形成のためにエピタキシャル成長
を利用することが必要なことから、製造時間が長くてし
かも製造費用のかかる方法であった。
The conventional method is a method requiring a long manufacturing time and a high manufacturing cost because it is necessary to utilize the epitaxial growth for forming the buried diffusion layer as described above. It was

【0004】本発明は、エピタキシャル成長を行わずに
埋込み拡散層を有するSOIデバイスを製造することが
できる方法を提供することを目的とする。
An object of the present invention is to provide a method capable of manufacturing an SOI device having a buried diffusion layer without performing epitaxial growth.

【0005】[0005]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、SOI基板の素子基板を構成すべき半導体
に、不純物拡散層と、凹部を形成してその表面を酸化
し、残りの空間を埋めて作られた位置合わせマークとを
予め形成しておき、これらを形成した面上に適当な膜厚
の絶縁膜を形成後、この絶縁膜を介して当該半導体を支
持基板と張合わせ、この半導体を所望の厚さに研削して
素子基板を形成して、埋込み不純物拡散層と位置合わせ
マークとを有するSOI基板を作製する工程を含むこと
を特徴とする。
According to a method of manufacturing a semiconductor device of the present invention, an impurity diffusion layer and a recess are formed in a semiconductor which is to constitute an element substrate of an SOI substrate, and the surface thereof is oxidized to leave the remaining space. Is formed in advance, and an insulating film having an appropriate film thickness is formed on the surface on which these are formed, and then the semiconductor is bonded to a supporting substrate through the insulating film, This semiconductor device is characterized by including a step of grinding this semiconductor to a desired thickness to form an element substrate and producing an SOI substrate having a buried impurity diffusion layer and an alignment mark.

【0006】本発明の方法では、張合わせSOI技術を
利用してSOI基板を作製する。すなわち、素子基板側
に予め不純物拡散層及び位置合わせマークを形成してお
いて、この素子基板を絶縁膜を介して支持基板と張合わ
せることによりSOI基板を作製する。
In the method of the present invention, an SOI substrate is manufactured by utilizing the bonded SOI technology. That is, an impurity diffusion layer and an alignment mark are formed on the element substrate side in advance, and this element substrate is attached to a supporting substrate via an insulating film to manufacture an SOI substrate.

【0007】素子基板を構成すべきシリコンのような半
導体に予め形成される拡散層の、ヒ素(As)、アンチ
モン(Sb)、ホウ素(B)等の不純物は、イオン注入
法、固相拡散法、気相拡散法等の公知のいずれの方法で
拡散させることもできる。拡散層の不純物は、後に説明
する素子基板と支持基板との張合わせのための加熱時に
更に拡散する。そこで、予め形成する拡散層は、このこ
とを考慮に入れて形成しておくべきである。
Impurities such as arsenic (As), antimony (Sb), and boron (B) in a diffusion layer formed in advance in a semiconductor such as silicon which constitutes an element substrate are ion-implanted or solid-phase diffused. Alternatively, it can be diffused by any known method such as a vapor phase diffusion method. Impurities in the diffusion layer are further diffused at the time of heating for bonding the element substrate and the supporting substrate, which will be described later. Therefore, the diffusion layer formed in advance should be formed in consideration of this fact.

【0008】位置合わせマークは、素子基板を構成すべ
き半導体に凹部を形成し、その表面を酸化し、そして残
りの空間を埋めて作られる。凹部は、水酸化カリウム水
溶液でのエッチングによって形成することのできるよう
なV字状の溝(シリコン半導体に有効)や、異方性エッ
チングにより形成することのできるようなU字状の溝等
でよい。形成する凹部の深さは、でき上がったSOI基
板において所望の厚さに研削された素子基板の表面に、
位置合わせマークの凹部の識別可能な先端部分(これは
凹部の底の方の部分に相当する)が露出するような深さ
である。凹部の深さは、例えば、水酸化カリウム水溶液
でのエッチングによりV字状の溝を形成する場合にはレ
ジスト開口部の幅によって、また異方性エッチングでU
字状の溝を形成する場合にはエッチングを行う時間によ
って、容易に調節することができる。
The alignment mark is formed by forming a recess in the semiconductor that should form the device substrate, oxidizing the surface of the recess, and filling the remaining space. The concave portion is a V-shaped groove (effective for a silicon semiconductor) that can be formed by etching with an aqueous potassium hydroxide solution, or a U-shaped groove that can be formed by anisotropic etching. Good. The depth of the concave portion to be formed is the surface of the element substrate ground to a desired thickness in the completed SOI substrate,
The depth is such that the identifiable tip portion of the recess of the alignment mark (which corresponds to the bottom portion of the recess) is exposed. The depth of the concave portion depends on, for example, the width of the resist opening when forming a V-shaped groove by etching with an aqueous solution of potassium hydroxide, or by U by anisotropic etching.
When forming the V-shaped groove, it can be easily adjusted depending on the etching time.

【0009】形成した凹部は、表面を酸化してそこに酸
化膜を形成する。この酸化膜を厚くすると、大きな応力
が発生して破壊の原因となりかねず、また薄くすると、
局部的に素子基板の半導体と凹部の空間を埋めた材料と
がつながって容量が変化してしまう恐れがある。そのた
め、例えばシリコン半導体の場合には、一般には200
0〜4000Å程度、好ましくは3000Å前後とする
のが適当である。
The recess thus formed oxidizes the surface to form an oxide film thereon. If this oxide film is made thick, a large stress may be generated, which may cause damage, and if it is made thin,
There is a possibility that the semiconductor of the element substrate and the material filling the space of the recess are locally connected to change the capacitance. Therefore, for example, in the case of a silicon semiconductor, it is generally 200
It is suitable to be about 0 to 4000Å, preferably around 3000Å.

【0010】酸化して表面に酸化膜を形成した位置合わ
せマークの凹部の空間は、例えばポリシリコンで都合よ
く埋めることができる。
The space of the concave portion of the alignment mark which is oxidized to form an oxide film on the surface can be conveniently filled with, for example, polysilicon.

【0011】素子基板を構成すべき半導体に形成される
不純物拡散層と位置合わせマークは、どのような順序で
形成しても差支えない。位置合わせマークを先に形成し
た場合には、後に形成する拡散層の位置をこのマークを
基準として定めることができる。
The impurity diffusion layer and the alignment mark formed on the semiconductor that constitutes the element substrate may be formed in any order. When the alignment mark is formed first, the position of the diffusion layer to be formed later can be determined with this mark as a reference.

【0012】先に言及したように、本発明の方法におい
ては、拡散層と位置合わせマークを予め形成した半導体
の面を、張合わせSOI技術を利用して支持基板へ絶縁
膜を介して張合わせる。このため、拡散層と位置合わせ
マークの形成された半導体面には、SOI基板の絶縁膜
として有効な厚さの絶縁膜がなければならない。シリコ
ン酸化膜の如き絶縁膜は、拡散層及び位置合わせマーク
を形成後に、半導体上の余分な厚さの絶縁膜を研削し、
あるいは厚さが不足している場合にはこれを補って、必
要な厚さにすることができる。支持基板へ張合わせるべ
き用意のできた絶縁膜表面は、支持基板と十分に密着さ
せるために、段差等のない平坦なものであるべきことは
言うまでもない。支持基板と素子基板用の半導体とは、
両者を接触させて、例えば1100℃程度の温度で約2
時間加熱することにより、都合よく張合わせることがで
きる。
As mentioned above, in the method of the present invention, the surface of the semiconductor on which the diffusion layer and the alignment mark are previously formed is bonded to the supporting substrate through the insulating film by using the bonding SOI technique. .. Therefore, an insulating film having a thickness effective as an insulating film of the SOI substrate must be provided on the semiconductor surface on which the diffusion layer and the alignment mark are formed. For an insulating film such as a silicon oxide film, after the diffusion layer and the alignment mark are formed, the insulating film with an excessive thickness on the semiconductor is ground,
Alternatively, if the thickness is insufficient, it can be compensated for to obtain the required thickness. It goes without saying that the surface of the insulating film, which is prepared to be bonded to the supporting substrate, should be flat with no steps or the like in order to sufficiently adhere it to the supporting substrate. The support substrate and the semiconductor for the element substrate are
Contact both of them and, for example, at a temperature of about 1100 ° C., about 2
By heating for a time, it can be conveniently laminated.

【0013】支持基板に張合わせた半導体は、素子基板
として必要とされる厚さまで研削して素子基板を形成す
ることができる。半導体の研削あるいは研磨は、エッチ
ングによる方法、研磨材による方法等により行うことが
できる。
The semiconductor bonded to the support substrate can be ground to a thickness required for the element substrate to form the element substrate. Grinding or polishing of a semiconductor can be performed by an etching method, an abrasive method, or the like.

【0014】研削された素子基板の表面には、位置合わ
せマークの凹部の先端部分(すなわち凹部の底の方の部
分)の酸化物が露出する。この露出された酸化物は、顕
微鏡による検査等によって周囲の半導体から容易に識別
可能であって、SOIデバイスを製造するための以降の
工程(拡散、エッチング等)の位置合わせの基準となる
マークとして用いることができる。
On the ground surface of the element substrate, the oxide of the tip portion of the concave portion of the alignment mark (that is, the portion toward the bottom of the concave portion) is exposed. The exposed oxide can be easily distinguished from the surrounding semiconductor by inspection with a microscope or the like, and serves as a reference mark for alignment in subsequent steps (diffusion, etching, etc.) for manufacturing an SOI device. Can be used.

【0015】[0015]

【作用】不純物拡散層と位置合わせマークを予め形成し
た半導体の面上に適当な膜厚の絶縁膜を形成後、この絶
縁膜を介して当該半導体を支持基板と張合わせること
は、不純物拡散層が埋込まれたSOI基板をエピタキシ
ャル成長を行うことなしに作製するのを可能にする。
After the insulating film having an appropriate thickness is formed on the surface of the semiconductor on which the impurity diffusion layer and the alignment mark are formed in advance, the semiconductor is attached to the supporting substrate through the insulating film. Enables embedded SOI substrates to be fabricated without epitaxial growth.

【0016】SOI基板の素子基板を構成すべき半導体
に形成された凹部の表面に形成される酸化膜は、この半
導体を支持基板と張合わせてから研削することにより素
子基板の表面に露出されて、周囲の半導体から識別可能
となり、それによってSOIデバイスを製造する以降の
工程の位置合わせのためのマークとして働く。従来のよ
うにエピタキシャル成長を利用して埋込み拡散層を形成
する場合には、その上にエピタキシャル膜の成長しない
絶縁膜を残しておいて、この絶縁膜をエピタキシャル膜
を成長させて埋込み拡散層を形成後の工程の位置合わせ
マークとして利用することができる。ところが、張合わ
せSOI技術を利用して埋込み拡散層を形成する本発明
の場合には、素子基板表面は張合わせ後に半導体を適当
な厚さに研削してできた面であるため、表面上に位置合
わせマークとして利用できるものは何も残らない。そこ
で、研削後に表面に露出した、周囲の半導体から識別可
能な酸化物が、SOIデバイスの以降の製造工程で位置
合わせマークとして有効に働くことになる。
The oxide film formed on the surface of the recess formed in the semiconductor that constitutes the element substrate of the SOI substrate is exposed on the surface of the element substrate by laminating the semiconductor with the support substrate and then grinding. , Becomes distinguishable from the surrounding semiconductors, thereby serving as a mark for alignment of subsequent steps of manufacturing an SOI device. When a buried diffusion layer is formed by utilizing epitaxial growth as in the conventional method, an insulating film on which an epitaxial film does not grow is left on it, and this insulating film is grown as an epitaxial film to form a buried diffusion layer. It can be used as an alignment mark in a later process. However, in the case of the present invention in which the buried diffusion layer is formed by using the bonding SOI technique, the surface of the element substrate is a surface formed by grinding the semiconductor to an appropriate thickness after bonding, Nothing remains that can be used as an alignment mark. Therefore, the oxide, which is exposed on the surface after grinding and is identifiable from the surrounding semiconductor, effectively acts as an alignment mark in the subsequent manufacturing steps of the SOI device.

【0017】[0017]

【実施例】次に、一つの実施例により本発明を更に説明
する。図1(a)(この図は、後に支持基板へ張合わせる
用意のできた素子基板を図示していることに注意された
い)に示すように、位置合わせマークを形成すべき位置
に露出シリコンの領域を残してレジストを施し、KOH
水溶液でエッチングを行って、素子基板用シリコン1に
深さ約2μmのV字状の溝2を形成した。この溝の表面
に、熱酸化により約3000Å程度のシリコン酸化膜3
を形成した。レジストを除去し、そして溝2の空間を埋
めるため全面にポリシリコンを堆積させてからエッチバ
ックして余分のポリシリコンを除去し、溝2の空間にポ
リシリコン4を残した。
Next, the present invention will be further described with reference to one example. As shown in FIG. 1A (note that this figure shows a device substrate that is ready to be attached to a supporting substrate later), an area of exposed silicon is formed at a position where an alignment mark is to be formed. Resist is applied leaving KOH
Etching was performed with an aqueous solution to form a V-shaped groove 2 having a depth of about 2 μm in the silicon 1 for element substrate. On the surface of this groove, silicon oxide film 3 of about 3000 Å is formed by thermal oxidation.
Formed. The resist was removed, and polysilicon was deposited on the entire surface to fill the space of the groove 2 and then etched back to remove excess polysilicon, leaving the polysilicon 4 in the space of the groove 2.

【0018】次に、素子基板用シリコン1に、シリコン
酸化膜3の位置合わせマークに合わせたパターンにより
p型及びn型の不純物拡散層を形成した。p型拡散層5
は、ホウ素を60keV の加速エネルギーで1×1014
cm3 イオン注入して形成し、またn型拡散層6は、ヒ素
を70keV の加速エネルギーで5×1015/cm3 イオン
注入して形成した。
Next, p-type and n-type impurity diffusion layers were formed on the element substrate silicon 1 in a pattern matching the alignment marks of the silicon oxide film 3. p-type diffusion layer 5
Is 1 × 10 14 / with an acceleration energy of 60 keV
The n-type diffusion layer 6 was formed by implanting cm 3 ions, and arsenic was implanted by 5 × 10 15 / cm 3 ions with an acceleration energy of 70 keV.

【0019】シリコン酸化膜3の位置合わせマークと不
純物拡散層5,6を形成したシリコンの面上に、SOI
基板の絶縁膜として有効な厚さ1μmの平坦なシリコン
酸化膜7を形成した。
On the surface of the silicon on which the alignment mark of the silicon oxide film 3 and the impurity diffusion layers 5 and 6 are formed, the SOI is formed.
A flat silicon oxide film 7 having a thickness of 1 μm, which is effective as an insulating film on the substrate, was formed.

【0020】図1(b)に示すように、素子基板1を酸
化膜7を介して支持基板8と密着させ、1100℃の温
度で2時間加熱して、素子基板1と支持基板8とを完全
に張合わせた。
As shown in FIG. 1B, the element substrate 1 is brought into close contact with the support substrate 8 through the oxide film 7 and heated at a temperature of 1100 ° C. for 2 hours to separate the element substrate 1 and the support substrate 8 from each other. Perfectly stuck together.

【0021】次いで、素子基板1を図1(c)に示すよ
うに所望の厚さ(約2μm)まで研削して位置合わせマ
ーク3を露出させた。そして素子基板の周辺の研削を行
って、SOI基板を仕上げした。
Next, as shown in FIG. 1C, the element substrate 1 was ground to a desired thickness (about 2 μm) to expose the alignment mark 3. Then, the periphery of the element substrate was ground to finish the SOI substrate.

【0022】こうして作製した、埋込み拡散層と位置合
わせマークを有するSOI基板を使って、拡散、エッチ
ング等の後の工程を行い、所望のSOIデバイスを製造
することができた。
Using the SOI substrate having the buried diffusion layer and the alignment mark thus manufactured, the subsequent steps such as diffusion and etching were performed, and the desired SOI device could be manufactured.

【0023】[0023]

【発明の効果】以上説明したように、本発明の方法によ
れば、時間と費用の両方がかかるエピタキシャル成長を
行わずに、埋込み拡散層と、後の拡散、エッチング等の
工程において位置合わせの基準として利用できる位置合
わせマークとを有するSOI基板を作製して、埋込み拡
散層を有するSOIデバイスを製造することができる。
すなわち、本発明の方法によって、容易に、且つエピタ
キシャル成長を行うよりも短い時間で、埋込み拡散層を
有するSOIデバイスを製造することができ、しかもこ
の方法は素子基板の半導体のエピタキシャル成長を行う
ものに比べて製造費を低減することができる。
As described above, according to the method of the present invention, the buried diffusion layer and the reference for alignment in the subsequent steps such as diffusion and etching can be performed without performing the time-consuming and expensive epitaxial growth. An SOI substrate having a buried diffusion layer can be manufactured by manufacturing an SOI substrate having an alignment mark that can be used as a substrate.
That is, according to the method of the present invention, an SOI device having a buried diffusion layer can be manufactured easily and in a shorter time than that in which epitaxial growth is performed. Manufacturing costs can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の製造方法の実施例を説明
する図であって、(a)は位置合わせマーク、不純物拡
散層、そしてSOI基板の絶縁膜を構成するシリコン酸
化膜を形成した素子基板を示す断面図であり、(b)は
素子基板をシリコン酸化膜を介して支持基板へ張合わせ
たところを示す断面図であり、(c)は支持基板のシリ
コンを研削して仕上げした、位置合わせマークの露出し
たSOI基板を示す断面図である。
FIG. 1 is a diagram for explaining an embodiment of a method for manufacturing a semiconductor device of the present invention, in which FIG. 1 (a) shows alignment marks, an impurity diffusion layer, and a silicon oxide film forming an insulating film of an SOI substrate. It is a cross-sectional view showing an element substrate, (b) is a cross-sectional view showing a state where the element substrate is bonded to a supporting substrate through a silicon oxide film, and (c) is finished by grinding silicon of the supporting substrate. FIG. 6 is a cross-sectional view showing an SOI substrate with an alignment mark exposed.

【図2】エピタキシャル成長を利用して埋込み拡散層を
有するSOI基板を作製する従来の方法を説明する図で
あって、(a)は支持基板上に絶縁膜を介して素子基板
の位置するSOI基板を示す断面図であり、(b)は不
純物拡散層を形成したSOI基板を示す断面図であり、
(c)は素子基板のシリコン上にエピタキシャル層を成
長させて埋込み拡散層を形成したSOI基板を示す断面
図である。
FIG. 2 is a diagram illustrating a conventional method of manufacturing an SOI substrate having a buried diffusion layer by utilizing epitaxial growth, in which (a) is an SOI substrate in which an element substrate is located on a supporting substrate via an insulating film. And (b) is a sectional view showing an SOI substrate on which an impurity diffusion layer is formed,
(C) is a sectional view showing an SOI substrate in which an epitaxial layer is grown on silicon of an element substrate to form a buried diffusion layer.

【符号の説明】[Explanation of symbols]

1…素子基板用シリコン 3…位置合わせマーク 5,6…不純物拡散層 7…シリコン酸化膜 8…支持基板 1 ... Silicon for element substrate 3 ... Alignment marks 5, 6 ... Impurity diffusion layer 7 ... Silicon oxide film 8 ... Support substrate

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 SOI基板の素子基板を構成すべき半導
体(1)に、不純物拡散層(5,6)と、凹部を形成し
てその表面を酸化し、残りの空間を埋めて作られた位置
合わせマーク(3)とを予め形成しておき、これらを形
成した面上に適当な膜厚の絶縁膜(7)を形成後、この
絶縁膜(7)を介して当該半導体(1)を支持基板
(8)と張合わせ、この半導体(1)を所望の厚さに研
削して素子基板を形成して、埋込み不純物拡散層(5,
6)と位置合わせマーク(3)とを有するSOI基板を
作製する工程を含むことを特徴とする半導体装置の製造
方法。
1. An impurity diffusion layer (5, 6) is formed in a semiconductor (1) which is to constitute an element substrate of an SOI substrate, and a recess is formed and the surface is oxidized to fill the remaining space. The alignment mark (3) is formed in advance, an insulating film (7) having an appropriate film thickness is formed on the surface on which the alignment mark (3) is formed, and then the semiconductor (1) is attached via the insulating film (7). The semiconductor substrate (1) is bonded to the supporting substrate (8), and the semiconductor substrate (1) is ground to a desired thickness to form an element substrate.
6) A method of manufacturing a semiconductor device, which includes a step of manufacturing an SOI substrate having an alignment mark (3).
【請求項2】 前記位置合わせマークの凹部がV字状又
はU字状の溝である、請求項1記載の方法。
2. The method according to claim 1, wherein the concave portion of the alignment mark is a V-shaped groove or a U-shaped groove.
【請求項3】 前記V字状の溝を水酸化カリウム水溶液
でのエッチングにより形成する、請求項2記載の方法。
3. The method according to claim 2, wherein the V-shaped groove is formed by etching with an aqueous potassium hydroxide solution.
【請求項4】 前記U字状の溝を異方性エッチングによ
り形成する、請求項2記載の方法。
4. The method according to claim 2, wherein the U-shaped groove is formed by anisotropic etching.
JP23786591A 1991-09-18 1991-09-18 Manufacture of semiconductor device Withdrawn JPH0574667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23786591A JPH0574667A (en) 1991-09-18 1991-09-18 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23786591A JPH0574667A (en) 1991-09-18 1991-09-18 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0574667A true JPH0574667A (en) 1993-03-26

Family

ID=17021568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23786591A Withdrawn JPH0574667A (en) 1991-09-18 1991-09-18 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0574667A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691231A (en) * 1994-06-16 1997-11-25 Nec Corporation Method of manufacturing silicon on insulating substrate
KR100684189B1 (en) * 2003-10-22 2007-02-20 샤프 가부시키가이샤 Semiconductor device and fabrication method for the same
JP2013045833A (en) * 2011-08-23 2013-03-04 Toshiba Corp Dielectric isolation substrate and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691231A (en) * 1994-06-16 1997-11-25 Nec Corporation Method of manufacturing silicon on insulating substrate
KR100684189B1 (en) * 2003-10-22 2007-02-20 샤프 가부시키가이샤 Semiconductor device and fabrication method for the same
JP2013045833A (en) * 2011-08-23 2013-03-04 Toshiba Corp Dielectric isolation substrate and semiconductor device
US8981473B2 (en) 2011-08-23 2015-03-17 Kabushiki Kaisha Toshiba Dielectric isolation substrate and semiconductor device

Similar Documents

Publication Publication Date Title
US4897362A (en) Double epitaxial method of fabricating semiconductor devices on bonded wafers
JP3037934B2 (en) Improved smart cut process for the production of semiconductor material thin films
US6365488B1 (en) Method of manufacturing SOI wafer with buried layer
JPS61296709A (en) Manufacture of semiconductor
JPH01315159A (en) Dielectric-isolation semiconductor substrate and its manufacture
JPH04116816A (en) Junction wafer and manufacture thereof
JP2976929B2 (en) Method for manufacturing semiconductor device
US6391744B1 (en) Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same
JPH1027894A (en) Soi substrate and its manufacture
JPH0574667A (en) Manufacture of semiconductor device
JP2699359B2 (en) Semiconductor substrate manufacturing method
JPH0613457A (en) Method for forming longitudinal and lateral isolation for semiconductor device
JPS61182242A (en) Manufacture of semiconductor device
JPH01241168A (en) Bipolar transistor and manufacture thereof
JP3160966B2 (en) Method for manufacturing SOI substrate
KR20040004841A (en) Silicon-0n-Insulator wafer and method for manufacturing the same
JPH0521764A (en) Manufacturing for semiconductor device
JP2643015B2 (en) Method of manufacturing complete dielectric isolation substrate
JP3085759B2 (en) Method for manufacturing semiconductor device
JP2674533B2 (en) SOI substrate, semiconductor device using the same, and manufacturing method thereof
JPH06163677A (en) Manufacture of semiconductor device
JPS6362252A (en) Manufacture of dielectric isolation substrate
JPH08186167A (en) Manufacture of laminated dielectric isolation wafer
JPH1050824A (en) Manufacture of soi board
KR100312981B1 (en) A method of fabricating bonding type SOI wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203