JPH0568754B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、符号（例えば、バーコードシンボ
ル）をスキヤナでスキヤンした時にスキヤナが出
力するパルスを読み取り、符号データを解読する
符号読取制御装置に関する。

〔従来の技術〕

近年、データ入力の単純化、高速化のために符
号シンボルの読取装置を持つたデータ処理装置が
登場している。例えば、２値レベルバーコードシ
ンボルでは、バーコードスキヤナでバーコードを
走査（スキヤン）した時に、スキヤナがシリアル
に出力するパルスの時間幅によつて論理値“１”
又は“０”を判別し、その論理値によつてキヤラ
クタビツトイメージを構成する。ここで、論理値
“１”に対応する時間幅を有するパルスをワイド
エレメント、論理値“０”に対応する時間幅を有
するパルスをナローエレメントと呼ぶ。

バーコードスキヤナでバーコードシンボルのス
キヤンを行うと、シリアルにワイドエレメント、
ナローエレメントが受けられるが、当該バーコー
ドシンボルのエンコード方式に対応した所定エレ
メント数だけ受付けると、１キヤラクタ分のビツ
トイメージデータが得られたことになり、キヤラ
クタコードに変換され、このデータは必要に応じ
てデータ処理装置内で処理される。

従来、この種のバーコード読取装置には、速
度、柔軟性及びコストの面で有利なことから、内
蔵カウンタ（タイマ）を有するマイクロプロセツ
サ（以、MPUという）を使用することが多い。
この場合、データ処理装置として、本来の処理に
加えてバーコード読取りの機能を持たせることが
できるように、MPUの割り込み機能を利用する
ものが多い。

ここで、バーコードシンボルに用いるデータと
しては、在庫管理や工程管理などのシステムにお
ける製品あるいは商品の識別のための情報が一般
的であり、近年では、事務の省力化、工場の合理
化等とあわせて、種々の情報を入力し、また同時
にデータ処理も行うといつたケースが増大し、
MPUと効率よく動作させる方式が望まれている。

次に、従来のバーコード読取りのインターフエ
ースを内蔵したデータ処理装置のブロツク構成を
第２図に示して説明する。データ処理装置は、実
行部１００、データメモリ２００、エツジ検出部
３００、タイマ・イベントカウンタ４００及び割
り込み制御部６００から構成され、内部データバ
ス７００を介してそれぞれが相互に接続されてい
る。実行部１００は、次に実行するプログラムの
番地を示すプログラムカウンタ（以下、PCとい
う）１０１、実行部全体の動作状態を示すプログ
ラムテータスワード（以下、PSWという）１０
２、各種データの格納及びメモリのアドレス指定
等に用いられる汎用レジスタセツト（以下、GR
という）１０３、算術論理演算機能を備えた算術
論理演算ユニツト（以下、ALUという）１０４、
実行すべき命令を保持しておく命令レジスタ１０
５、命令レジスタ１０５の内容により各種制御信
号を発生する命令デコーダ１０６、命令デコーダ
１０６の出力により実行部全体の動作を制御する
実行制御部１０７及びメインプログラムや割り込
み処理プログラム等のプログラムを格納するプロ
グラムメモリ１０８を有し、プログラムメモリ１
０８から命令コードを命令レジスタ１０５を読み
出して命令デコーダ１０６及び実行制御部１０７
で発生する制御信号を基に実行部１００が動作し
て、演算・転送等の処理を実行する。ここで、処
理データはデータメモリ２００に格納され、デー
タメモリ２００上には、割り込み処理起動時に
PC１０１、PSW１０２、GR１０３の内容を退
避するスタツクエリア２０１、１パルス受付毎に
パルス時間幅計測値を順次格納するカウントデー
タ格納エリア２０２の格納アドレスを保持するメ
モリポインタエリア２０３を割り付ける。エツジ
検出部３００は、バーコードスキヤナからの信号
１のパルスの立ち上がり及び立ち下がりのエツジ
を検出し、これに同期したエツジ検出信号３０１
を、タイマ・イベントカウンタ４００及び割り込
み制御部６００に出力する。タイマ・イベントカ
ウンタ４００は、エツジ検出信号３０１の受付毎
に初期化され、カウントアツプを開始するカウン
トレジスタ４０１、エツジ検出信号３０１の受付
け毎にカウントレジスタ４０１の内容を格納する
キヤプチヤレジスタ４０２から構成される。割込
み制御部６００は、エツジ検出部３００から出力
されるエツジ検出信号３０１を受付けると、実行
部１００へ割り込みを通知する。

次に、第２図のエツジ検出信号３０１によつて
発生する割り込みにおいてそのサービスプログラ
ムで処理するパルス受付処理手順を説明する。

エツジ検出信号３０１が出力されると、タイ
マ・イベントカウンタ４００のカウントレジスタ
４０１のカウント値がキヤプチヤレジスタ４０２
に格納され、カウントレジスタ４０１は初期化さ
れた後次のパルス幅のカウントを開始する。ま
た、実行部は割り込み処理を起動し、それまで実
行していたメインプログラムの実行内容を保持し
ておくために、PC１０１、PSW１０２、GR１
０３の内容をデータメモリ２００上のスタツクエ
リア２０１に退避する。その後、次の様な割り込
みサービスプログラム処理が行われる。メモリポ
インタエリア２０３及びキヤプチヤレジスタ４０
２の内容を読み出してそれぞれGR１０３に格納
する。そしてそのメモリポインタ値が指定するア
ドレスのカウントデータ格納エリア２０２に、キ
ヤプチヤレジスタ値を書き込み、さらに、メモリ
ポインタ値をALU１０４によりインクリメント
した後、データメモリ２００上のメモリポインタ
エリア２０３に書き込む。その後スタツクエリア
２０１に退避しておいた内容をそれぞれPC１０
１、PSW１０２、GR１０３に戻して、割り込み
処理からメインプログラム処理へ復帰する。

上述のパルス受付処理は、バーコードスキヤナ
信号１の入力毎に発生する。すなわち、バーコー
ドエレメント入力パルスの時間幅計測値がシリア
ルにいつたんデータメモリ２００上のカウントデ
ータ格納エリア２０２に記憶される。カウントデ
ータ格納エリア２０２に記憶されたデータは必要
に応じて取り出されてソフトウエア処理によつて
デコードされ、キヤラクタデートとして完成す
る。このデコード処理は、例えば上述のパルス受
付処理中に、パルス受付回数をカウントし、必要
回数カウントした時点で条件分岐により起動させ
る、という処理を行えばよい。

次に、ソフトウエア処理によるデコード処理手
順の一例を次に説明する。

パルス受付処理によつてカウントデータ格納エ
リア２０２にシリアルに格納されたパルス幅デー
タから、ワイドメレメント幅Ｗと、ナローエレメ
ント幅Ｎの平均値をスレシヨルド値TH（TH＝
（Ｗ＋Ｎ）／２）として設定し、順次パルス幅デ
ータと比較して、そのパルス幅データがスレシヨ
ルド値THより大きればそのパルスの論理値
“１”と判別し、スレシヨルド値THより小さけ
れば“０”と判別する。ここで、ワイドエレメン
ト幅Ｗ、ナローエレメント幅Ｎを最新の値で常に
更新し、スレシヨルド値THを再設定しておくこ
とによりスキヤンの加速度に対する補償を行う。
上述の判別処理をあらかじめソフトウエアにより
設定した当該バーコードシンボルのエレメント数
だけ繰り返すことにより、１キヤラクタ分のビツ
トイメージデータを得る。このビツトイメージデ
ータを当該バーゴードシンボルのエンコード方式
に従つて変換することによりキヤラクタコードが
得られ、デコード処理が完了する。

〔発明が解決しようとする問題点〕

高密度なバーコードの高速スキヤンでは、エレ
メントパルスのエツジ検出信号３０１が200〜300
マイクロ秒間隔で発生するが、上述した従来の割
り込みによるパルス受付処理では、数10マイクロ
秒の処理時間を要し、さらにその処理時間の約30
％が割り込み処理発生に伴うPC101、PSW102、
GR103の内容の退避及び割り込み処理終了時の
前記内容の復帰処理に費やされることになり、実
行部１００のデータ処理効率を低下させるという
欠点を有している。

本発明の目的は、以上の様な符号読取装置にお
ける割込みによるソフトウエア処理に伴う欠点を
除去し、ランダムロジツク回路による専用ハード
ウエアを付加することなく、データ処理装置の持
つハードウエアを有効に利用して、符号スキヤナ
が出力するパルス情報の受付け処理を実現する符
号読取制御装置を提供することにある。

〔問題点を解決するための手段〕

本発明の符号読取制御装置は、入力される符号
パルスを検知して処理要求を発生するパルス検出
部と、パルス検出部のパルス検知に同期して計数
動作を開始しパルスの周期を計測するパルス周期
計測するパルス周期計測部と、プログラム及び各
種データを記憶するメモリ部と、パルス検出部の
処理要求（以下、Ｉ／Ｏ要求と示す）とプログラ
ムによる処理とを選択的に実行する中央処理部と
備え、PC、PSW、GRをメモリ部のスタツクに
退避することなくその状態を保持したまま専用レ
ジスタ群を用いて実行する処理（以下、マクロサ
ービス処理という）によるパルス受付処理形態
と、従来と同様にPC、PSW、GRを前記スタツ
クに退避して特定番地からのサービスプログラム
を起動する処理（以下、ベクタ割り込み処理とい
う）によるデコード処理形態を有している。

〔実施例〕

次に、本発明について図面を参照して説明す
る。

第１図は本発明をバーコード読取制御装置に適
用した一実施例のブロツク構成図である。バーコ
ード読取制御装置は、実行部１００、データメモ
リ２００、エツジ検出部３００、タイマ・イベン
トカウンタ４００及びＩ／Ｏ要求制御部５００か
ら構成され、内部データバス７００を介してそれ
ぞれが相互に接続される。実行部１００は、PC
１０１、PSW１０２、GR１０３、ALU１０４、
命令レジスタ１０５、命令デコーダ１０６、実行
制御部１０７、プログラムメモリ１０８及びＩ／
Ｏ要求制御部５００からのＩ／Ｏ処理実行要求線
５０１及びＩ／Ｏ処理実行形態指定線５０２の信
号を受けて実行部の動作を制御するＩ／Ｏ要求受
付部１１０とから構成される。データメモリ２０
０上には、割り込みサービスプログラム起動時に
PC１０１、PSW１０２、GR１０３の内容を退
避するスタツクエリア２０１、１パルス受付け毎
にパルスの時間幅計測値を順次格納するカウント
データ格納エリア２０２を割り付け、さらに、マ
クロサービス処理用の専用レジスタとして、マク
ロサービスレジスタ群２１０を設定し、ここはキ
ヤプチヤレジスタ４０２を指定するキヤプチヤレ
ジスタポインタ２１１、カウントデータ格納エリ
ア２０２のアドレスを指定するデータメモリポイ
ンタ２１２、パルス受付回数をカウントするエレ
メントカウンタ２１３を割り付ける。エツジ検出
部３００は、バーコードスキヤナからの信号１の
パルスの立ち上がり及び立ち下がりのエツジを検
出し、これに同期したエツジ検出信号３０１を、
タイマ・イベントカウンタ４００及びＩ／Ｏ要求
制御部５００に出力する。タイマ・イベントカウ
ンタ４００は、エツジ検出信号３０１の受付け毎
に初期化され、カウントアツプを開始するカウン
トレジスタ４０１、エツジ検出信号３０１の受付
け毎にカウントレジスタ４０１の内容を格納する
キヤプチヤレジスタ４０２から構成される。Ｉ／
Ｏ要求制御部５００はエツジ検出信号３０１を
Ｉ／Ｏ要求として受付け、Ｉ／Ｏ処理実行要求線
５０１及びＩ／Ｏ処理実行形態指定線５０２を制
御する。

次に、第１図のエツジ検出信号３０１によつて
発生するマイクロサービス処理によるパルス受付
処理手順を説明する。エツジ検出信号３０１が出
力されると、タイマ・イベントカウンタ４００の
カウントレジスタ４０１のカウント値がキヤプチ
ヤレジスタ４０２に格納され、カウントレジスタ
４０１は初期化された後次のパルス幅のカウント
を開始する。また、同時にＩ／Ｏ要求制御部５０
０は、エツジ検出信号３０１を受付けると、Ｉ／
Ｏ処理実行要求線５０１とＩ／Ｏ要求実行形態指
定線５０２の信号をハイレベルにする。通常、実
行部１００はPC１０１の内容に対応するプログ
ラムメモリ２００に記憶されている命令を命令レ
ジスタ１０５へ転送し、命令デコーダ１０６、実
行制御部１０７が各種制御を行なつて、データ転
送や演算等の命令処理を実現している。一命令実
行する毎に次に実行する命令の番地にPC１０１
の値を更新し、上記動作を繰り返してプログラム
の実行が行われる。Ｉ／Ｏ要求受付部１１０は命
令の完了時に、Ｉ／Ｏ処理実行要求線５０１をサ
ンプリングし、ロウレベルの時は上述のプログラ
ム実行を継続する。

Ｉ／Ｏ要求が発生した時の動作は次の様に行
う。

Ｉ／Ｏ要求受付部１１０は、Ｉ／Ｏ要求が発生
すなわちＩ／Ｏ処理実行要求線５０１がハイレベ
ルであることを検出すると同時にＩ／Ｏ処理実行
形態指定線５０２をサンプリングし、ハイレベル
であれば、パルス受付処理要求であると判断し、
命令レジスタ１０５に強制的にマクロサービス処
理コードを設定する。実行制御部１０７はPC１
０１のアドレス更新を禁止し、続いてPC１０１、
PSW１０２、GR１０３の値を保持したまま次の
様なマクロサービス処理を行う。Ｉ／Ｏ要求制御
部５００が内部データバス７００上にマクロサー
ビスレジスタ群２１０のアドレスを出力し、それ
を実行制御部１０７が読み出す。実行制御部１０
７は、マクロサービスレジスタ群２１０中のキヤ
プチヤレジスタポインタ２１１が示すキヤプチヤ
レジスタ４０２の内容を、データメモリポインタ
２１２が示すアドレスのデータメモリ２００上の
カウントデータ格納エリア２０２に転送した後、
データメモリポインタ２１２の内容をALU１０
４によりインクリメントし、エレメントカウンタ
２１３の内容をALU１０４によりデクリメント
する。この一連のマクロサービス処理は、命令デ
コーダ１０６と実行制御部１０７による一連のシ
ーケンス制御により、自動的に行なわれる。ここ
で、ALU１０４の内容が０でなければ、上述の
マクロサービス処理を終了し、中断していたPC
１０１に基づく命令コードの読み出し及び実行の
メインプログラム処理を再開する。

今、エレメントカウンタ２１３に、当該バーコ
ードシンボルのエレメント数をあらかじめソフト
ウエアにより設定しておくことにより、ALU１
０４の内容が０になつた時には、１キヤラクタ分
のパルスを受付け、以後のデコード処理に必要な
データが完成したことになる。ALU１０４の内
容が０になつた時、実行制御部１０７は、１キヤ
ラクタパルス受付割り込み制御信号１０９をＩ／
Ｏ要求制御部５００に出力する。Ｉ／Ｏ要求制御
部５００は、Ｉ／Ｏ処理実行要求線５０１の信号
をハイレベルにしてＩ／Ｏ処理実行形態指定線５
０２の信号をロウレベルにする。Ｉ／Ｏ要求受付
部１１０はこれをデコード処理要求と判断して命
令レジスタ１０５に強制的にペクタ割り込み処理
コードを設定する。また、実行制御部１０７は
PC１０１、PSW１０２及びGR１０３をデータ
メモリ２００上のスタツクエリア２０１に退避さ
せる。Ｉ／Ｏ要求制御部５００が内部データバス
７００上にデコード処理アドレスを出力し、それ
を実行制御部１０７がPC１０１へ転送すること
により、デコード処理プログラムを開始する。こ
のデコード処理の内容は前述の従来例におけるデ
コード処理と同様で、詳細な説明は省略する。一
連のソフトウエア処理を終了すると、データメモ
リ２００上のスタツクエリア２０１に退避してお
いたデータをそれぞれPC１０１、PSW１０２及
びGR１０３に戻す事により中断していたメイン
プログラム処理へ復帰する。

〔発明の効果〕

以上説明したように本発明は、符号スキヤナが
出力するパルスの受付け毎に発生するパルス受付
処理をパルス受付け時に発生する要求により
MPUの通常のメインプログラム実行動作を停止
し、その時のMPUのステータ及びデータスを保
持したまま、MPU自身の処理実行のためハード
ウエアを働かせて受付け処理を実現することによ
り、特別な外付けのハードウエアを必要とせず
に、従来の割り込み処理に内在していた割り込み
ベクタへの分岐及び復帰処理、PC、PSWやGR
の退避と復帰といつたオーバヘツドを無くすこと
でMPUの実行効率を大幅に高めることができる
効果がある。

さらに、前述のパルス受付処理の繰り返しによ
り１キヤラクタのデータが完成した時しかベクタ
割り込み処理要求が発生しないので、MPUの実
行効率の低下を最小限に抑えることができる効果
がある。このようなMPUの実行効率の向上によ
つて、POS（Point of Sales）システム等のトー
タルなデータ処理装置システムとしてのパフオー
マンスの向上がはかれるようになる。

以上の通り、本発明に基づく符号読取装置は、
符号スキヤナの出力パルスの受付処理に対して、
最も適した受付処理手段を提供することが可能
で、実用効果は極めて高いものを期待できる。

【図面の簡単な説明】

第１図は本発明の一実施例のバーコード読取制
御装置のブロツク構成図、第２図は従来のバーコ
ード読取制御装置のブロツク構成図である。 １……バーコーデスキヤナ信号、１００……実
行部、１０１……プログラムカウンタ（PC）、１
０２……プログラムステータスワード（PSW）、
１０３……汎用レジスタセツト（GR）、１０４
……算術論理演算ユニツト（ALU）、１０５……
命令レジスタ、１０６……命令デコーダ、１０７
……実行制御部、１０８……プログラムメモリ、
１０９……１キヤラクタパルス受付割り込み制御
信号、１１０……Ｉ／Ｏ要求受付部、２００……
データメモリ、２０１……スタツクエリア、２０
２……カウントデータ格納エリア、２０３……メ
モリポインタエリア、２１０……マクロサービス
レジスタ群、２１１……キヤプチヤレジスタポイ
ンタ、２１２……データメモリポインタ、エレメ
ントカウンタ、３００……エツジ検出部、３０１
……エツジ検出信号、４００……タイマ・イベン
トカウンタ、４０１……カウントレジスタ、４０
２……キヤプチヤレジスタ、５００……Ｉ／Ｏ要
求制御部、５０１……Ｉ／Ｏ処理実行要求線、５
０２……Ｉ／Ｏ処理実行形態指定線、６００……
割り込み制御部、７００……データバス。

Claims (1)

【特許請求の範囲】
1. １ 符号パルス入力を検出して処理要求信号を発
   生するパルス検出部と、前記処理要求信号が発生
   される毎に初期化されて計数動作を開始するとと
   もに初期化前の計数値を保持するキヤプチヤレジ
   スタを有するパルス周期計測部と、プログラムを
   格納するプログラムメモリと、前記プログラムメ
   モリの実行すべき命令を格納している番地を指定
   するプログラムカウンタ、前記プログラムメモリ
   の前記プログラムカウンタで指定された番地から
   読み出された命令を実行する実行部および命令の
   実行状態を一時格納するプログラムステータスワ
   ードレジスタを有する中央処理部と、カウントデ
   ータ格納エリア、前記キヤプチヤレジスタを指定
   する第１ポインタ、前記カウント格納エリアを指
   定する第２ポインタおよび処理回数を判別するた
   めに設けられたエレメントカウント領域を有する
   データメモリとを備え、前記中央処理部は前記パ
   ルス検出部からの前記処理要求信号に応答して前
   記プログラムの実行を中断し、その時の前記プロ
   グラムカウンタおよび前記プログラムステータス
   ワードレジスタの内容を退避することなくそのま
   まの状態に保持したまま、マクロサービス処理を
   実行し、当該マクロサービス処理において、前記
   第１および第２ポインタを用いて前記キヤプチヤ
   レジスタに保持されている計数値が前記データ格
   納エリアに転送されるとともに前記第２ポインタ
   および前記エレメントカウント領域の内容が更新
   されてなる符号読取制御装置。